JPH07508376A - 通信チャネル用スイッチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 通信チャネル用スイッチング装置 背景技術 本発明は通信回路に関するもので、特に、電話回路で利用される保守用終端ユニ ットに関する。

最近、特に、多くの電話システムの規制緩和のために、個人的に所有されている 通信設備が電話システムの加入者の構内に急激に設置されるようになってきた。

この結果、故障が電話回線に発生したのが、あるいは加入者の構内、すなわち、 加入者の設備やケーブルに発生したのかを決定する必要が生じる。これによって 、この故障をどちらの責任で修理すべきかが決められる。また、適当な信号をロ ーカル交換機から回線を経て送信することによってこのような決定を遠隔より実 行して、電話会社の社員を加入者の構内へ派遣する必要を回避できるようになれ ば、経済上より非常に有利である。

故障に対して、電話回線をテストするためには、最初に、加入者の構内の回線に 所謂°°保守終端ユニット（ｍａｉｎｔｅｎａｎｃｅ　ｔｅｒｍｉｎａｔｉｏｎ 　ｕｎｉｔ）”　、すなわち、ＭＴＵを設置する必要がある。交換機から適切な 信号を受信するのに応じて、このＭＴＵによって、加入者の設備なラインから切 断しく換言すると、ラインを区分化するｆｓｅｃｔｉｏｎａｌｉｚｅ）とも称す ）、およびチップ線（ａ線）およびリング線（ｂ線）を接続できる。ラインテス ト動作中に、一般に、ライン、すなわち線路間抵抗および第１および第２ライン の対地抵抗を決定できる。さらにまた、ＭＴＵの存在を電子的に検出することに よって、ラインの導通を決定することもできる。

種々の形態のＭＴｔＪが従来技術に開示されており、固体（シリコン）スイッチ または電気的リレーを採用することができる。本発明は、リレーを組込んだ装置 に比べて、より高い信頼性をもち、および低価格にできるという観点を考慮して 、固体スイッチングデバイスに関するものである。多数のこのようなデバイスが 、例λば、米国特許第４，７１０，９４９号（Ｏｍ　Ａｈｕｊａ発明者）に記載 されている。このデバイスは、一対の電圧感知スイッチを有し、そのスイッチの ひとつを、チップおよびリング線の各々に配置する。また独特ないし特定の終端 によって、これら電圧感知スイッチの加入者側のチップおよびリング線を接続す る。これら電圧感知スイッチの各々には、約１６Ｖのスレツショホールド電圧が 設定されており、これによって、これらスイッチは通常動作中、４８Ｖのバッテ リ電圧によって閉じられるが、約３２Ｖ以下のテスト電圧を４８Ｖの代りに用い ると開放され、これによって線路−接地間インピーダンスおよびチップ−リング 線間インピーダンスをテストすることができる。この独特の終端には、例えば、 同じ極性の端子同士が接続されたバックツーバック（ｂａｃｋ−ｔｏ−ｂａｃｋ ）ダイオードおよびツェナーダイオードが設けられており、これらダイオードは 、異なった極性の大きな電圧（動作電圧以上）を印加すると非対称抵抗を呈する ようになる。

このような形態のＭＴＵによって、線路中の故障を適切に区分化できるが、信号 路において、リンギング（呼出）バイパス用コンデンサを、上述の電圧感知スイ ッチと並列に設ける必要がある問題点を有する。これらコンデンサは必要である が、その理由は、４８Ｖの直流バッテリ電圧に重畳されたリンギング（呼出）信 号の振幅（約８０Ｖ実効値）が十分に大きいので、得られた信号の極性がこのリ ンギング信号のサイクル中に変化し、かつこのリンギング信号のクロスオーバー ポイントにおける電圧感知スイッチの開放に起因して許容できない程に大きなり ロスオーバー歪が生じてしまうためである。このリンギング信号の周波数は比較 的低く、約２０）１ｚであるために、このリンギングバイパス用コンデンサに対 して大きなキャパシタンスが要求され、一般的には、１０μＦ程度の値である。

これらコンデンサは信号ライン中に接続されるので、通常の電気的過渡現象等に 耐えるためには、これらコンデンサには、高い定格電圧が必要となり、このこと によってコストおよび物理的な寸法が増大してしまう。さらに、これらコンデン サによって、過渡現象に対する低インピーダンス通路を形成することができる。

発明の要旨 本発明によれば、端局設備の組、例えば加入者と交換機との間に一対の線路（ラ イン）を有する通信チャネルに接続可能なスイッチング装置であって、（ｉ）こ れらライン間に接続され、これらライン間の電圧に応答する直流電圧ウィンドウ 検出回路（以下、単に、「ウィンドウ検出回路」または単に「ウィンドウ回路」 と称す）と、 （ｉｉ）これらラインに接続されるか、またはこれらライン間に接続され、これ らライン間電圧が予め定められた帯域（バンド）内に存在する場合であって、か つこの場合のみに、ウィンドウ検出回路によって付勢できるようになる、１つま たは２つ以上のスイッチング回路とを備えて、 そのスイッチング回路またはその各々をライン上の直流信号によって遠隔より付 勢できるようになし、この装置には、このスイッチング回路またはその各々と関 連するローパスフィルタが設けられ、このローパスフィルタのカットオフ周波数 を、スイッチング回路がチャネル上のリンギング信号によって付勢されるのを防 止するのに十分に低い周波数としたスイッチング装置を提供する。

通常、ライン電圧が予め定められた帯域にあるとき（これは、通常の信号電圧（ ｓｉｇｎａｌｌｉｎｇ　ｖｏｌｔａｇｅ）より高い電圧）のみにおいて、ウィン ドウ検出回路は電流がその中を流れることを許可する。換言すれば、極めて高い ライン電圧が印加されたときには、このウィンドウ回路を通して流れる洩れ電流 は、このバンド内の電流に近づくか、または超えることがあるが、このウィンド ウ回路を流れる電流は、ライン電圧がこの所定バンド中に存在する場合の方が、 ライン電圧がこのバンド外にある場合に比べて十分に大きなものとなる。

従って、本発明の好適な形態によれば、本発明は、端局設備の組、例えば、加入 者と交換機との間に一対の線路（ライン）を有している通信チャネル中に接続可 能なスイッチング装置であって、 （ｉ）これらライン間に接続された直流電圧ウィンドウ検出回路であり、ライン 間電圧が予め定められた帯域内に存在する場合であって、かつこの場合のみに、 この検出回路中に電流が流れることが許可される直流電圧ウィンドウ検出回路と 、 （ｉｉ）これらラインに接続されるか、またはこれらライン間に接続され、ウィ ンドウ検出回路中を流れる電流によって付勢される１つまたは２つ以上のスイッ チング回路とを備えて、 そのスイッチング回路またはその各々をライン上の直流信号によって遠隔より付 勢できるようになし、この装置には、このスイッチング回路またはその各々と関 連するローパスフィルタが設けられ、このローパスフィルタのカットオフ周波数 は、このスイッチング回路がチャネル上のリンギング信号によって付勢されるの を防止できるのに十分に低い周波数としたスイッチング装置を提供する。

本発明による装置には、以下のような利点が存在する。すなわち、リンギング信 号により１つまたは複数のスイッチをトリガすることなく、かつライン中にリン ギングバイパス用コンデンサを設ける必要な（、この装置を、通常の通信信号の 振幅と、リンギング（呼出）信号の振幅との間の振幅を有する信号によって付勢 できる。このリンギング信号の歪を、過電流スイッチング回路を直列スイッチと して用いることによって減少できる。本発明による装置において用いられる回路 によって、１つのｐｎ接合の電圧降下（０，６Ｖ）の低い電圧を印加して、それ らの導電状態へスイッチオンすることができる。この電圧降下は、現存するダイ オードブリッジ間の電圧降下と組合わされて、リンギングバイパス用コンデンサ を設けていない電圧感知スイッチによって生じる約３２Ｖのクロスオーバー歪み に対比して、リンギング信号中に約２■より低い電圧のクロスオーバー歪を生じ る。

スイッチング回路として、この装置は、チャネルのラインの各々に接続された直 列スイッチング回路および／またはライン間に接続された、または、アースを有 するシステムであれば、ラインとアースとの間に接続された１つまたは２つ以上 のシャントスイッチング回路を用いることができる。

この直列スイッチング回路を開放し、およびシャントスイッチング回路を閉成す るために、この装置に印加したテスト電圧は、通常、呼出しくリンギング）中に 印加されたピーク電圧よりかなり低いので、印加された電圧が予め定められたバ ンド内であるリンギングサイクル中の期間において、スイッチング回路はスイッ チ動作を試みる。このようなスイッチ動作は、この装置内に、十分に低いカット オフ周波数を有するローパスフィルタを設けることにより防止できる。所要のカ ットオフ周波数は、ウィンドウ回路に電流が流れる電圧バンドの幅に依存する。

このバンドが短（なればなる程、カットオフ周波数は高くなる。この理由は、印 加した電圧が各サイクル中、予め定められたバンド内により短い時間滞在するか らである。例えば、２０Ｖの電圧バンドは、約３００Ｈｚのカットオフ周波数に 相当する。

スイッチが開放／閉成する印加電圧を決定するウィンドウ検出回路は、ツェナー ダイオードを有することができ、これによって、電流を流すことができる印加電 圧の下限値を設定する。この印加電圧の上限値は、過電流スイッチング回路手段 によって好適に設定できる。この過電流スイッチング回路は、この回路を流れる 電流、従って、この回路間の電圧が予め定められた値を超える時に、開放される 。この印加電圧がこのバンド内の場合に、このウィンドウ回路によって、ある種 の信号をこれらスイッチング回路に送る。

通常、このシャントスイッチング回路を、直列スイッチング回路とは独立してス イッチング動作できるようにすることが望ましい。例えば、シャントスイッチン グ回路をループバックテスト中に閉成してラインの導通（この場合、直列スイッ チング回路を開放または閉成することは厳密には重要なことではない）を決定す ることが必要であり、一方、シャントスイッチング回路および直列スイッチング 回路のすべてを開放することが、ラインの絶縁抵抗（チップ線とリング線との間 の抵抗等）を決定するために必要となる。これらスイッチを独立して付勢するこ とは、例えば印加した直流信号の極性を交互に変更して異なるスイッチを付勢す ることによって達成できる。この場合に、シャントおよび直列スイッチング回路 に対する、信号入力端子を、ウィンドウ回路中の異なったラインに接続してもよ （、これらスイッチング回路の各々において、この直流付勢信号が正しい極性を 有する時のみ、電流が流れるように制限される。

ウィンドウ回路の予め定められた電圧バンドの上限値および下限値については、 その下限値を最大信号電圧より高くする必要があること以外の制限は存在せず、 そして種々の装置が異なった電圧ウィンドウを有することができる。しかしなが ら、好適には、この電圧バンドを、電話設備を維持する必要のある者の側におい て、ある異なった技術レベルを要求するような高電圧にセットすべきではなく、 そして最も好適には、この電圧バンドを、リンギング電圧のピーク値よりも低く して、所要の電圧が通常のリンギング電圧よりも危険とはならないようにする。

チャネル内の故障の位置を決定するために本発明の装置が動作することができる のに加えて、本発明の好適な態様によれば、スイッチング回路はそれぞれ開放お よび閉成することによってシステムを過電圧および過電流から保護することがで きる。このことは、以下に記載するスイッチを採用することによって達成できる 。

ラインの各々における直列スイッチング回路を通常はシリコンで形成して固体ス イッチとし、そして好適には、スイッチング回路が過電流を受けるとオンとなり 、それによりスイッチングトランジスタをオフとする過電流制御素子によって入 力電圧が制御されるスイッチングトランジスタを有する。このような回路自体は 、これと関連するライン中の過電流に応答してスイッチング動作するのみである 。しかしながら、この回路は、テスト制御素子を有し、この素子によって、スイ ッチング素子の入力電圧をも制御する。このテスト制御素子はウィンドウ回路中 に電流が流れる時にオンとなり、それにより、このスイッチングトランジスタを オフとする。従って、このようにして、直列スイッチング回路を、遠隔より、ま たはライン中の過電流によって付勢することができる。この制御素子は、多数の デバイスのうちのあるもので形成することが可能で、制御素子の選択は、ある程 度まで採用したスイッチングトランジスタの種類に依存する。また、過電流制御 素子は、例えば、スイッチングトランジスタの端子間に設けた分圧器中にベース またはゲートが配置されているトランジスタを有して、ライン中の電流の増加に 伴ってベース−エミッタ間電圧またはゲート−ソース間電圧が増大するようにし てもよい。あるいはまた、制御素子はコンパレータを有することもでき、本件出 願人のＰＣＴ出願ＰＣＴ／ＧＢ９１１０２２１５に記述されているように、この コンパレータによって、スイッチングトランジスタ間の電圧の一部分を基準電圧 と比較し、およびこの一部分の電圧が基準電圧より高い場合には、スイッチを開 放する。例えば、ＪＦＥＴやデプレションモードのＭＯＳＦＥＴのような常時オ ン型のＦＥＴをこのスイッチングトランジスタとして採用する場合には、本件出 願人の英国特許出願第９１１４７１７．３号に記載されているように、例えば、 チャージポンプや光結合素子（オプトカブラ）のような負電圧発生器を、この制 御素子として用いることもできる。これら明細書の開示を参照することで、本明 細書の一部とする。

付勢用直流信号を維持する必要なく、またはこの信号の極性を反転させて、ライ ン上で１つまたは２つ以上のテストを実行できるようにするためには、直列スイ ッチング回路の各々な付勢用直流信号の終了後の所定期間だけ、開放したままと することが好ましい０例えば、この回路を、１分間まで開放したままにできるが 、より一般的には、２０〜４０秒間までであり、通常は、少なくとも５秒間は開 放する。上述した回路において、このことは、ベース端子とエミッタ端子との間 、またはテスト制ｉ卸素子のゲート端子とソース端子との間にコンデンサを設け ることによって達成できる。このコンデンサは、スイッチング回路の付勢中に、 直流信号によって充電され、およびテスト制御素子をオン状態に保持し、従って 、直流信号による付勢の後の所定期間中、スイッチングトランジスタをオフにす る。

直流スイッチング回路は、バイポーラトランジスタおよび／または電界効果トラ ンジスタを用いることができる。バイポーラトランジスタを用いる場合、これら トランジスタをダーリントン構成のスイッチングトランジスタとして用いて、こ のスイッチングトランジスタをオンにスイッチした時に必要なベース電流を減少 させるのが好ましい。このベース電流は、このスイッチングトランジスタのベー スとコレクタとの間に接続した抵抗を介して供給する必要がある。この回路が阻 止状態すなわち開放状態にスイッチした場合に、スイッチングトランジスタのベ ース電流が制御トランジスタ（現在、オン状態）を介して流れて、洩れ電流とな る。しかしながら、抵抗の両端間の電圧降下は、この装置が阻止状態の場合に、 かなり大きなものとなるので、この洩れ電流はスイッチングトランジスタのベー ス電流より大きなものとなる。ダーリントン構成対、すなわちトリブレットを用 いた場合には、実効直流電流ゲインが著しく増大するので、さらに大きな抵抗値 を用いることができる。

ＦＥＴを用いる場合、ＭＯＳＦＥＴが好ましく、例えば、デプレションモードの ＭＯＳＦＥＴを用いることはできるが、特に直線性が重要である場合には、エン ハンスメントモードのＭＯＳＦＥＴが好ましい。デプレションモードのＭＯＳＦ ＥＴスイッチを採用した例が、本件出願人の上述した英国特許出願筒９１１４７ １７．３号に開示されている。このスイッチング回路で用いられている抵抗は、 例えばＭＯＳＦＥＴのゲートとドレインとをＮＭＯＳロジックとして接続するこ とで、ＭＯＳＦＥＴによって構成できる。あるいはまた、スイッチングトランジ スタのベースとゲート用の分圧器を一緒に構成する制御トランジスタおよび抵抗 は、ＣＭＯＳロジックの形態で接続された相補型ｎチャネルおよびｐチャネルＦ ＥＴの対によって構成することができる。

直列スイッチング回路は、スイッチングトランジスタと直列に抵抗性部品を設け ないことが好ましい。このような装置によって、回路のラインに沿っての電圧降 下または挿入損を減少することができ、かつ加えて、この装置の集積回路設計に おいて用いる必要のあるシリコン領域を減少できるようになる。

シャントスイッチング回路は、通常、チップ線とリング線との間に接続されたト ライアックを有する。このトライアックのゲートを、一対のバックツーバックツ ェナーダイオードを介して、これら線路の一方に接続して、ツェナ降伏電圧より も大きい過電圧により電流パルスがトライアックのゲートに印加されるようにな してトライアックが動作するようにする。加えて、トライアックのゲートをウィ ンドウ回路に接続してこのウィンドウ回路を流れる電流によってもこのトライア ックを作動させるようにすることができる。直列スイッチング回路と同様に、リ ンギング信号によるシャントスイッチング回路の迷惑なトリップを阻止するため に、ローパスフィルタをシャントスイッチング回路に設ける。シャントスイッチ ング回路によって２つのラインを直接にあるいは他の部品を介して接続すること ができる。例えば、これらラインを独特の終端、例えばダイオードとツェナーダ イオードとのバックツーバック接続を介して一緒に接続してその終端の抵抗値が ノンリニアであり、かつ極性に依存するようにすることができる。

ウィンドウ回路は多数の手段のどれかによってスイッチング回路に接続すること ができる。例えば、デバイスのひとつの形態では、オプトエレクトロニックカブ ラによってこれら回路を接続することができる。

他の形態のデバイスでは、これら回路をウィンドウ回路に直流結合して、例えば ウィンドウ回路中の抵抗の両端間の電圧降下からこれら回路の付勢電圧を取り出 す。

この装置のすべての部品の電力をラインの電流あるいはライン間の電圧降下から 取り出して別個の電源レールを必要としないようにするのが好適である。

それぞれ異なる直流付勢電圧ウィンドウを有する多数の装置を構成して、これら 装置を長いチャネルに沿って種々の点で接続することにより、そのチャネルを故 障の位置を決定するための複数の区間に分割することもできる。

図面の簡単な説明 本発明による３つの形態を添付の図面を参照しながら実施例により説明する。

第１図は、本発明による装置の主要部分を示すブロック線図である。

第２図は、第１図に示した装置の−の形態の回路図である。

第３図は、第２図に示した装置のリンギング信号中におけるライン電圧およびウ ィンドウ回路出力電圧を示すグラフである。

第４図は、本発明の装置の第２形態の回路図である。

第５図は、本発明の装置の第３形態の回路図である。

第６図は、第２図および第５図に示した装置のウィンドウ回路のＩ−Ｖ曲線を示 すグラフである。

実施例 添付の図面を参照するに、電話回線用“保守終端ユニット（ｍａｉｎｔｅｎａｎ ｃｅ　ｔｅｒｍｉｎａｔｉｏｎ　ｕｎｉｔ　：　ＭＴＵ）″　ｌは、通信チャネ ルのラインの各々に配置された一対の直列スイッチング回路２および２′を有し 、各スイッチング回路をウィンドウ回路３によって制御する。また、このウィン ドウ回路３によって、負荷の両端間のいかなる過電圧をもシャント（分流）する 過電圧シャントスイッチング回路４を制御する。また、別の回路では、アース接 続を設けることもでき、その場合には、アースに対する過電圧をシャントするこ とができ日常のテストであるかもしれないし、あるいは加入者の苦情のためであ るかもしれないが、電話回線上で保守テストを実行するためには、最初に８０〜 １００Ｖの正の直流電圧をチップ線とリング線との間に印加し、そこで直ちにシ ャントスイッチング回路４を閉成してこれら線を互いに接続する。これによって 、回線全体の抵抗値を測定することのできるループバックテストを実行すること ができる。この印加した電圧が除去されると、直ちに、このシャントスイッチン グ回路は開放される。これらチップ線とリング線との間に８０Ｖと１００■との 間の負電圧を印加することによって、この直列スイッチング回路２が開放され、 それにより、加入者が回線より分離されることになる。この直流スイッチング回 路は、この電圧が除去された後、約２０秒間だけ、開放されたままとなり、これ によって、ライン間の抵抗値およびラインーアース間の抵抗値をめることができ るようになる。

このＭＴＵを構成する電気回路を第２図に示す。

直列スイッチング回路２および２′の各々は、相補型ダーリントン構成の３個の トランジスタＴＩ　、　Ｔ２およびＴ３を有し、これらトランジスタはダイオー ドブリッジＢＲＩ内で関連するラインに直列接続されて、スイッチングトランジ スタを構成する。このダーリントントリブレット（三重構成）のベース端子を、 抵抗Ｒ１および過電流制御用トランジスタＴ４によって構成された分圧器内に配 置する。この分圧器はこのダーリントントリブレットにまたがって配置されてお り、制御トランジスタのベース端子自身を、抵抗Ｒ２およびＲ３によって構成さ れた分圧器内に配置する。この分圧器もまた、ダーリントントリブレットによる スイッチングトランジスタにまたがって配置されている。この回路によって、こ のシステムをチップ摩泉またはリング線における過電流から以下のように保護す る。すなわち、ライン上の電圧がゼロから増大すると、全てのトランジスタは、 この回路の両端間の電圧がダイオードブリッジの端子間の電圧降下分に、スイッ チングトランジスタの単一のｐｎ接合降下分を加えた電圧を超えるまでオフとな っている。次に、このスイッチングトランジスタがオンとなって、制御トランジ スタＴ４がオフの間に、電流が流れることができる。このライン中の電流が増大 すると、制御トランジスタＴ４のベース電圧は、抵抗Ｒ３の両端間の電圧降下に 起因して、過電流が現われる時に、トランジスタＴ４がオンとなるまで増加する ようになる。このことによって、スイッチングトランジスタのベース−エミッタ 端子は短絡すると共に、このスイッチングトランジスタがオフとなり、これによ って、ライン中に電流が流れるのを阻止する。この状態において、洩れ電流が、 抵抗Ｒ１，Ｒ２およびＲ３の値によって決定される。これら抵抗の値は、典型的 には、　５０にΩ〜ＩＭΩの範囲である。１００ｎＦのコンデンサＣ１を抵抗Ｒ ３と並列に接続して、トランジスタＴ１がオン状態にスイッチングされるのを禁 止する。このことによって、このシステムが最初にオンとなった時に、インダク タンスおよびキャパシタンスに起因して、過渡的なサージ電流によってスイッチ ング回路がトリップされるのを防止する。加えて、ツェナーダイオードＺ１をト ランジスタＴ１の端子間に接続して、トランジスタの動作電圧を超える電圧、例 えば大きな誘導性スパイクからスイッチング回路２を保護できるようにする。

過電流制御トランジスタＴ４に加えて、エンハンスメントモードのテスト制？卸 用ＦＥＴ　Ｔ５を、スイッチングトランジスタのベースとエミッタとの間に接続 する。このＦＥＴ　Ｔ５のゲート端子をウィンドウ回路に接続してこのスイッチ ング回路を遠隔よりオンおよびオフすることができるようにする。

このシャントスイッチング回路４は、トライアックＴＲＩを有し、このトライア ックをチップ線とリング線との間に接続し、およびそのゲート端子を、一対のバ ックツーバックのツェナーダイオードＺ５と２６およびゲート電流制限抵抗Ｒ１ ７を介してチップ線に接続する。ツェナーダイオードｚ５およびＺ６のブレーク ダウン（降伏）電圧を超える過電圧が現われると、電流パルスがトライアックの ゲートに送出されて、チップ線およびリング線を短絡する。エンハンスメントモ ードのＦＥＴ　Ｔ１４をもこのトライアックＴＲＩのゲートとチップ線との間に 接続して、シャントスイッチング回路４の遠隔スイッチングを可能とする。ダイ オードＤ５を設けて、ＦＥＴ　Ｔ１４の逆方向のブレークダウンに対する保護を 行う。

ウィンドウ回路は、電圧レベル検出器ツェナーダイオードＺ４および電流レベル 検出回路６を有し、これらをダイオードブリッジＢＲ２と直列接続し、さらにこ のブリッジＢＲ２自身をチップ線とリング線との間に接続する。ツェナーダイオ ードＺ４の端子間の電圧が、チップ線とリング線との間の電圧８０Ｖに対応して 、７５Ｖとなった時のみ、このツェナーダイオードｚ４によってウィンドウ回路 を経て電流が流れることができる。他方、電流レベル検出回路６によって、１０ ０ｖを超えるチップ−リング間電圧に関連する電流がこのウィンドウ回路中を流 れるのを停止させる。電流レベル回路６は、直列スイッチング回路２および２′ と本質的に同一の原理で作動する。相補型ダーリントン対のトランジスタＴ７お よびＴ８によって、スイッチングトランジスタを構成し、そのベース端子を、Ｉ ＭΩの抵抗Ｒ１１および制御トランジスタＴ９により構成された分圧器中に配置 する。このトランジスタＴ９のベース端子自身を、一対のＩＭΩの抵抗Ｒ１２と Ｒ１３とより構成された分圧器中に配置する。このトランジスタＴ７の端子間の 電圧がｐｎ接合の電圧降下を超えるとき、抵抗Ｒ１３の端子間の電圧がトランジ スタＴ９をオンするのに十分な大きさとなるまで電流が流れる。トランジスタＴ ９がオンになると、直ちに、トランジスタＴ８のベース−エミッタ端子は短絡し 、およびこのダーリントン対はオフ状態にスイッチされる。

３個の光アイソレータ０ＰＴ０１〜３の入力端子を、電圧レベル検出器ツェナー ダイオードｚ４および電流レベル検出回路６に直列接続し、およびこれらの出力 端子を直列およびシャントスイッチング回路に接続する。

これら直列スイッチング回路に接続されたアイソレータ０ＰＴＯＩ　と０ＰＴＯ ２とを互いに直列接続すると共に、シャントスイッチング回路４に接続された光 アイソレータ０ＰＴＯ３と並列接続する。光アイソレータ０ＰＴＯ３の入力部を 、光アイソレータ０ＰＴＯ１および０ＰＴＯ２の入力部に逆極性で接続して、こ れら直列およびシャントスイッチング回路が、異なる極性の印加電圧で付勢され るようにする。ダイオードＤ３およびＤ４を設けて、大きな逆電圧を印加するこ とによって生じる光アイソレータ中のＬＥＤの逆方向のブレークダウンを防止す る。

正しい極性を有する８０ｖと１００ｖとの間の直流信号をチップ線およびリング 線に印加した場合に、約１　ＯｍＡの電流が光アイソレータ０ＰＴＯＩおよび０ ＰＴＯ２のＬＥＤ入力部を通して流れるようになる。各光アイソレータの出力は 抵抗Ｒ５とコンデンサＣ３とより構成されたローパスＲＣフィルタを通過するの で、これによって、スイッチング回路の擬似トリガ動作を防止でき、およびコン デンサＣ２を充電する。このコンデンサＣ２をテスト制御用ＦＥＴ　Ｔ５のゲー トとソースとの間に接続する。ダイオードＤ１によって、０ＰＴＯＩからこのコ ンデンサへ電流が流れることができるが、他の回路方向へは流れないので、この コンデンサＣ１の放電が、ＦＥＴ　Ｔ５のゲートとソースとの間にも接続された 抵抗Ｒ４によって制御される。

従って、コンデンサＣ２を一旦、十分に充電してテスト制御用ＦＥＴ　Ｔ５のゲ ート電圧を超えると、直列スイッチング回路は開放されて加入者を切断し、およ び付勢用直流信号の除去後、コンデンサＣ２が抵抗Ｒ４を介して放電されてしま うまで、開放されたままとなる。

印加した直流信号の極性が反転すると、ｌ　ＯｍＡの電流が光アイソレータ０Ｐ ＴＯ３のＬＥＤを通して流れるようになる。出力電圧は、抵抗Ｒ１４，Ｒ１５， Ｒ１６とコンデンサＣ７，Ｃ８によって構成されたローパスＲＣフィルタを通過 し、さらにＦＥＴ　Ｔ１４のゲートに印加される。これによってこのＦＥＴはオ ンとなり、かつ、トライアックをトリガして２本の線を有効に短絡し、およびこ のシステムのループバックテストを実行できる。

この装置は、故障が加入者の設備における短絡の場合にも用いることができる。

このような場合には、交換機に印加されるいかなる電圧であってもこの回線に沿 って低下して、ウィンドウ回路に所要の付勢電圧を印加することができない。し かしながら、この印加電圧を約３．６ｖ以下に減少させた場合には、各直列スイ ッチのスイッチング１〜ランジスタの端子間の電圧降下では、スイッチを閉成し たままにするには不十分であり、従って、故障を区分化することが可能となる。

ライン上のリンギング信号に起因してシャントおよび直列スイッチング回路の擬 似トリガ動作を、第３図に示すように回避できる。第３ａ図は、リンギング信号 が送信された時に、チップおよびトリガ線上に現われる電圧を示す。この信号は ２０Ｈｚの周波数を有し、および−４８Ｖのバッテリ電圧に重畳された８０Ｖ　 ＲＭＳ振幅（２２６Ｖ、、）の正弦波状リンギング信号より構成される。ライン 上の瞬時電圧がテスト電圧を、かなりの長期間にわたって超えているが、ウィン ドウ回路３において電流が生じる時間は、これらライン上の電圧が８０Ｖと１０ ０■との間の電圧で、リンギング信号の立ち上り端縁において生じる場合のみで ある。また第３ｂ図は、光アイソレータ（ライン１）への入力を示す。この人力 は、約１．７ｍｓ幅のパルス列から構成されており、このパルス列はリンギング サイクル毎に１回発生する。（開放端の）光アイソレータからの出力を第３ｃ図 において線２（ここでは、スケールを拡大している）として、光アイソレータへ の入力（ラインｌ）と−緒に示している。ＬＥＤ電流が約５ｍＡまで増加した時 に、この出力は上昇を開始する。パルスは、直列スイッチング回路中のＣ３とＲ ５およびシャントスイッチング回路中の（ニア、Ｃ８，Ｒ１４，Ｒ１５およびＲ １６によって構成されたＲＣフィルタによって容易にフィルタ処理できる。

一般に、これらフィルタは、少なくとも５０Ｈｚのカットオフ点を有しているが 、通常は、５００Ｈｚを越えることはない。

第４図は、本発明の装置の他の形態を示し、ここではウィンドウ回路を直列スイ ッチング回路に直結している。これら直列スイッチング回路２および２′は、こ れらスイッチを付勢する電圧ウィンドウを決定するための、電流レベル検出回路 ６およびツェナーダイオードＺ４の組合せのように、第２図に示した直列スイッ チング回路と大部分が同じである。

直列スイッチング回路２は、ｐチャネルエンハンスメントモードのＦＥＴ４１を 有し、他方、直列スイッチング回路２′は、テスト制御素子としての、ｎチャネ ルエンハンスメントモードのＦＥＴ４２を有する。

このウィンドウ回路は、一対の抵抗４４および４７を有し、これらの点からＦＥ ＴＩおよび２のゲート電圧が取出される。コンデンサ９および１０を抵抗器４４ および４７と並列に接続して、どのような短い擬似信号をもフィルタ処理し、か つそれによって、これらコンデンサは、正しいテスト電圧を受取ると充電され、 そしてこれらコンデンサによって、ＦＥＴ４１および４２を、直流の付勢信号の 終了後、所定期間にわたって開放状態に保持する。ステアリングダイオードを設 けて、２つのＦＥＴ４１および４２に悪影響を与える逆方向システム電圧を防止 している。

テスト電圧信号を受信すると、電流がウィンドウ回路３を経て流れ、および電圧 降下が抵抗４４および４７の各端子間に生じ、ＦＥＴ４１のゲートがそのソース に比べてより負となり、しかもＦＥＴ４２のゲートがそのソースに比べてより正 となり、これによってスイッチング回路２および２′が開放される。

シャントスイッチング回路を制御するために、反対極性を有する同様の追加のウ ィンドウ回路を設けることもできる。

ＭＴｔＪを構成するのに好適な電気回路を第５図に示す。この回路は、一対の直 列スイッチング回路２および２′を有し、これら回路は、前述した回路のように 、ウィンドウ回路３および別個のシャントスイッチング回路４によって制御され る。

これら直列スイッチング回路２および２′は、大部分が第２図および第４図に示 したものと同じである。スイッチング回路２は、相補型ダーリントン構成の３個 のトランジスタＴ５１．Ｔ５２およびＴ５３を有し、これらトランジスタによっ て直列スイッチングトランジスタを構成し、およびこれらトランジスタを過電流 制御トランジスタＴ５４およびテストｉｌｌ　？卸トランリスタＴ５５によって 制御する。主な相違点は、もう１つのトランジスタ７５６を、このテスト制御ト ランジスタＴ５５とスイッチング回路２内の直列スイッチングトランジスタとの 間に設けて、スイッチが開放された時に、テスト制御トランジスタＴ５５のゲー ト−ソース接合がそのブレークダウン電圧より高い電圧によって逆バイアスされ ないようにすることである。

ウィンドウ検出回路は、ライン間にプツシニブル構成で接続されたＮＰＮバイポ ーラトランジスリス５７とＰＮＰ　トランジスタ７５８とを有する。これらトラ ンジスタに対するベース電流を３８ＶツエナーダイオードＺ５１およびＺ５２を 介して与えて、これらライン間の電圧が少なくとも７５Ｖの場合にのみ電流がウ ィンドウ回路を通して流れるようにする。加えて、プツシニブルトランジスタＴ ５７とＴ５８とのベース間に接続された、もう１つのトランジスタＴ５９は、ツ ェナーダイオード２５１のアノードからもう１つのＩＯＶツェナーダイオードＺ ５３を経てそのベース電流を受ける。ライン間の電圧がさらに１５Ｖだけ増加し て一９０Ｖとなるときに、トランジスタＴ５９によって、ウィンドウ回路中の電 流をオフ状態にスイッチする。ダイオードＤ５１およびＤ５２を設けることによ って逆方向に電流が流れないようにする。

このウィンドウ回路を流れる電流によって、抵抗Ｒ５１の端子間に電圧が発生し 、この信号をローパスフィルタを経てテスト制御トランジスタＴ５５へ供給する 。このローパスフィルタは、コンデンサＣ５１、抵抗Ｒ５２、およびＲ５２と並 列接続されたダイオードＤ５３から構成されている。このユニットにリンギング 信号が与えられると、短い持続時間の単極性パルス列が抵抗Ｒ５１の端子間に発 生する。しかしながら、第２図および第４図で説明した回路構成と対比して、パ ルスが。

立ち上り傾斜部に加えて、リンギング信号の立下り傾斜部にも発生する。このダ イオードＤ５３を設ける目的は、コンデンサＣ５１の放電が、ローパスフィルタ にこのパルス列を通した時に放電する場合より急速に行うことができるようにす ることにある。その結果、このコンデンサＣ５１の端子間に生じる電圧を０．７ Ｖに制限する。タイミングコンデンサＣ５２と抵抗Ｒ５３を、テスト制ｉ卸トラ ンジスタＴ５５のソースルゲート接合間に接続すると共に、ダイオードＤ５４に よって、ローパスフィルタから分離する。これによって、このタイミングコンデ ンサが充電されるようになるが、放電路が抵抗Ｒ５３に制限されるようになる。

等価なフィルタおよびタイミング回路を設けて、ウィンドウ回路の抵抗Ｒ′５１ の端子間に発生する信号をスイッチング回路２′のテスト制御トランジスタＴ′ ５５に与えるようにする。

シャントスイッチング回路は、ａラインとｂラインとの間に接続されたトライア ックＵ１を有する。このトライアックＵｌのゲートを、バックツーバックのツェ ナーダイオードＤ５５およびＤ５６および電流制限用抵抗Ｒ５４を経てａライン に接続して、ツェナー電圧を超えるトランジスタ等に対する過電圧保護を行う。

テストスイッチング回路は、ＰＮＰ　トランジスタＴ６０を有し、このトランジ スタは、印加電圧がツェナーダイオードＺ５４のツェナー電圧（７５Ｖ）を超え たときにオンすることができる。もう１つのＰＮＰトランジスリス６１によって トランジスタＴ６０のベース−エミッタ接合を短絡し、および印加電圧がツェナ ーダイオードＺ５４のツェナー電圧とトランジスタＴ６１のベースに接続された もう１つの１５ＶツエナーダイオードＺ５５のツェナー電圧とを組合せたツェナ ー電圧を超えた時に、このトランジスタＴ６０をオフにする。従って、＋７５ｖ から＋９０Ｖの印加電圧によってトランジスタＴ６０を経て電流が流れるように すると共に、抵抗Ｒ５５の端子間に電圧が発生するようにする。この信号を、コ ンデンサＣ５３、抵抗Ｒ５６およびダイオードＤ５５から構成されたローパスフ ィルタによってフィルタ処理し、シャントスイッチが誤ってトリガされるのを防 止するようにする。トランジスタＴ６２のベースに電圧が現われ、これによって トランジスタＴ６２およびＴａ２がオンされ、およびトライアックＵ１がトリガ される。コンデンサＣ５４をこの回路中に設けることによって、洩れ電流により トランジスタＴ６３が短時間だけオンしないようになして、トライアックをオン とする。これによって、交換バッテリ電圧が最初にこの回路に接続された時に、 トライアックがオンとなるようにする。

この回路で用いられるトライアックは、最大ゲート／ホールド電流５ｍＡを有す る必要がある。この影響として、より高い値として測定可能な線路抵抗の最大値 によってトライアックがラッチオンするのを防止ぞきる。ウィンドウ電圧が７５ Ｖ〜９０ｖ、および付勢電圧が９０Ｖの場合に、この９０Ｖは、線路中の抵抗に 起因して１５Ｖだけ低下するかもしれないが、このトライアックスイッチは依然 として動作している。これは測定可能な最大の線路抵抗に等しくなり、１５Ｖ１ ５ａ＋Ａ　＝　３にΩとなる。

一７５■と一９０Ｖとの間の電圧を線路に印加して、２個の直列スイッチ２およ び２′を開放することによって、加入者を線路から切断することができる。これ らスイッチは、タイミングコンデンサＣ５２および抵抗Ｒ５３の値によって決定 される時間だけ開放されたままとなって、種々の線路テストを実行できる。電圧 の極性を＋７５Ｖから＋９０Ｖへ反転させることによって、シャントスイッチン グ回路がトリガされ、およびループバックテストが実行できるようになる。ルー プ抵抗は、このループを壊すことなく、および回路中を流れる電流を測定するこ となく、テスト電圧を５０Ｖまで低下させることによって測定することができる 。テスト電圧を除去することによってトライアックを流れる電流が除去されると 直ちに、ＭＴＵのシャントスイッチは通常の動作にリセットされる。

この回路は、以下のような利点を有する。すなわち、第６図の曲線Ａで示すよう に、ウィンドウ回路のＩ−Ｖ曲線の初期スロープは、第６図の曲線Ｂで示したユ ニットの曲線の初期スロープと比べて、はるかに急峻であり、これによって直列 スイッチが開放される正確な電圧が与えられる０図から明らかなように、曲線Ｂ では、これらスイッチを開放する値までウィンドウ回路の電流が上昇する特定の 点は明確ではない、ターンオン電圧（７５Ｖ）における曲線Ａのスロープが増大 したのは、トランジスタＴ５７とＴ５ｇとによるツェナーダイオード２５１と２ ５２の電流の増幅に起因する。加えて、−７５■から一９０Ｖまでの電圧ウィン ドウ内での電流変動が減少し、その結果として、タイミングコンデンサＣ５２と Ｃ′５２によって保持される電荷の変動、従って直列スイッチが開放状態に保持 される期間もまた短縮される。

ある状態の下では、前述した電圧範囲、例えばｌｌ０Ｖと１３０ｖとの間のウィ ンドウ（これは１２０Ｖの「ウィンドウ電圧」とみなされる。すなわち、はぼ中 間点の電圧である）より高いウィンドウ電圧範囲の方が有用であることもある。

このことによって、例えば、１００ｖでテストを実行できる（すなわち、ウィン ドウの幅に依存して、ウィンドウ電圧より約ｌＯ〜２、Ｏｖ低い電圧である）。

この結果、いかなるラインノイズ（多分、約ＩＶ）も、誤りのパーセントを低減 することになるであろうと思われる。ＯｍＡｈｕｊａの従来技術は、ＩＯＶでの 測定に関するものであり、そこでは、ラインノイズは、許容できない大きなパー セントの誤りを引き起こす。ノイズ問題に起因して、低い電圧で、高いインピー ダンスを測定することは不可能であると以前は考えられていた。

これらウィンドウ電圧のうちの低い方の電圧より低い（すなわち、上述した好適 な範囲におけるｌｌ０Ｖより低い）オフ状態における洩れ電流は、例えば１〜３ μＡであるが、この範囲より高い、すなわち１３０Ｖより高いオフ状態では、洩 れ電流は約１００μＡであり、電圧と共に増大する。このような理由のために、 より高いウィンドウ電圧が望ましい。これは、依然として、より小さな洩れ電流 には悩まされるが、より高いテスト電圧を用いることができるからである。

従って、約１００ｖのテスト電圧に対して、約１２０ｖのウィンドウ電圧は、本 明細書において先に示したように約８５Ｖ　（７５〜９０Ｖの範囲）のウィンド ウ電圧よりも好適である。

特表千７−５０８３７６　（１２） フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、　ＰＴ、ＳＥ ）、　ＡＵ、　ＢＧ、　ＢＲ，ＣＡ、　ＣＺ、　ＦＩ、　ＨＵ、ＪＰ、　ＫＰ、 　ＫＲ，ＭＮ、　Ｎｏ、　ＮＺ、ＰＬ、Ｒ○、　ＲＵ、　ＳＫ、　ＵＡ、　ＵＳ

Claims (14)

【特許請求の範囲】
1. １．端局設備の組の間に一対のラインを有する通信チャネルに接続することがで きるスイッチング装置であって、 （ｉ）前記ライン間に接続され、前記ライン間の電圧に応答する直流電圧ウイン ドウ検出器回路と；（ｉｉ）前記ラインに、または前記ライン間に接続され、前 記ライン間の電圧が予め定められたバンド内に存在する時およびする時のみに、 前記ウインドウ検出回路によって付勢され得る１つまたは２つ以上のスイッチン グ回路とを具備し、 前記スイッチング回路またはその各々を、前記ライン上の直流信号によって遠隔 より付勢でき、前記装置は前記スイッチング回路またはその各々と関連するロー パスフィルタを有し、該ローパスフィルタのカットオフ周波数は、前記チャネル 上のリンギング信号によって前記スイッチング回路が付勢されるのを防止するの に十分に低い周波数であることを特徴とするスイッチング装置。
2. ２．端局設備の組の間に一対のラインを有する通信チャネルに接続することがで きるスイッチング装置であって、 （ｉ）前記ライン間に接続され、前記ライン間の電圧が予め定められたバンド内 にあるときに、およびあるときのみに、電流を流すことができる直流電圧ウイン ドウ検出回路と、 （ｉｉ）前記ラインに、またはライン間に接続され、前記ウインドウ検出回路中 の電流によって付勢可能な１つまたは２つ以上のスイッチング回路とを具備し、 前記スイッチング回路またはその各々を、前記ライン上の直流信号によって遠隔 より付勢でき、前記装置は前記スイッチング回路またはその各々と関連するロー パスフィルタを有し、該ローパスフィルタのカットオフ周波数は、前記チャネル 上のリンギング信号によって前記スイッチング回路が付勢されるのを防止するの に十分に低い周波数であることを特徴とするスイッチング装置。
3. ３．前記ウインドウ検出回路は、前記電圧バンドの下限値を設定するツェナーダ イオードを有し、前記電圧バンド内で電流が流れるようにしたことを特徴とする 請求の範囲第１項または第２項に記載のスイッチング装置。
4. ４．前記ラインの各々に接続された直列スイッチング回路を有することを特徴と する請求の範囲第１項ないし第３項のいずれか１項に記載のスイッチング装置。
5. ５．前記直列スイッチング素子は、前記ライン上に過電流が流れるときに、開放 するようにしたことを特徴とする請求の範囲第４項に記載のスイッチング装置。
6. ６．前記ラインの各々に設けた前記直列スイッチング回路は、過電流制御素子に よって制御されるベースまたはゲート電圧を有するスイッチングトランジスタを 有し、前記過電流制御素子を、前記スイッチング回路に過電流が流れた時にオン 状態にスイッチングし、それによって前記スイッチングトランジスタをオフ状態 にスイッチングするようにしたことを特徴とする請求の範囲第５項に記載のスイ ッチング装置。
7. ７．各直列スイッチング回路は、前記スイッチング素子のベースまたはゲート電 圧を制御するテスト制御素子を有し、このテスト制御素子を、前記ウインドウ回 路中に電流が流れた時にオンとなし、それによって前記スイッチングトランジス タをオフとすることを特徴とする請求の範囲第６項に記載のスイッチング装置。
8. ８．付勢用直流信号の終了後、所定期間中は各直列スイッチング回路を開放した ままにできるようにしたことを特徴とする請求の範囲第５項ないし第７項のいず れか１項に記載のスイッチング装置。
9. ９．各直列スイッチング回路は、前記テスト制御トランジスタの入力端子に接続 されたコンデンサを有し、このコンデンサを、前記スイッチング回路の付勢中に 、前記直流信号によって充電し、およびこのコンデンサによって、前記付勢用直 流信号の終了後、一定時間の間、前記スイッチング回路を開放するままとしたこ とを特徴とする請求の範囲第８項に記載のスイッチング装置。
10. １０．前記ライン間または各ラインとアースとの間に接続されたシャントスイッ チング回路を有することを特徴とする請求の範囲第１項ないし第９項のいずれか １項に記載のスイッチング装置。
11. １１．前記シャントスイッチング回路に過電圧が与えられるときに、このスイッ チング回路が閉成することを特徴とする請求の範囲第１０項に記載のスイッチン グ装置。
12. １２．前記シャントスイッチング回路またはその各々が、トライアックを有する ことを特徴とする請求の範囲第１０項または第１１項に記載のスイッチング装置 。
13. １３．前記トライアックのゲートを前記ウインドウ検出回路に接続して、このウ インドウ検出回路に流れる電流によって前記トライアックをトリガするようにし たことを特徴とする請求の範囲第１２項に記載のスイッチング装置。
14. １４．前記ウインドウ検出回路を、オプトエレクトロニックカプラを介して前記 スイッチング回路またはその各々に接続したことを特徴とする請求の範囲第１項 ないし第１３項のいずれか１項に記載のスイッチング装置。