JPH07507193A - プログラマブル利得増幅を行うホトダイオード前置増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プログラマブル利得増幅を行うホトダイオード前置増幅器発明の背景 本発明は電子信号増幅回路に関するものであり、更に詳しくは単一の回路内に積 分前置増幅器を含み得るプログラマブル利得の増幅器に関するものである。

たとえばコンピュータ断層撮影（ＣＴ）データ取得システム（ＤＡＳ：ｄａｔａ 　ａｃｑｕｉｓｉｔｉｏｎ　ｓｙ−ｓｔｅｍ）のようなある種の用途では、アナ ログ増幅器を使用して小信号を所定の範囲内に増幅した後、信号をアナログ・デ ィジタル（Ａ／Ｄ）変換器に結合する。信号を増幅すると、Ａ／Ｄ変換器の所要 分解能が低下する。１９８９年３月２１日に付与された米国特許第４．　８１５ ．　１１８号には、プログラマブル利得増幅器およびそれのＣＴデータ取得シス テムでの使用について説明されている。その中で説明されているように、このよ うなプログラマブル利得増幅器は抵抗スイッチングを用いていた。もしくは、複 数の増幅器を並列に使用し、各増幅器は異なる利得を持ち、異なる利得設定に対 して個別に選択することができる。これらの従来技術の増幅器には、利得選択の 後に整定（ｓｅｔｔｌｉｎｇ）時間があり、これは望ましくない。また、従来技 術の増幅器は熱雑音およびスイッチング雑音を生じることもあり、これらの雑音 は回路の応答に悪影響を与えることがあり得る。

発明の概要 本発明は、ＣＴスキャンで作成されるような比較的小さな信号を増幅するのに適 した雑音補償を行う改善されたプログラマブル利得増幅器を提供する。説明の便 宜のために例示するＣＴ検出回路のホトダイオードからの電荷転送によって入力 信号が作成される。このＣＴ検出回路では、ホトダイオードのフルスケール電荷 は約２００ピコクーロンである。増幅回路は演算増幅器を含み、この演算増幅器 は、反転入力端子と出力端子との間に並列に接続することができる複数のコンデ ンサをそなえている。複数の制御可能なスイッチがコンデンサと回路接続される 。これらのスイッチは、増幅器の入出力端子間、または一つの端子と基準電位と の間にコンデンサを選択的に接続するように配置される。入力信号を増幅器に印 加する前に、入力端子と出力端子との間に接続されたリセットスイッチを選択的 に作動することにより、コンデンサを短絡して、残留電荷を消散させることがで きる。また、入力端子および出力端子の内の一方の端子と基準電位との間に選択 的に接続できる雑音補償コンデンサを回路に含めてもよい。

動作について説明すると、回路入力は最初開放しており、入力端子と出力端子と の間に上記複数のコンデンサが並列に接続される。リセットスイッチを作動する ことにより、コンデンサが短絡されて、残留電荷が除かれる。その後、リセット スイッチは開放される。雑音補償コンデンサは予め選択された充電期間の間、出 力端子と基準電位との間に結合された後、入力端子と基準電位との間の接続に切 り換えられる。蓄積されたホトダイオードの電荷のような高インピーダンス信号 が入力端子に印加され、電荷が並列接続されたコンデンサに転送される。最後に 、複数の制御可能なスイッチを選択的に作動することにより、並列コンデンサの 中のいくつかが基準電位に結合され、それらの電荷が並列コンデンサの他のコン デンサに転送される。これにより、増幅器の利得が事実上制御される。

本発明のより良い理解のため、添付の図面を参照して以下詳しく説明する。

図面の簡単な説明 図ＩＡおよびＩＢは、それぞれ電荷蓄積モードおよび増幅モードに於けるプログ ラマブル利得増幅器の簡略回路図である。

図２は本発明の一形式によるホトダイオード積分器およびプログラマブル利得増 幅器の簡略回路図である。

図３は図２の積分器および増幅器の別の形式の簡略回路図である。

図４は本発明のプログラマブル利得増幅器／積分器の一具体例の回路図である。

図５は図４の回路に対するタイミング線図である。

詳細な説明 図ＩＡおよびＩＢは、演算増幅器１２で構成されるプログラマブル利得増幅回路 ｌＯを示す。演算増幅器１２は、その反転入力端子と出力端子との間に選択的に 接続することができる一対のコンデンサＣ１およびＣ２をそなえている。図ＩＡ の回路で、出力信号が任意の電圧ｖＩであるとする。コンデンサＣ＋　、Ｃ！両 端間の電圧はｖｌに等しい。

図ＩＢの回路では、増幅器の反転入力端子と基準電位との間にコンデンサＣＩが 接続されている。図では、基準電位はアース電位として示されている。図ＩＢで 任意の出力電圧ｖ２を仮定すると、出力電圧値が次式で表されることは明らかで ある。

並列配置で接続することができるコンデンサ数を増やせば、種々の選択された電 圧利得を得ることができる。更に詳しく述べると、値の等しい２°個のコンデン サの配列を使用することにより、２進重み付けされた倍数だけの増幅を行うこと ができる。たとえば、２１′個のコンデンサの中の任意の数ｎ個のコンデンサを 基準電位（アース）に接続し、残りの２’　−ｎ個のコンデンサを反転入力と出 力端子との間に帰還接続すれば、増幅器利得Ｇは次式のように表すことができる 。

；０≦ｉ≦２“ ｎの値をｎ＝２’　−２’　（ここでｉは０からＭまでの整数）となるように選 べば、利得は次式のように表すことが＝２’−’　；０≦ｉ≦Ｍ したがって、１から２０までの２進重み付けされたすべての利得は、適当な個数 のコンデンサを増幅器端子相互の間および反転入力端子と基準電位（アース）と の間に選択的に接続することにより、２Ｍ個のコンデンサの配列から作成するこ とができる。

図２は、プログラマブル利得制御付きの積分増幅器に対する本発明の実施例の簡 略化した回路を示す。増幅器１２は回路を成すように値の等しい複数のコンデン サＣ１、Ｃ２、、Ｃ６３、Ｃ６１と結合される。これらのコンデンサは増幅器１ ２の反転入力端子と出力端子との間に並列に接続することができる。コンデンサ の個数すなわち２Ｍは６４となるように選択される。したがって、１．２．４． ８．１６．３２および６４の利得を実現することができる。少なくとも１つのコ ンデンサ以外のすべてのコンデンサは、複数の単極双投（ＳＰＤＴ）　スイッチ ＸＩ、Ｘ２１．、、、Ｘｉ３にそれぞれ１つずつ直列に接続される。スイッチＸ １−Ｘ６３は対応する各コンデンサを、反転端子と出力端子との間、または反転 端子とアースとの間に選択的に結合するように配置されている。増幅器の入力端 子と出力端子との間にリセットスイッチＭ２が接続され、これにより、入力信号 を増幅器に印加する前に、コンデンサＣｒ　Ｃａ２に蓄積された電荷を消散する ことができる。少なくともコンデンサＣｌ−Ｃ６４のリセット時間の間（スイッ チＭ２が閉じ、ている間）、バイアス源１５と直列のホトダイオード１４として 図示されている入力信号源を減結合するための入力隔離スイッチＭ＋　も設けら れている。

スイッチＭ１は絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）として示されて おり、スイッチＭ２およびＸ＋−Ｘａｓも同じ形式で具体化してもよい。スイッ チＸ＋　−Ｘ４ｍは３状態デバイスであってもよく、あるいは単に一対のＩＧＦ ＥＴであってもよく、あるいは１つの端子が対応するコンデンサに接続され、も う１つの端子が増幅器出力端子またはアースに接続された二対のＣＭＯ３電界効 果トランジスタであってもよい。増幅器に対する基準電位はアース電位であるの で、非反転増幅器入力端子もアースに接続される。

図２の回路の動作は、位相または時間順序によって説明することができる。第１ の位相では、スイッチＭ、が開いていて、スイッチＭ２が閉じており、スイッチ Ｘ１　Ｘ＠ｓはすべてのコンデンサ０１−０６４が増幅器１２の反転入力端子と 出力端子との間に並列になるように設定される。コンデンサＣ１−Ｃ＠４はすべ て放電され、増幅器／積分器の出力信号は零にリセットされる。次の位相すなわ ち第２の位相の間は、スイッチＭ２が開いて、スイッチＭ１が閉じる。ホトダイ オード１４のどのような電荷もコンデンサＣＨＣｓ４の並列接続された配列で積 分される。すなわち、ホトダイオードの電荷はコンデンサに転送される。次の位 相すなわち第３の位相の間、スイッチＭ■が開き、スイッチＸＩ　Ｘ＠！の内の 選択されたスイッチを作動することにより、コンデンサＣ１−Ｃｌ４の内のｎ＝ ２’−２’個のコンデンサがアースに接続され、２１個のコンデンサは帰還接続 されたままになる。この第３の位相のプログラミングされた利得は上記のように ２′−１である。プログラミングされた利得は、マイクロコンピュータまたはデ ィスクリート論理回路または集積化論理回路で具体化される制御器１６によって 設定することができる。マイクロコンピュータまたは制御器１６は作動信号を供 給することにより、スイッチＭ＋　、Ｍ２　、およびＸ＋　Ｘｉｓをスイッチン グする。

上記のように、スイッチは通常ＦＥＴデバイスであり、好ましいモノリシック集 積回路設計ではＭＯ３ＦＥＴデバイスとして具体化される。この回路の重要な特 性は、スイッチＭ、の開放回路状態によってコンデンサＣｌ−０４４が放電しな いので、蓄積された電荷の量を下げたり変化させることなく、利得選択のためコ ンデンサ群の中の種々のコンデンサを１つの設定から別の設定へとスイッチング したり戻したりすることができる。これは特に、オートレンジング（ａｕｔｏ− ｒａｎｇｉｎｇ）の用途に有利な特徴である。この特徴により、増幅器およびリ セットのｋＴＣ雑音の相殺の具体化も容易になる。

利得が２進重み付けされた増分変化するように図２の回路を具体化すべき場合に は、帰還コンデンサを２進重み付けされた値で具体化して、図の場合に比べてコ ンデンサおよびスイッチの個数を減らしてもよいことは明らかである。

たとえば、第１のコンデンサは１単位のキャパシタンス、第２のコンデンサは２ 単位のキャパシタンス、第３のコンデンサは４単位のキャパシタンス、第４のコ ンデンサは８単位のキャパシタンス、第５のコンデンサは１６単位のキャパシタ ンス、第６のコンデンサは３２単位のキャパシタンスを持ち、第７のスイッチン グされないコンデンサは１単位のキャパシタンスを持つようにすることができる 。ここで１単位は、所定の選択された値、たとえば４ｐｆを表す。この具体化に より、６個のスイッチだけを使用して、ｌから６４の２進重み付けされた利得を 選択することができる。１単位の第７のコンデンサはスイッチングされないで、 演算増幅器の出力と入力との間に永久的に接続される。

図２の配置はオートレンジング（ａｕｔｏ−ｚｅｒｏｉｎｇ）機能も具体化する 。第１の位相の間、反転入力端子と出力端子との間にコンデンサが接続される。

これにより、増幅器は反転入力端子の電圧、すなわち平常零である電圧にリセッ トされる。しかし、通常、若干のオフセット値がある。零電圧出力を発生するた めに、このオフセット値を反転入力端子に印加しなければならない（「入力基準 オフセット」）。コンデンサが帰還接続されている場合、コンデンサは増幅器出 力から、実際の零ポルト出力信号を発生するために必要な２．３ミリボルトに充 電される。その後、この蓄積された電荷は、増幅器出力に零電圧信号を生じるた めに必要な反転入力端子のどんな電圧オフセットも補償する。このオートレンジ ング動作を具体化するためには、コンデンサＣ６４に接続された付加的なスイッ チＸ＠４（図２には示されていない）が必要になる。

図３は図２の回路の別の実施例を示す。この実施例では、演算増幅器の雑音およ びｋＴＣ雑音を相殺するためのコンデンサ１８およびスイッチ２０が含まれてい る。ｋＴＣ雑音は、容量性の回路内でスイッチング過渡現象によって生じる周知 の雑音である。ここで、ｋはポルツマン定数、Ｔは温度、Ｃはキャパシタンスで ある。（説明を簡単にするため、図３ではコンデンサＣｌ−Ｃ−３およびスイッ チＸｌ−Ｘ６３はまとめて６３Ｃおよび６３Ｘとして示されている。

しかし、実際の回路ではなお別々の素子が使用される。）第１の位相で帰還コン デンサＣ＋　Ｃｓ＜かリセットされた後、第２の位相または時間順序が導入され 、増幅器出力とアースとの間にコンデンサ１８が結合される。この接続でリセッ トｋＴＣ雑音は、　（２’−１）個のコンデンサをアースにスイッチングするこ とにより２′の利得だけ増幅され、コンデンサ１８によってサンプリングされる 。入力信号が増幅器に印加されている第３の位相の間、コンデンサ１８は同時に 増幅器反転入力端子とアースとの間に接続される。したがって、サンプリングさ れた雑音（およびオフセット電圧）はこのとき入力端子に印加される。サンプリ ングされた雑音は並列接続されたコンデンサＣ，−Ｃ・４に蓄積されるｋＴＣ雑 音に対応するので、蓄積された雑音を正確に相殺する。特定の利得を設定するた めに並列コンデンサＣｌ−０６４を回路内で選択的にスイッチングする第４の位 相は前に述べたように進行する。

図４は本発明の教示内容を含むデータ取得回路を示し、積分とプログラマブル利 得の機能を異なる素子に分離したもう１つの変形を示すものである。この具体化 には、２つの増幅器段を使用することにより１から６４の２進利得を達成するた めに必要とされるコンデンサの数が少なくなるという利点もある。図４の回路の 動作を４つの位相φ１、φ２、φ３およびφ４により説明する。各位相のタイミ ングについては図５も同時に参照する。

図４に示すように、第１段の前置増幅器２０には２つの帰還コンデンサ２２およ び２４が含まれている。帰還コンデンサ２２および２４はそれぞれスイッチ２６ ｂおよび２６ａと直列に接続されているので、コンデンサを回路に出し入れして 利得を変えることができる。リセットスイッチＭ２は、図３で前に説明したよう に動作する。前置増幅器２０の出力端子は、抵抗２８、スイッチ３０、およびコ ンデンサ３２を介してプログラマブル利得増幅器３４の反転入力端子に結合され る。増幅器３４には、並列接続可能な複数のコンデンサ３６．３８．４０および ４２が設けられており、これらのコンデンサはそれぞれ対応する５ＰＤＴスイツ チ４４．４６．４８および５０と直列に接続されている。別のリセットスイッチ ５２がコンデンサ３６．３８．４０および４２と並列に接続されている。増幅器 ３４の出力端子は別のスイッチ５４を介して従来の一般形のサンプルホールド回 路５６に接続されている。更に、スイッチ５８が結合用のコンデンサ３２の入力 側をアースに接続する。

利得が１および８となるようにコンデンサ２２および２４の値が選定される。ま た、２進重み付けされた増分となるようにコンデンサの値を選定することにより 、前に図２で説明したように利得が１．２．４．６および８となるように、コン デンサ３６．３８．４０および４２の値が選定される。したがって、２つの増幅 器段を縦続接続することにより、１から６４までのすべての２進値（２’　）の 利得範囲が得られる。

動作について説明する。スイッチＭ＋は時間位相φ１１φ２およびφ４の間は開 放回路状態にあり、位相φ３の間だけ閉じる。したがって、位相φ３の間だけ信 号がＤＡＳ回路に印加される。位相φｌでは、スイッチＭ＊、５２および５８が 閉じ、スイッチ２６ａおよび２６ｂはコンデンサ２２および２４をアースに接続 し、スイッチ４４．４６．４８および５０はそれぞれコンデンサ３６．３８．４ ０および４２をアースに接続し、スイッチ５４は増幅器３４からサンプルホール ド回路５６を切り離す。位相φｌの間、コンデンサ２２．２４．３６．３８．４ ｏおよび４２は放電され、初期設定状態にリセットされる。図５に示されるよう に、位相φｌの継続時間は７マイクロ秒（７μｓ）に過ぎない。この初期設定状 態はオートゼロ機能を行う。付加的な５ＰＤＴスイツチが使用され、２進コンデ ンサ値が使用されるので、この初期設定状態は図２で説明したものと異なること がわかる。

７μｓで始まり１５μｓまで継続する第２の位相（φ２）では、スイッチＭ２お よび５８が開放し、スイッチ３０が閉じる。位相φ２の間も、スイッチ２６ａは アースに接続されたままであるが、スイッチ２６ｂは演算増幅器２０の出力に切 り換えられる。この接続により、図３で説明したように位相φｌの終わりにコン デンサ２２および２４でサンプリングされたリセットｋＴＣ雑音が増幅される。

ここで示されたコンデンサ値の場合、利得は（１＋（４７，７／６．８））、す なわち８となる。

位相φ２の終わりに、リセットスイッチ５２が開かれ、これにより、コンデンサ ３２の増幅されたｋＴＣ雑音がサンプリングされる。これにより、前置増幅器２ ０が利得８であるが相関二重サンプリングのモードにあるとき、ｋＴＣ雑音の相 殺が容易になる。利得が１のモードでは、雑音は相殺されない。しかしＸ線装置 の用途では、大入力信号に対応する高量子化雑音のため低利得領域ではより高い 雑音が許容される。この高雑音を避けるため、図３の方法を使用することができ る。この場合コンデンサ３２は、位相φ３の間、５ＰＤＴ　（図示しない）付き の増幅器３４に結合され、他の位相の間は接地される。位相φ３の間、スイッチ ２２および２４ならびにスイッチ４４．４６．４８および５０は、コンデンサ２ ６ａおよび２６ｂならびにコンデンサ３６．３８．４０および４２をそれぞれの 増幅器の入力端子と出力端子との間に帰還接続するように構成されている。この ようにして、回路の初期利得が１に設定される。位相φ３の間、スイッチＭ１が 閉じるので、ホトダイオード１４の電荷は前置増幅器２０の並列接続されたコン デンサ２２および２４に、そして増幅器２４のコンデンサ３６．３８．４０およ び４２に転送される。前置増幅器２０は増幅器３４に対する電圧源として作用し 、コンデンサ３２は電圧を一定電荷に変換する役目を果たす。最後の位相φ４の 間、スイッチＭ１はスイッチ３０と同様に開いている。スイッチ５４が閉じるこ とにより、回路５６は増幅器３４に接続されて、作成された出力電圧がサンプリ ングされる。このとき、スイッチ４４．４６．４８および５０は、前に図２につ いて説明したように増幅器３４に対して選定された利得を設定する。スイッチは すべて、ブレークビフォアメーク（ｂｒｅａｋ−ｂｅｆｏｒｅ−ｍａｋｅ）構成 で具体化される。

積分機能を果たすだけでなく、図４の回路は、抵抗形のプログラマブル増幅器に 比べていくつかの利点があるプログラマブル利得増幅器として増幅器３４を用い てもいる。

たとえば、コンデンサはモノリシック集積回路で占める面積がより小さく、また 、キャパシタンスは表面積に直接関連するので、抵抗に比べてマツチングしたコ ンデンサを作成するのがより容易である。また、コンデンサは連続電流でな（サ ンプリングされた電荷で動作するので、コンデンサは抵抗に比べて所要電力がよ り小さい。

ここで説明した回路はシングルエンド形式で示したが、同じスイッチング回路を 差動出力増幅器に結合することにより全差動プログラマブル利得増幅器構成にす ることができるのは明らかであろう。たとえば、差動構成では、図２で説明した ようなコンデンサとスイッチの組も増幅器の非反転入力端子から反転入力端子に 接続される。

現在好ましい実施例と考えられるものについて本発明を説明してきたが、熟練し た当業者は多数の変化および変形を考えつき得る。したがって、本発明は説明し た特定の実施例に限定されるものではなく、請求の範囲の趣旨と範囲内にあるも のと解すべきである。

噂

Claims (16)

【特許請求の範囲】
1. １．プログラマブル利得および積分増幅器に於いて、反転入力端子、非反転入力 端子および出力端子を有する演算増幅器であって、上記非反転入力端子が基準電 圧に結合される演算増幅器、 上記増幅器の上記反転入力端子と上記出力端子との間に接続することができる複 数のコンデンサから成るコンデンサ群であって、各コンデンサの少なくとも１つ の端子が上記反転入力端子に接続されているコンデンサ群、各々が上記コンデン サ群の中の対応するコンデンサの別の端子と上記出力端子との間に直列に接続さ れて、該対応するコンデンサを上記反転入力端子と上記出力端子との間に回路結 合する第１の動作状態を有すると共に、上記コンデンサ群の中の選択されたコン デンサの上記別の端子を基準電圧に結合する第２の動作状態を有する複数の制御 可能なスイッチング手段、 を含むプログラマブル利得および積分増幅器。
2. ２．更に、上記反転入力端子と上記出力端子との間に回路接続され、選択的に動 作して上記コンデンサ群を短絡して当該プログラマブル利得および積分増幅器を リセットする第１の付加的な制御可能なスイッチング手段を含む請求項１記載の プログラマブル利得および積分増幅器。
3. ３．更に、上記基準電圧と上記反転入力端子または上記出力端子との間に選択的 に接続することができる第１の付加的なコンデンサ、および、上記第１の付加的 なコンデンサと回路内に結合された第２の付加的な制御可能なスイッチング手段 であって、上記第１の付加的なコンデンサを選択的に上記出力端子と上記基準電 圧との間に接続することにより上記出力端子の雑音をサンプリングし、次に上記 第１の付加的なコンデンサを上記反転入力端子と上記基準電圧との間に接続する ことにより上記複数のコンデンサの雑音を相殺する第２の付加的な制御可能なス イッチング手段を含む請求項１記載のプログラマブル利得および積分増幅器。
4. ４．更に、上記反転入力端子に接続できる信号源、および上記信号源と上記反転 入力端子との間に結合されて、上記信号源からの信号を選択的に結合する第３の 付加的な制御可能なスイッチング手段を含む請求項３記載のプログラマブル利得 および積分増幅器。
5. ５．更に、上記複数のコンデンサの各々を上記反転入力端子と上記出力端子との 間に並列に結合する第１の状態に上記複数の制御可能なスイッチング手段の各々 を作動すると同時に、上記複数のコンデンサの両端間を短絡状態とする第１の状 態に上記第１の付加的な制御可能なスイッチング手段を作動する作動手段を含み 、該作動手段は、上記第１の付加的な制御可能なスイッチング手段を上記第１の 状態の直後に第２の状態に作動し、該第２の状態では上記第１の付加的な制御可 能なスイッチング手段が開放され、該作動手段は、上記第２の状態への上記第１ の付加的な制御可能なスイッチング手段の作動と同時に、上記信号源を上記反転 入力端子に結合するために上記第３の付加的な制御可能なスイッチング手段を作 動し、さらに上記作動手段は上記第２の状態の直後に上記第３の付加的な制御可 能なスイッチング手段を第３の状態に作動し、該第３の状態では上記第３の付加 的な制御可能なスイッチング手段が開放され、そして上記複数のスイッチング手 段の内の選択されたスイッチング手段が同時に作動されて、上記複数のコンデン サの内の選択されたコンデンサが上記基準電圧に結合されることにより、上記増 幅器に対して選択された利得が設定される請求項４記載のプログラマブル利得お よび積分増幅器。
6. ６．人力端子と出力端子との間に並列回路構成に接続できる複数のコンデンサか ら成るコンデンサ群を含み、予め選定された基準電圧を基準とする演算増幅器に 制御可能な利得を設定するための方法に於いて、 上記増幅器の入力端子と出力端子との間に並列回路構成に上記コンデンサ群を接 続するステップ、電荷を上記増幅器の入力端子に供給することにより電荷を上記 コンデンサ群に転送するステップ、および上記コンデンサ群の内の選択されたコ ンデンサを上記増幅器の出力端子から切り離し、上記選択されたコンデンサを基 準電圧に接続して、上記選択されたコンデンサの電荷を上記複数のコンデンサの 内の残りのコンデンサに転送することにより、上記増幅器に対する利得を選択す るステップを含むことを特徴とする演算増幅器の利得設定方法。
7. ７．上記増幅器の入力端子と基準電圧との間に上記複数のコンデンサの各々を接 続し、上記増幅器の入力端子を上記増幅器の出力端子に短絡してオートゼロ補償 機能を実行する初期化ステップを含む請求項６記載の方法。
8. ８．上記演算増幅器と縦続接続された第２の増幅器が含まれ、上記第２の増幅器 は上記第２の増幅器の入力端子と上記第２の増幅器の出力端子と上記基準電圧と の間に選択的に接続することができる第２の複数のコンデンサを含んでおり、上 記の接続と選択のステップが、同時に各増幅器と対応して動作して上記第２の複 数のコンデンサを接続し選択するステップを含む請求項６記載の方法。
9. ９．上記の接続ステップより後で上記の供給ステップより前に、上記コンデンサ を短絡して上記コンデンサに集められた電荷を消散させるステップを含む請求項 ６記載の方法。
10. １０．上記の供給ステップと同時に、予め選択された時間間隔の間、付加的なコ ンデンサをスイッチングして上記増幅器の出力端子に接続した後、該付加的なコ ンデンサをスイッチングして上記増幅器の入力端子に接続するステップを含む請 求項９記載の方法。
11. １１．プログラマブル利得増幅回路に於いて、反転入力端子および出力端子を有 する演算増幅器、少なくとも１つが上記入力端子と上記出力端子との間に選択的 に接続可能である少なくとも第１および第２のコンデンサ、ならびに上記コンデ ンサの少なくとも１つと回路接続されて該少なくとも１つのコンデンサを上記入 力端子と上記出力端子との間または上記入力端子と基準電圧との間に選択的に接 続するスイッチ手段を含む第１の増幅器段、上記第１の増幅器段の上記出力端子 に結合された反転入力端子および出力端子を有する演算増幅器、少なくとも１つ が上記入力端子と上記出力端子との間に選択的に接続可能な少なくとも一対の付 加的コンデンサ、ならびに上記付加的コンデンサ対の内の少なくとも１つの付加 的コンデンサと回路接続されて上記少なくとも１つのコンデンサを上記入力端子 と上記出力端子との間または上記入力端子と上記基準電圧との間に選択的に接続 する付加的なスイッチ手段を含む第２の増幅器段、ならびに 上記スイッチ手段および上記付加的なスイッチ手段を選択的に作動することによ り上記第１および第２の増幅器段に対する選択された全体利得を設定する設定手 段を含むプログラマブル利得増幅回路。
12. １２．さらに、それぞれ上記第１および第２の増幅器段と回路接続されて、上記 少なくとも１つのコンデンサを選択的に短絡することにより上記少なくとも１つ のコンデンサに集められた残留電荷を消散させる第１および第２のリセットスイ ッチ手段を含む請求項記載のプログラマブル利得増幅器。
13. １３．さらに、上記第１の増幅器段を信号源に結合するための制御可能なスイッ チング手段を含む請求項１２記載のプログラマブル利得増幅器。
14. １４．上記スイッチ手段を選択的に作動する上記設定手段が、上記第１および第 ２のリセットスイッチ手段を作動する前に、上記制御可能なスイッチング手段を 開放させるように動作する請求項１３記載のプログラマブル利得増幅器。
15. １５．さらに、上記第１の増幅器段の上記出力端子を上記第２の増幅器段の上記 入力端子に結合するための付加的な制御可能なスイッチング手段を含み、該付加 的な制御可能なスイッチング手段は少なくとも上記第２の増幅器段の上記出力端 子の出力信号がサンプリングされる時間の間は開放状態とされる請求項１４記載 のプログラマブル利得増幅器。
16. １６．さらに、上記付加的な制御可能なスイッチング手段と上記第２の増幅器段 の上記入力端子との間に接続された結合コンデンサ、ならびに該結合コンデンサ と上記付加的な制御可能なスイッチング手段との中間の接続点に接続され、上記 結合コンデンサを上記基準電圧に選択的に接続して、上記結合コンデンサに蓄積 された電荷を放電させる第３のリセットスイッチ手段を含む請求項１５記載のプ ログラマブル利得増幅器。