KR102065807B1 - 디지털 방사선 촬영 검출기들을 위한 전하 주입 보상 - Google Patents

디지털 방사선 촬영 검출기들을 위한 전하 주입 보상 Download PDF

Info

Publication number
KR102065807B1
KR102065807B1 KR1020157011351A KR20157011351A KR102065807B1 KR 102065807 B1 KR102065807 B1 KR 102065807B1 KR 1020157011351 A KR1020157011351 A KR 1020157011351A KR 20157011351 A KR20157011351 A KR 20157011351A KR 102065807 B1 KR102065807 B1 KR 102065807B1
Authority
KR
South Korea
Prior art keywords
charge
charge injection
compensation
circuit
pixels
Prior art date
Application number
KR1020157011351A
Other languages
English (en)
Other versions
KR20150079662A (ko
Inventor
마크 이 샤퍼
그레고리 엔 하일러
고든 가이스부에슈
티모시 제이 트레드웰
Original Assignee
케어스트림 헬스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케어스트림 헬스 인코포레이티드 filed Critical 케어스트림 헬스 인코포레이티드
Publication of KR20150079662A publication Critical patent/KR20150079662A/ko
Application granted granted Critical
Publication of KR102065807B1 publication Critical patent/KR102065807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/247—Detector read-out circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/357—
    • H04N5/365—
    • H04N5/3745—

Abstract

전하 주입을 위한 DR 검출기 방법들 및/또는 장치의 실시예들은 전하 주입 및/또는 픽셀 신호 판독을 위한 게이트 라인들의 양의(및/또는 음의) 변이들로부터 초래되는 회로들을 판독하기 위해 전하 주입을 일시적으로 중지할 수 있는 적어도 하나의 전하 주입 회로를 제공할 수 있다. 임의의 대표적인 실시예들에서, DR 검출기 이미징 어레이 방법들 및/또는 장치는 가변적인 전하 주입 레벨들(예컨대, 전압 또는 커패시턴스), 가변적인 타우(예컨대, 저항 또는 커패시턴스), 및/또는 시차를 둔 타이밍을 갖는 다수-전하 주입(예컨대, 전압 및/또는 커패시턴스 스텝들을 사용하여)을 제공할 수 있다. 임의의 대표적인 실시예들에서, DR 검출기 이미징 어레이 방법들 및/또는 장치는 마스크 블록 기반으로 ROIC 상에 전하 주입 보상을 제공할 수 있다. 대표적인 실시예들에서, DR 검출기 이미징 어레이 방법들 및/또는 장치는 판독 회로들(예컨대, ROIC들)에서 전압 리셋 오프셋을 제공할 수 있다.

Description

디지털 방사선 촬영 검출기들을 위한 전하 주입 보상{CHARGE INJECTION COMPENSATION FOR DIGITAL RADIOGRAPHIC DETECTORS}
본 출원은 일반적으로 디지털 x-선 이미징 방법들/시스템에 관한 것이고, 보다 구체적으로, 디지털 방사선 촬영(DR; Digital Radiographic) 검출기들의 동작들 및/또는 판독을 위한 방법들 및/또는 시스템들에 관한 것이다.
고정식 방사선 촬영 이미징 장비가 x-선 검출기 상의 의료 x-선 이미지들을 캡처하기 위해 의료 설비들(예컨대, 방사선과)에 채용된다. 이동식 카트들은 x-선 검출기 상의 (예컨대, 디지털) x-선 이미지들을 캡처하는데 사용되는 x-선원을 포함할 수 있다. 그러한 의료 x-선 이미지들은 방사선 촬영 검출기들에서 컴퓨터 방사선 촬영(CR; computed radiography) 및 디지털 방사선 촬영(DR; digital radiography)과 같은 다양한 기술들을 사용하여 캡처될 수 있다.
관련 기술의 디지털 방사선 촬영(DR) 이미징 패널은 로우 x 컬럼 매트릭스에 배열되는, 각각의 센서들의 어레이를 사용하여 섬광 매체로부터 이미지 데이터를 획득하고, 여기서 각 센서는 이미지 데이터의 단일 픽셀을 제공한다. 각 픽셀은 해당 기술분야에 일반적으로 공지된 바와 같이, 동일-평면 또는 수직 통합 방식으로 배열될 수 있는 광 센서 및 스위칭 소자를 일반적으로 포함한다. 이러한 이미징 디바이스들에서, 수소화 비정질 실리콘(a-Si:H)은 보통 각 픽셀에 대해 요구되는 광 다이오드 및 박-막 트랜지스터 스위치를 형성하는데 사용된다. 하나의 공지된 이미징 배열에서, 전면은 감광 소자들의 어레이를 갖고, 후면은 박막 트랜지스터(TFT; thin-film transistor) 스위치들의 어레이를 갖는다.
그러나, 특히 a-Si DR x-선 검출기들을 이용하여 작동하도록 설계되는 x-선 장치에 의해 획득되는 경우, 의료 x-선 이미지들의 일관성 및/또는 품질에 있어서의 개선에 대한 요구가 있다.
본 출원의 측면은 의료 디지털 방사선 촬영의 기술을 증진하는 것이다.
본 출원의 다른 측면은 관련 기술에서 적어도 상술한 및 다른 결함들을 전체적으로 또는 부분적으로 해결하는 것이다.
적어도 본 명세서에 설명되는 이점들을 전체적으로 또는 부분적으로 제공하는 것이 본 출원의 다른 측면이다.
본 출원의 측면은 휴대용(예컨대, 무선) 디지털 방사선 촬영(DR) 검출기들 및/또는 이를 사용하는 방사선 이미징 장치의 사용에 의해 야기되는 불리한 점들을 해결하고/하거나 감소하기 위한 방법들 및/또는 장치를 제공하는 것이다.
본 출원의 측면은 DR 검출기들을 위한 보상 방법들 및/또는 장치를 충전할 수 있는 방법들 및/또는 장치를 제공하는 것이다.
이러한 목적들은 예시적인 예에 의해서만 주어지고, 그러한 목적들은 본 발명의 하나 이상의 실시예들에 대해 예시적일 수 있다. 개시된 발명에 의해 본질적으로 달성되는 기타 바람직한 목적들 및 이점들은 발생하거나 당업자들에게 명확하게 될 수 있다. 본 발명은 첨부된 청구항들에 의해 정의된다.
본 발명의 상술한 그리고 기타의 목적들, 특징들 및 이점들은 첨부된 도면들에 예시된 바와 같이, 본 발명의 실시예들의 하기의 보다 구체적인 설명으로부터 명확하게 될 것이다.
도면의 요소들은 서로에 대해 축척이 이루어질 필요는 없다.
도 1은 본 출원에 따른 DR 검출기 패널 회로를 도시하는 개략도이다.
도 2a 및 도 2b는 본 출원에 따른 DR 검출기에서의 사용을 위한 대표적인 픽셀의 사시도 및 대표적인 픽셀의 단면도를 도시하는 다이어그램들이다.
도 3은 본 출원에 따른 대표적인 픽셀에 대한 대표적인 TFT 용량성 결합을 도시하는 다이어그램이다.
도 4는 본 출원에 따른 전하 주입을 예시하는 대표적인 회로를 도시하는 다이어그램이다.
도 5는 본 출원의 실시예들에 따른 대표적인 TFT 전하 주입 판독 관계를 도시하는 다이어그램이다.
도 6은 본 출원에 따른 대표적인 ROIC 작동 영역들 및/또는 출력 제한들을 예시하는 다이어그램이다.
도 7은 본 출원에 따른 게이트 라인 전하 주입 후 대표적인 ROIC 출력을 예시하는 다이어그램이다.
도 8은 본 출원의 실시예에 따른 DR 검출기로부터의 대표적인 어두운 이미지를 도시하는 다이어그램이다.
도 9는 본 출원에 따른 ROIC에 인접한 데이터 라인에 연결되는 전하 주입 보상 회로 구현을 도시하는 다이어그램이다.
도 10은 본 출원에 따른 게이트 라인 전하 주입 보상을 갖는 대표적인 ROIC 출력을 예시하는 다이어그램이다.
도 11a 및 도 11b는 본 출원에 따른 가변적인 전하 주입 보상 회로 구현들을 도시하는 다이어그램들이다.
도 12는 본 출원의 대표적인 실시예들에 따른 가변적인 전하 주입 보상을 갖는 대표적인 ROIC 출력을 예시하는 다이어그램이다.
도 13는 본 출원의 대표적인 실시예들에 따른 대표적인 CSA 회로를 도시하는 다이어그램이다.
도 14는 본 출원의 대표적인 실시예들에 따른 대표적인 CSA 회로 동작 시퀀스들을 도시하는 다이어그램이다.
도 15는 방사선촬영 절차 동안 환자를 통과하는 x-선들을 수신하기 위한 제 위치에서 검출기 셀들의 로우들 및 컬럼들을 포함하도록 구성되는 대표적인 방사선 촬영 영역 검출기의 사시도를 도시하는 다이어그램이다.
하기는 본 발명의 대표적인 실시예들의 설명이고, 그 예들은 첨부 도면들에 예시된다. 가능하면, 동일한 참조 번호들은 도면들 전반에 걸쳐 동일하거나 유사한 부분들을 언급하는데 사용될 것이다.
단순함 및 예시적인 목적들을 위해, 본 발명의 원리들은 주로 그 대표적인 실시예들을 언급함으로써 본 명세서에 설명된다. 그러나, 당업자는 동일한 원리들이 방사선 촬영 이미징 어레이들의 모든 유형들, 이를 사용하기 위한 방사선 촬영 이미징 장치 및/또는 방법들의 다양한 유형들에 동일하게 적용가능하고, 그러한 유형들에서 구현될 수 있다는 것 및 임의의 그러한 변형들이 본 출원의 진정한 사상 및 범위로부터 벗어나지 않는다는 것을 용이하게 인식할 것이다. 또한, 하기 설명에서, 구체적인 대표적인 실시예들을 예시하는, 첨부 도면들에 대한 참조들이 이루어진다. 실시예들에 대한 전기적, 기계적, 논리적 및 구조적 변화들이 본 발명의 사상 및 범위 내에서 이루어질 수 있다. 또한, 본 발명의 특징이 수개의 구현예들/실시예들 중 단지 하나에 관해 개시될 수 있지만, 그러한 특징은 임의의 주어진 또는 식별가능한 기능을 위해 바람직하고/하거나 유리할 수 있는 바와 같이 다른 구현예들/실시예들의 하나 이상의 다른 특징들과 결합될 수 있다. 따라서, 하기 설명은 제한적인 의미로 취해지지 않고 본 발명의 범위는 첨부된 청구항들 및 그것들의 등가물들에 의해 정의된다.
본 발명의 넓은 범주를 제시하는 수치적 범위들 및 파라미터들은 근삿값들이지만, 구체적 예들에 제시된 수치값들은 가능한 간결하게 보고된다. 그러나, 임의의 수치값은 본질적으로 그것들의 각각의 시험 측정들에서 발견되는 표준 편차로부터 필수적으로 초래되는 특정 오류들을 함유한다. 게다가, 본 명세서에 개시되는 모든 범위들은 그 안에 포함되는 임의의 및 모든 서브-범위들을 포함하는 것으로 이해되어야 한다. 용어들이 사용되는 부분에서 “제 1 ”, “제 2 ” 등의 용어들은 필수적으로 임의의 순서 또는 우선 순위의 관계를 가리키는 것이 아니라, 하나의 요소 또는 시간 간격을 다른 요소와 보다 명확하게 구별하기 위해 사용될 수 있다.
본 출원은 DR 검출기들의 동작들 및 판독에 관한 것이다. 본 명세서에서의 임의의 방법들 및/또는 장치 실시예들은 게이트 라인 유도 TFT 전하 주입 및 신호 판독에 대한 그것의 영향과 연관되는 문제들 또는 불리한 점들을 해결할 수 있다. 본 출원의 하나의 혜택은 소량 고속 모드에서, TFT의 것을 활용하는, 수동 픽셀 패널들에 대한 것이다.
휴대용(예컨대, 무선) DR 검출기들에 있어서, 게이트 라인이 변이하면, 전하는 판독 ASIC의(ROIC; Read Out ASIC) 입력에 연결되는, 데이터 라인으로 TFT 커패시턴스를 통해 주입된다. 이러한 전하 주입은 신호를 획득하는데 이용가능하게 하는 ROIC 동적 범위를 감소시키는 오프셋(offset)과 같이 동작한다. 또한, 제조 공정 마스크 스텝 앤 리피트법(step and repeat process), TFT 기생 커패시턴스들로 인한, 이런 이유로 TFT 전하 주입의 레벨이 패널 전체에 걸쳐 달라질 수 있다.
전하 주입 보상을 위한 현재의 방법들은 ROIC 입력에 반대 극성의 전하를 주입하는 단계를 수반한다. 현재 방법이 갖는 문제는 그것이 TFT를 통해 전하 주입보다 더 빠른 ROIC를 가져온다는 것이다. 게이트 라인 변이 유도 전하 주입(예컨대, 게이트 라인 유도 TFT 전하 주입)을 위한 회로 시정수(Tau) 및 전하 주입 보상은 상당히 다르다. 따라서, 전하 주입 보상은 고도의 비-선형 상태를 생성하며, TFT 전하 주입이 있기 전에, ROIC를 비-선형 체제로 유도할 수 있다.
본 출원에서 설명되는 디지털 방사선 촬영(DR) 검출기들의 동작들 또는 판독들을 위한 전하 보상을 위한 임의의 대표적인 장치 및/또는 방법 실시예들은 완전한 신호 획득(예컨대, 선형성)을 처리 또는 유지할 수 있다.
도 1은 DR 검출기 패널 회로를 도시하는 개략도이다. 도 1에 도시된 바와 같이, 픽셀(110)은 광 센서(112) 및 스위치 역할을 할 수 있는 TFT(114)를 포함할 수 있다. 신호는 광 센서(112)(예컨대, 핀 다이오드(Pin Diode) 등)에 의해 캡처되고, TFT(114) 게이트는 그것을 턴온하기 위해 하이(high)로 유도되며, 그 후 ROIC(120)는 신호(예컨대, 전하)를 판독한다.
적어도 아키텍처, 레이아웃, 및 TFT 크기에 따라, DR 검출기에서 게이트 라인(140) 및 데이터 라인(130) 사이의 용량성 결합도가 달라진다. 이 커패시턴스는 데이터 라인 내지 게이트 라인 교차 커패시턴스(Cxover)및 TFT를 통한 기생 커패시턴스(CTFT_GL-DL)를 포함할 수 있다.
도 2a 및 도 2b는 DR 검출기에서의 사용을 위한 대표적인 픽셀의 사시도 및 대표적인 픽셀의 단면도를 도시하는 다이어그램들이다. 도 2a 및 도 2b에서, 결합 커패시턴스는 대표적인 수직 통합형 픽셀 셀에 대해 도시된다. 도 2b에서, 수직 통합형 픽셀 셀의 예시된 구성요소들은 게이트 라인(2), 절연체(3, 6, 8, 14), 비정질 실리콘(a-Si) a-Si:H(4), n+ a-Si:H(5), TFT 소스/드레인 금속 접촉부들(7), 대표적인 센서층들(9-14) 및 센서 바이어스 접촉부(15)를 포함한다. 기생 TFT 커패시턴스가 또한 예시된다.
도 3은 대표적인 픽셀에 대한 대표적인 TFT 용량성 결합을 도시하는 다이어그램이다. 상승 게이트 라인은 TFT 소스, 드레인으로 전하를 주입하고 그것이 형성되는 경우 TFT 채널로 주입할 수 있다. 도 3에 도시된 바와 같이, 센서 측 상에 주입되는 전하는 긴 시정수(τ)를 초래하는 높은 저항을 가질 수 있는, 스위치 저항(즉 TFT)을 통과해야 한다. 따라서, 대표적인 TFT 용량성 결합(300)을 사용하여 상승 게이트 라인에 의해 주입되는 전하의 부분은 매우 빠르게(예컨대, ROIC에서) 보일 수 있는 한편, 그 나머지는 긴 시정수를 갖는, 센서 신호의 부분으로 보일 수 있다.
전하 주입량은 전압 및 결합 커패시터의 변화로부터 근사화될 수 있다. 도 4는 전하 주입을 예시하는 대표적인 회로를 도시하는 다이어그램이다. a) -5v로부터 20v로 유도되는 게이트 라인; b) 20 fF의 TFT 기생 커패시턴스(저항 상의 3 MΩ); 및 c) 1 pF의 센서 커패시턴스를 포함하는 특징들을 갖는, 도 4에 도시된 회로(400)를 고려하자. 전하 주입량은 전압 스텝을 기생 커패시턴스와 곱합으로써 근사화될 수 있고, 이 경우 0.5 pC이다. ROIC(전하 민감 증폭기(CSA; charge sensitive amplifier)) 판독 동안, 이 전하는 높은 픽셀 RC 시정수로 인해 느리게 판독될 수 있다는 것을 주의한다.
도 5는 센서 전하 주입 대 데이터 라인 전하 주입 간 대표적인 TFT 전하 주입 판독 관계를 도시하는 다이어그램이다. 도 5에 도시된 바와 같이, 센서 전하 주입(505)은 데이터 라인 전하 주입(510)에 관하여 적어도 시간, 최대 및/또는 속도에 있어서 상이할 수 있다.
ROIC의 입력 스테이지는 전하 민감 증폭기(CSA)를 포함할 수 있다. CSA는 피드백 커패시터를 갖는 연산 증폭기(opamp)를 포함할 수 있다(예를 들어, 도 1, 패널 회로 도식, ROIC(120) 참조). 패널 판독 프로세스는 상관 이중 샘플링 및 홀드(CDS; correlated double sample and hold) 방법을 사용할 수 있다. CDS 방법은 먼저 입력을 샘플링하고, 그 후 신호를 샘플링하며, 그 후 그 차이를 출력한다. 전하 주입이 발생하는 경우, CSA는 입력 전압을 유지하기 위해 그것의 출력을 유도한다. 양의 게이트 라인 전하 주입에 대해, CSA는 보상을 위해 그것의 출력을 음으로 유도한다. 몇몇 지점에서, CSA의 출력은 신호 왜곡을 초래하는, 비-선형 영역으로 유도될 수 있다.
도 6은 대표적인 ROIC 동작 영역들 및/또는 출력 제한들을 예시하는 다이어그램이다. 도 6에 도시된 바와 같이, 전형적으로 CSA의 출력은 출력 스테이지의 양의 레일 또는 음의 레일에 대해 선형 방식으로 유도되지 않을 수 있다. 보통 신호 완전성(예컨대, 비 왜곡)을 유지하기 위해 필요한 레일들로부터의 동작 마진(602, 604)(예컨대, 델타)이 존재한다. 보다 극단적인 경우, 신호가 전력 레일들을 너머 출력에 가하도록 유도하면, 출력은 신호를 단순히 클립핑(clipping)한다(예컨대, 레일값으로).
게이트 라인 변이로부터의 양의 전하 주입이 ROIC에 도달하면, ROIC 출력은 더 낮게 유도될 수 있다. 이득 설정이 높을수록(예컨대, 소량 양상들), 출력 변이가 커질 것이다. 도 7은 게이트 라인 전하 주입 후 대표적인 ROIC 출력을 예시하는 다이어그램이다(고 이득 모드). 도 7에 도시된 바와 같이, 매우 기본적인 구성요소 모델들을 사용하는, 모델링된 ROIC 출력(760) 결과는 출력이 0.5 볼트 비-선형 임계값(762)(및 클립핑 임계값(764) 이벤트)아래로 유도될 수 있다는 것을 도시한다. 실제로, 상기 지점에서, 출력(760)은 시뮬레이션 결과들을 따르지 않을 수 있고, 그것은 비-선형 또는 클립핑 행동을 도시할 수 있다.
본 명세서에서 설명되는 임의의 대표적인 실시예들에 대해, 용량성 결합은 또한 스크린 정렬(예컨대, 스크린 위치)에 의존할 수 있다. 큰 패널들 상에서, 레이어들은 스텝-앤-리피트 마스크 스텝핑 기술을 사용함으로써 촬영되고, 이는 반도체 산업에서 일반적이다. TFT 소스/드레인 금속 마스크 정렬이 게이트 금속 마스크에 관하여 시프트되면, 게이트-소스 및/또는 게이트-드레인로부터의 용량성 결합은 이상적인 정렬 케이스(예컨대, 및/또는 패널의 이전 또는 이후 스탬프 부분)에서 변할 것이다. 이런 이유로 전하 주입은 정렬에 따라 달라질 것이다. 도 8은 본 출원의 실시예에 따라 DR 검출기로부터의 대표적인 어두운 이미지를 도시하는 다이어그램이다. 도 8에 도시된 바와 같이, 마스크 스텝핑을 갖는 전하 주입 변화는 어두운 이미지로 도시된다.
게이트 라인 전하 주입을 다루는 현재의 방법들은 (i) ROIC에서의 데이터 라인에서의 게이트 라인 전하를 중지하기 위해 반대 전하를 주입하는 단계 또는 (ii) 더 낮은 이득 설정으로 ROIC를 구동하는 단계를 포함하고 따라서 전하 주입은 ROIC(예컨대, CSA)의 선형 영역 밖으로 벗어나기 위한 대응하는 출력 전압을 야기하지 않는다.
반대 전하를 주입하는 단계가 갖는 하나의 문제는 전하가 ROIC 입력에서 주입되고, 그에 따라 주입된 전하가 CSA에 의해 거의 즉각적으로 보일 수 있다는 것이다. 그러나, 본 명세서에 설명되는 바와 같이, 게이트 라인 변이로부터의 전하 주입은 적어도 2 구성요소들을 갖고, 이는 데이터 라인으로 주입되는 전하 및 센서로 주입되는 전하를 포함할 수 있다. 데이터 라인으로 주입되는 전하는 상당히 빠르게 판독되는 한편, 센서로 주입되는 전하는 스위치(예컨대, TFT) 저항을 통해 판독되며, 이는 보다 오래 걸린다. 너무 큰 이것이 비-선형성(예컨대, 디바이스 상부 레일을 초과하는)을 야기할 수 있으면, 이는 양의 출력 편위를 야기한다. 도 9는 ROIC에 인접한 데이터 라인에 연결되는 전하 주입 보상 회로(970)를 도시하는 다이어그램이다. 이것은 신호 왜곡을 유도할 것이고, 따라서 그 자체로 수용가능한 해결책이 아니다. 또한, RIC의 출력이 래칭(latching) 전 안정되는 것은 더 긴 라인 타임을 필요로 할 수 있다. 도 10은 게이트 라인 전하 주입 보상(예컨대, 전하 주입 보상 회로(970))을 갖는 대표적인 ROIC 출력을 예시하는 다이어그램이다.
다른 접근법은 낮은 이득 설정으로 ROIC를 단순히 구동하는 것이고, 이는 전하 주입의 주어진 레벨에 대해 출력 편위를 감소시킨다. 더 낮은 이득 설정으로 ROIC를 구동하는 것은 전하 주입이 ROIC에 대한 동작의 선형 영역 밖으로 벗어나기 위한 대응하는 출력 전압을 야기할 기회를 감소할 수 있다. 더 낮은 이득 설정 옵션은 전하 주입 보상으로 또는 전하 주입 보상 없이 행하여질 수 있다. 이 접근법이 갖는 하나의 불리한 점은 전하 잡음이 전형적으로 더 낮은 설정들에서 더 높다는 것이고, 이는 신호 대 잡음 비(SNR)에 대한 역효과를 야기할 수 있다. 또한, 이들 접근법들 양자는 마스크 스텝-앤-리피트법들 및/또는 오프셋들에 의해 야기되는 가변적인 게이트 라인 전하 주입을 처리하지 않는다.
본 명세서에 설명되는 전하 보상을 위한 DR 검출기 방법들 및/또는 장치의 임의의 대표적인 실시예들은 가변적인 전하 주입 보상을 제공할 수 있다. 도 11a는 본 출원에 따른 가변적인 전하 주입 보상 회로 구현을 도시하는 다이어그램이다. 도 11b에 도시된 바와 같이, 다수의 전하 주입 보상 이벤트들이 하나의 가변적인 전하 주입 보상 회로 실시예에 의해 구현될 수 있다.
일 실시예에서, 임의의 패널 구성들에 대해, 복수의 ROIC들은 패널의 1 측면 상에 위치될 수 있고(단일 면 판독), 제 1 및 제 2 전하 주입 회로들은 데이터 라인의 상부 및/또는 하부 상의 전하 주입을 위해 사용될 수 있다. 전하 주입량 및 전하 주입 시간은 게이트 라인 전하 주입을 보상하고 ROIC 출력의 작은 변화를 감소하거나 최소화하면서 선형 영역에서 ROIC 입력을 유지하기 위해 필요에 따라 조절될 수 있다(예컨대, 적어도 두 개의 전하 주입 회로들 간에).
임의의 대표적인 실시예들에 대해, 적어도 두 개의(예컨대, 상부 및 하부) 전하 주입 회로들로부터의 전하 주입량을 조절하고, RC 네트워크 값들(예컨대, 전하 주입 시정수)을 조절함으로써, ROIC 출력의 작은 변화가 감소되거나 최소화될 수 있다. 따라서, 상부 전하 주입 회로(1170) 및 하부 전하 주입 회로(1170’)로부터의 전하 주입량이 상이할 수 있다. 일 실시예에서, 제어된 음의 전하 주입은 실질적으로 게이트 라인 판독 (예컨대, 양의) 변이 전하 주입을 실질적으로 중지(예컨대, 타우(tau), 타이밍 및/또는 크기)할 수 있다. 도 11b에 도시된 바와 같이, 다수의 전하 주입 보상 이벤트들은 하나의 가변적인 전하 주입 보상 회로(1170’’)에 의해 구현될 수 있고, 이는 단독으로 또는 추가 회로들(예컨대, 회로(1170))와 함께 구현될 수 있다. 도 12는 가변적인 전하 주입 보상(예컨대, 전하 주입 보상 곡선(1280))을 갖는 대표적인 ROIC 출력을 예시하는 다이어그램이다.
단일 면 전하 주입의 경우에 대해, 유사한 보상 결과들이 ROIC 출력의 작은 변화를 감소하거나 또는 최소화하도록 조정되는 전하 주입량 및 시정수들을 갖고, 다수의 전하 주입 이벤트들을 갖는 임의의 대표적인 실시예들에 의해 달성될 수 있다. 전하 주입 회로는 전하 주입 크기(예컨대, 전압 및/또는 커패시턴스) 및 시정수(예컨대, 저항 및 커패시턴스)를 조절함으로써 조정될 수 있다. 단일 전하 주입 회로 또는 다수의 전하 주입 회로들은 전하 주입 크기(예컨대, 전압 및/또는 커패시턴스) 및/또는 시정수(예컨대, 저항 및 커패시턴스)를 조절하는데 사용될(예컨대, 복수의 스위치들에 의해 선택가능할) 수 있다. 단일 전하 주입 회로가 사용된다면, 목적한 결과들은 회로 시정수를 선택적으로 수정하면서 전하 주입 보상 전압을 스텝핑함으로써 달성될 수 있다. 일 실시예에서, 적어도 하나의 전하 보상 회로는 복수의 가변적인 전하 주입 지연들을 제공하도록 구성되는 단일 전하 보상 회로를 포함할 수 있고, 여기서 복수의 가변적인 전하 주입 지연들은 가변적인 저항 시간 지연들 또는 가변적인 커패시턴스 시간 지연들을 포함하고, 여기서 복수의 가변적인 전하 주입 지연들은 복수의 스위치들에 의해 선택가능하다.
임의의 대표적인 실시예들은 마스크 정렬 변형들을 처리하는 가변적인 패널 정정 능력을 제공할 수 있다. 본 명세서에 설명되는 바와 같이, 요구되는 전하 주입 보상량은 패널에 걸쳐 마스크 정렬 변형들에 의존적일 수 있다(예를 들어, 도 8 참조). 전하 주입 회로(들)은 ROIC의 전단으로 통합될 수 있고 각각의 마스크에 대한 모든 입력들에 대해 포괄적일 수 있다. 전하 주입 회로는 ROIC에 대한 모든 입력들의 서브세트에 대해 ROIC의 전단으로 통합될 수 있다. 일 실시예에서, 마스크들은 ROIC 경계 상에 설계될 수 있고, 따라서 전하 보상은 하나의 마스크 블록과 연관된 각 ROIC에 대해 조정될 수 있다.
또한, 적분 시간 외에 게이트 라인 하강 변이들을 갖는, 어두운 프레임 캡처의 출력은 게이트 라인 전하 주입을 측정하는데 사용될 수 있다. 이러한 측정은, 결과적으로, 전하 주입 보상 설정들을 유도하는데 사용될 수 있다. 설정들을 결정하는 기능은 ROIC의 부분일 수 있거나 외부에서 수행될 수 있다. 설정들은 미리 설정된 라인 수들(예컨대, 지시된 패널 라인들에 의한 보상 전하의 수정들)을 이용하여 자동 전하 보상 변경들을 가능하게 하기 위해, 레지스터들에 저장될 수 있다. 일 실시예에서, 전하 보상 변경들은 로우별로 및/또는 ROIC 경계들에서 또는 ROIC 경계들 내에서(예컨대, 컬럼별로) 변경하도록 결정될 수 있고, 여기서 전하 보상 주입은 시간 및/또는 크기(예컨대, 일시적인 게이트 라인 전하 주입의)를 감소하거나 최소화할 수 있다. 설정들은 주기적으로, 반복적으로, 또는 오퍼레이터 동작에 반응하여 결정될 수 있다.
하나의 대표적인 실시예에서, 전하 주입 보상을 구현하는 구성요소들 및/또는 회로는 ROIC 내에서 전체적으로, ROIC 내에서 부분적으로 및 이미징 어레이 레이아웃(예컨대, a-Si:H를 사용하는) 내에서 부분적으로, 또는 DR 검출기의 이미징 어레이 레이아웃 내에서 전체적으로 형성될 수 있다.
하나의 대표적인 실시예에서, 전하 주입 보상을 구현하는 구성요소들 및/또는 회로는 예컨대, 신호 축적 기간이 신호 게이트 라인이 턴오프되거나 불능되기 전(예컨대, 음의 게이트 라인 변이) 종료될 수 있을 때, 양의 게이트 라인 변이들을 보상하는데 사용될 수 있다. 본 명세서에서 설명되는 실시예들은 예컨대, 신호 축적 기간들이 게이트 라인 가능 및 불능 변이들 양자를 포함할 때, 음의 게이트 라인 변이들에 의해 야기되는 판독 회로들에 대한 음의 전하 주입을 처리할 수 있다.
일 실시예에서, 전압 리셋 오프셋은 신호 감지 회로(예컨대, ROIC, CSA)에서 구현될 수 있다. ROIC의 입력 스테이지는 전형적으로 전하 민감 증폭기(CSA)를 포함할 수 있다. CSA는 피드백 커패시터를 갖는 op 앰프를 포함한다. 판독 프로세스는 전형적으로 상관 이중 샘플링 및 홀드(CDS) 방법을 사용한다. CDS는 먼저 입력을 샘플링하고, 그 후 신호를 샘플링하며, 그 후 그 차이를 출력한다. 하기 다이어그램을 고려하자.
도 13은 본 출원의 대표적인 실시예들에 따른 대표적인 CSA 회로를 도시하는 다이어그램이다. CSA가 처음에 리셋될 때, 전형적으로 피드백 커패시터(예컨대, CFB)는 완전히 방전되고, 그에 따라 0 볼트를 갖는다. 임의의 대표적인 실시예들은 출력 스테이지가 피드백 커패시터를 거쳐 비-제로 반복가능한 전하를 설정하기 위해 리셋 동작을 가능하게 하도록 재구성가능한 능력을 제공할 수 있고, 따라서 전하 주입이 발생할 때, CSA 출력이 더 높은 전압이다. 일 실시예에서, 피드백 커패시터에 걸쳐 비-제로 반복가능한 전하는 양의 게이트 라인 전하 주입 내성을 증가하도록 작동할 수 있다. 도 14는 본 출원의 대표적인 실시예들에 따른 대표적인 CSA 회로 운영상의 시퀀스들을 도시하는 다이어그램이다.
도 15는 방사선 촬영 절차 동안 환자를 통과하는 x-선들을 수신하기 위한 제 위치에서 검출기 셀들의 로우들 및 컬럼들을 포함하도록 구성되는 대표적인 방사선 촬영 영역 검출기의 사시도를 도시하는 다이어그램이다. 도 15에 도시된 바와 같이, 영역 어레이(1512)를 사용할 수 있는 X-선 시스템(1510)은 환자(1520)의 영역(1518)을 통과하는 영역 X-선 빔(1516)을 제공하기 위해 조준되는 X-선관(1514)을 포함할 수 있다. 빔(1516)은 환자(1520)의 내부 조직에 의해 그것의 많은 선들을 따라 약화될 수 있어 그 후 X-선 빔(1516)(예컨대, 보통의 의료 이미징 동작들)의 중앙 선에 수직인 지시된 영역(예컨대, 평면)을 너머 일반적으로 연장할 수 있는 검출기 어레이(1512)에 의해 수신될 수 있다.
어레이(1512)는 컬럼들 및 로우들에서 직선으로 배열될 수 있는 복수의 개개의 셀들(1522)로 분할될 수 있다. 해당 기술분야의 통상의 기술자들에 이해될 바와 같이, 컬럼들 및 로우들의 배향은 임의적이나, 설명의 명확함을 위해 로우들이 수평으로 연장하고 컬럼들이 수직으로 연장한다는 것이 추정될 것이다.
대표적인 동작들에서, 셀들(1522)의 로우들은 각 셀(1522)로부터의 노출 데이터가 판독 회로(1530)에 의해 판독될 수 있도록, 회로(1528)를 스캔함으로써 한번에 하나(또는 그 이상)씩 스캔될 수 있다. 각 셀(1522)은 그것의 표면에서 수신되는 복사의 강도를 독립적으로 측정할 수 있고, 그에 따라 판독되는 노출 데이터는 보통 사용자에 의해 관측되는 디스플레이(1526) 상에 디스플레이될 이미지(1524)에서의 정보의 하나의 픽셀을 제공할 수 있다. 바이어스 회로(1532)는 셀들(1522)에 대한 바이어스 전압을 제어할 수 있다.
바이어스 회로(1532), 스캔 회로(1528), 및 판독 회로(1530)(예컨대, 판독 집적 회로들(ROIC들)) 각각은, 예를 들어, 전자 프로세서(미도시)의 사용에 의해, 회로들(1530, 1528 및 1532)의 동작들을 조정할 수 있는 획득 제어 및 이미지 프로세싱 회로(1534)와 통신할 수 있다. 획득 제어 및 이미지 프로세싱 회로(1534)는, 또한 검사 절차, 및 그것을 턴온 및 턴오프하고 관 전류 및 그에 따른 빔(1516)에서의 X-선들의 영향 및/또는 튜브 전압 및 이로 인한 빔(1516)에서의 X-선들의 에너지를 제어하는, X-선관(1514)을 제어할 수 있다.
획득 제어 및 이미지 프로세싱 회로(1534)는 각 셀(1522)에 의해 제공되는 노출 데이터에 기초하여, 디스플레이(1526)에 이미지 데이터를 제공할 수 있다. 대안적으로, 획득 제어 및 이미지 프로세싱 회로(1534)는 이미지 데이터를 조작하거나, 원시 또는 처리된 이미지 데이터를 저장하거나(예컨대, 지역적 또는 원격에 위치된 메모리에) 또는 이미지 데이터를 발송할 수 있다.
이미지 감지 어레이들(1512)에서 사용되는 이미지 감지 요소들의 예들은 광 다이오드들(P-N 또는 PIN 다이오드들), 광-커패시터들(MIS), 또는 광 컨덕터들과 같은 광전자 변환 디바이스들의 다양한 유형들(예컨대, 광 센서들)을 포함한다. 신호 판독을 위해 사용되는 스위칭 요소들의 예들은 MOS 트랜지스터들, 양극성 트랜지스터들, FET들, TFT들 또는 스위치 구성요소들을 포함한다.
대표적인 수소화 비정질 실리콘(a-Si:H))계 간접 평면 패널 영상기에 있어서, 입사 X-선 광자들은 광학 광자들로 변환되고, 이는 그 후 a-Si:H n-i-p광 다이오드들 내 전자-정공 쌍들로 변환될 수 있다. 광 다이오드들의 픽셀 전하 용량은 바이어스 전압 및 광 다이오드 커패시턴스의 제품일 수 있다. 일반적으로, 역 바이어스 전압은 광 다이오드들에 걸친 전기장(예컨대, 및 이로 인한 소모 영역)을 생성하고 전하 수집 효율을 향상하기 위해 바이어스 라인들에 인가될 수 있다. 이미지 신호는 광 다이오드들에 의해 통합될 수 있는 한편 연관 TFT들은 예를 들어, 게이트 라인들을 음의 전압으로 유지함으로써 비-통전("오프") 상태로 유지된다. 방사선 촬영 이미징 어레이는 TFT 게이트 제어 회로를 사용하여 TFT들의 로우들을 통전 상태로 순차적으로 스위칭함으로써 판독될 수 있다. 예를 들어 양의 전압을 대응하는 게이트 라인에 인가함으로써 픽셀들의 로우가 통전("온") 상태로 스위칭되면, 그러한 픽셀들로부터의 전하는 데이터 라인들을 따라 전달되고 외부 전하-민감 증폭기들에 의해 통합될 수 있다. 데이터가 판독된 후, 로우는 그 후 다시 비-통전 상태로 스위칭될 수 있고, 프로세스는 전체 어레이가 판독될 때까지 각 로우에 대해 반복된다. 외부 전하-민감 증폭기들로부터의 신호 출력들은 병렬-직렬 멀티플렉서에 의해 아날로그-디지털 컨버터(ADC; analog-to-digital converter)에 전달되고, 그 후 디지털 이미지를 산출할 수 있다.
상기 설명된 이미징 모드는 정적 방사선 촬영 이미징 애플리케이션들에 적용되고, 여기서 분리된 단일 노출들이 획득된다. 제 2 동작 모드는 동적 이미징 애플리케이션들에 적용할 수 있고, 여기서 방사선 노출은 투시 진단(fluoroscopy)과 같이, 연속적이다. 이러한 동작 모드에서, 광 다이오드 리셋(a) 및 노출 기간(b)이 제거될 수 있다. 광 다이오드들이 연속적으로 노출되고 전하 판독이 또한 연속적으로 수행되며, 판독은 또한 광 다이오드 및 커패시터 양자를 리셋하는 역할을 한다.
본 명세서에 설명되는 전하 보상을 위한 DR 검출기 방법들 및/또는 장치의 임의의 대표적인 실시예들은 다양한 이점들을 제공할 수 있다. 예를 들어, 전하 주입을 위한 DR 검출기 방법들 및/또는 장치의 대표적인 실시예들은 픽셀 신호 판독을 위한 게이트 라인의 양의(및/또는 음의) 변이들로부터 초래되는 회로들을 판독하기 위해 전하 주입을 일시적으로 중지하는 다수의 전하 주입 회로들을 제공할 수 있다. 임의의 대표적인 실시예들에서, DR 검출기 이미징 어레이 방법들 및/또는 장치는 가변적인 전하 주입 레벨들(예컨대, 전압 또는 커패시턴스), 가변적인 타우(예컨대, 저항 또는 커패시턴스), 및/또는 시차를 둔 타이밍으로 다수-전하 주입을 제공할 수 있는(예컨대, 전압 및/또는 커패시턴스 스텝들을 사용하여) 다수의 회로들 또는 단일 회로를 제공할 수 있다. 임의의 대표적인 실시예들에서, DR 검출기 이미징 어레이 방법들 및/또는 장치는 마스크 블록 기반으로 ROIC 상에 전하 주입 보상을 제공할 수 있다. 또한, 임의의 대표적인 실시예들, DR 검출기 이미징 어레이 방법들 및/또는 장치는 판독 회로들(예컨대, ROIC들)에서 전압 리셋 오프셋을 제공할 수 있다. 임의의 대표적인 실시예들에서, 적어도 하나의 전하 보상 회로는 신호 감지 회로의 단자 가까이에서, 신호 감지 회로에서(예컨대, 연산 증폭기의 비-반전 단자, 반전 단자 또는 출력) 또는 신호 감지회로에서, 대응하는 데이터 라인(예컨대, 픽셀들의 양 측면들에서, 픽셀들 및 신호 감지 회로 사이에서)에 결합될 수 있다. 임의의 대표적인 실시예들에서, 적어도 하나의 전하 보상 회로는 이미징 어레이의 통합을 위해 초기 상태(예컨대, CSA에서)를 설정하기 위해 결합될 수 있다.
본 명세서의 대표적인 실시예들은 X-선 흡수 광 컨덕터 및 판독 회로(예컨대, 직접 검출기들)를 포함하는 픽셀들의 어레이를 사용하는 디지털 방사선 촬영 이미징 패널들에 적용될 수 있다. X-선들이 광 컨덕터에서 흡수되기 때문에, 어떤 분리된 섬광 스크린도 요구되지 않는다.
본 설명 및 예들이 주로 사람 또는 다른 대상의 방사선 촬영 의료 이미징에 관한 것이지만, 본 출원의 장치 및 방법들의 실시예들은 또한 다른 방사선 촬영 이미징 적용들에 적용될 수 있다는 것이 주의되어야 한다. 이것은 방사선 촬영 이미지들이 획득되고 촬영된 대상의 상이한 특징들을 강조하기 위해 상이한 프로세싱 처리들이 제공될 수 있는, 비-파괴 검사(NDT; non-destructive testing)와 같은 적용들을 포함한다.
임의의 대표적인 실시예들에서, 디지털 방사선 촬영 이미징 검출기들은 이들에 제한되지 않으나 박-막 광 센서들 및 박-막 트랜지스터들과 같은 박-막 요소들을 포함할 수 있다. 박막 회로들은 방사선 촬영 이미징의 당업자에게 공지된 바와 같이 절연 기판들 상에 증착된 박막들로 제조될 수 있다. 대표적인 박막 회로들은 a-Si PIN 다이오드들, 쇼트키 다이오드들(Schottky diodes), MIS 광 커패시터들과 같은 비정질-실리콘 디바이스들을 포함할 수 있고, 비정질 반도체 물질들, 실리콘과 같은 다결정질 반도체 물질들, 또는 단-결정 실리콘-온-글래스(SiOG; silicon-on-glass)를 사용하여 구현될 수 있다. 본 명세서의 임의의 대표적인 실시예들은 스위칭 요소들이 적어도 하나의 반도체 층을 포함하는 박-막 디바이스들을 포함하는 디지털 방사선 이미징 어레이들에 적용될 수 있다. 본 명세서의 임의의 대표적인 실시예들은 DR 검출기가 평면 패널 검출기, 곡선 검출기 또는 유연한 이미징 기판을 포함하는 검출기인 디지털 방사선 이미징 어레이들에 적용될 수 있다.
본 출원에 따른 대표적인 실시예들은 본 명세서에 설명되는 다양한 특징부들을 포함할 수 있다(개별적으로 또는 결합하여).
전하 보상을 위한 DR 검출기 방법들 및/또는 장치의 임의의 대표적인 실시예들은 하우징 내부에 장착되는 이미징 디바이스로서, 이미징 디바이스는 복수의 픽셀들을 포함하고, 각 픽셀은 적어도 하나의 전기적으로 충전가능한 광 센서 및 적어도 하나의 박-막 트랜지스터를 포함하는, 이미징 디바이스, 이미징 어레이의 일부에 대한 광 센서들에 바이어스 전압을 제공하기 위한 바이어스 제어 회로, 게이트 라인들을 제어하기 위한 어드레스 제어 회로로서, 여기서 게이트 라인들 각각은 제 1 방향으로 연장하도록 구성되고 이미징 어레이의 일부에서의 복수의 픽셀들에 결합되는, 어드레스 제어 회로, 데이터 라인들에 연결되는 신호 감지 회로로서, 여기서 데이터 라인들 각각은 제 2 방향으로 연장하도록 구성되고 이미징 어레이의 일부에서의 적어도 두 개의 픽셀들에 결합되는, 신호 감지 회로, 및 게이트 라인 전하 주입의 일시적인 중지를 포함하여 보상 전하 주입을 제공하도록 구성되는 적어도 하나의 전하 보상 회로를 포함할 수 있다. 하나의 대표적인 실시예에서, 적어도 하나의 전하 보상 회로는 데이터 라인들에 및/또는 감지 회로(예컨대, ROIC, CSA)에 결합된다. 하나의 대표적인 실시예에서, 적어도 하나의 전하 보상 회로는 제 1 회로 시정수를 사용하는 제 1 전하 주입 및 제 2 회로 시정수를 사용하는 제 2 전하 주입을 포함한다. 하나의 대표적인 실시예에서, 적어도 하나의 전하 보상 회로는 제 1 RC 네트워크를 사용하는 전하 주입 및 데이터 라인들에 결합되는 제 2 RC 네트워크를 사용하는 전하 주입을 포함하는 보상 전하 주입을 제공하도록 구성된다. 하나의 대표적인 실시예에서, 적어도 하나의 전하 보상 회로는 대응하는 데이터 라인 내로, 게이트 라인에서 데이터 라인 커패시턴스에 대응하는 제 1 전하 주입 및 게이트 라인에서 광 센서 커패시턴스에 대응하는 제 2 전하 주입을 포함한다. 하나의 대표적인 실시예에서, 적어도 하나의 전하 보상 회로는 대응하는 데이터 라인 내로 적어도 하나의 TFT를 통해 전하 주입에 대응하는 지연을 포함하는 보상 전하 주입을 제공하도록 구성될 수 있다.
전하 보상을 위한 DR 검출기 방법들 및/또는 장치의 임의의 대표적인 실시예들은 절연 기판 상에 하우징 내부에 장착되는 이미징 디바이스로서, 이미징 디바이스는 복수의 픽셀들을 포함하고, 각 픽셀은 적어도 하나의 전기적으로 충전가능한 광 센서 및 적어도 하나의 박-막 트랜지스터를 포함하는, 이미징 디바이스, 스캔 라인들을 제어하기 위한 어드레스 제어 회로로서, 여기서 스캔 라인들 각각은 제 1 방향으로 연장하도록 구성되고 이미징 어레이의 일부에서의 복수의 픽셀들에 결합되는, 어드레스 제어 회로, 데이터 라인들에 연결되는 신호 감지 회로로서, 여기서 데이터 라인들 각각은 제 2 방향으로 연장하도록 구성되고 이미징 어레이의 일부에서의 적어도 두 개의 픽셀들에 결합되는, 신호 감지 회로, 및 이미징 디바이스의 제 1 블록 및 이미징 디바이스의 제 2 블록에 연결되는 적어도 하나의 전하 보상 회로로서, 여기서 전하 보상 회로는 제 1 블록에 대한 제 1 보상 전하 주입 및 제 2 블록에 대한 제 2 전하 보상 주입을 제공하도록 구성되고, 여기서 제 1 보상 전하 주입은 제 2 보상 전하 주입과 상이한, 적어도 하나의 전하 보상 회로를 포함할 수 있다. 하나의 대표적인 실시예에서, 적어도 하나의 전하 보상 회로는 상기 제 1 블록 및 제 1 ROCI에 결합되는 제 1 전하 보상 회로, 및 상기 제 2 블록 및 제 2 ROIC에 결합되는 제 2 전하 보상 회로를 포함하고, 여기서 제 1 블록은 제 1 ROIC에 연결되고 제 2 블록은 제 2 ROIC에 연결된다. 하나의 대표적인 실시예에서, 제 1 블록은 이미징 어레이를 형성하는데 사용되는 마스크의 제 1 노출에 대응하고 제 2 블록은 마스크의 제 2 노출에 대응한다. 하나의 대표적인 실시예에서, 제 1 블록은 이미징 어레이를 형성하는데 사용되는 마스크의 제 1 스텝에 대응하고 제 2 블록은 이미징 어레이를 형성하는데 사용되는 마스크의 제 2 스텝에 대응한다.
전하 보상을 위한 DR 검출기 방법들 및/또는 장치의 임의의 대표적인 실시예들은 로우들 및 컬럼들로 배열되는 복수의 픽셀들을 포함하는 이미징 어레이로서, 각 픽셀은 수신되는 방사선에 기초하여 신호를 생성하도록 구성되는 박-막 광센서를 포함하고, 방법은 제 1 모드로 이미징 어레이를 작동하는 단계를 포함하고, 제 1 모드는 제 1 기준 전압 라인을 사용하는 제 1 기준 전압을 이미징 어레이의 일부에 제공하는 단계, 이미징 어레이의 일부의 선택된 픽셀들을 선택적으로 인에이블된 게이트 라인들에 선택적으로 결합하도록 멀티플렉서 회로에 명령하는 단계, 및 인에이블된 데이터 라인들을 사용하여 이미징 어레이의 일부의 선택된 픽셀들로부터 신호들을 판독하는 단계; 및 게이트 라인 주입의 일시적 중지에 대한 보상 전하 주입을 복수의 인에이블된 데이터 라인들에 제공하는 단계를 포함한다.
대표적인 실시예들에서, 보상 전하 주입을 제공하는 단계는 센서 전하 보상 전하 주입 및 데이터 라인 전하 보상 전하 주입을 일시적으로 조절하는 단계를 포함한다.
전하 보상을 위한 DR 검출기 방법들 및/또는 장치의 임의의 대표적인 실시예들은 로우들 및 컬럼들로 배열되는 복수의 픽셀들로서, 각 픽셀은 수신되는 방사선에 기초하여 신호를 생성하도록 구성되는 박-막 광 센서를 포함하고, 하나의 방법 실시예는 제 1 모드로 이미징 어레이를 작동하는 단계를 포함하고, 제 1 모드는 제 1 기준 전압 라인을 사용하여 제 1 기준 전압(바이어스)을 이미징 어레이의 일부에 제공하는 단계, 픽셀 신호 출력을 수신하기 전 신호 감지 회로를 리셋하는 단계로서, 연산 증폭기의 입력 및 출력에서 기준 전압을 유지하면서 연산 증폭기에 대해 피드백 커패시터에 걸쳐 비-제로 전압 또는 전하를 인가하는 단계를 포함하는, 상기 신호 감지 회로를 리셋하는 단계, 이미징 어레이의 일부의 선택된 픽셀들을 선택적으로 인에이블된 게이트 라인들에 선택적으로 결합하도록 멀티플렉서 회로에 명령하는 단계, 및 인에이블된 데이터 라인들을 사용하여 이미징 어레이의 일부의 선택된 픽셀들로부터 신호들을 판독하는 단계를 포함한다.
대표적인 실시예들에서, 피드백 커패시터는 리셋 동안 연산 증폭기의 출력으로부터 선택적으로 연결해제된다. 대표적인 실시예들은 게이트 라인 전하 주입의 일시적 중지에 대한 보상 전하 주입을 복수의 인에이블된 데이터 라인들에 제공하는 단계를 더 포함한다.
임의의 대표적인 실시예들에 대해, 적어도 하나의 전하 보상 회로는 적어도 두 개의 픽셀들의 제 1 측면에서 각 데이터 라인에 결합되는 제 1 전하 보상 회로; 및 적어도 두 개의 픽셀들의 제 2 측면에서, 적어도 두 개의 픽셀들 및 신호 감지 회로 사이에 또는 신호 감지 회로에서 상기 각 데이터 라인에 결합되는 제 2 전하 보상 회로를 포함한다. 대표적인 실시예들에서, 적어도 하나의 전하 보상 회로는 복수의 가변적인 전하 주입 레벨들을 포함한다. 대표적인 실시예들에서, 복수의 전하 주입 레벨들은 가변적인 전압 레벨들 또는 가변적인 커패시턴스 레벨들을 포함한다. 대표적인 실시예들에서, 복수의 전하 주입 레벨들은 복수의 선택가능한 전압 레벨들 또는 복수의 선택가능한 커패시턴스 레벨들을 포함하고, 여기서 선택가능한 전압 레벨들은 복수의 스위치들에 의해 선택가능하다. 대표적인 실시예들에서, 적어도 하나의 전하 보상 회로는 복수의 가변적인 전하 주입 지연들을 제공하도록 구성된다.
임의의 대표적인 실시예들에 대해, 적어도 하나의 전하 보상 회로는 복수의 선택가능한 전압 레벨들 또는 복수의 선택가능한 커패시턴스 레벨들인 복수의 전하 주입 레벨들을 포함하고, 여기서 선택가능한 전압 레벨들은 레지스터들에 의해 미리 설정될 수 있는 복수의 스위치들에 의해 선택가능하다. 임의의 대표적인 실시예들에 대해, 적어도 하나의 전하 보상 회로는 복수의 가변적인 전하 주입 지연들을 포함하고, 여기서 복수의 가변적인 전하 주입 지연들은 가변적인 저항 시간 지연들, 가변적인 커패시턴스 시간 지연들, 또는 RC 네트워크들 시간 지연들을 포함한다. 대표적인 실시예들에서, 복수의 가변적인 전하 주입 지연들은 복수의 스위치들에 의해 선택가능하다.
임의의 대표적인 실시예들에 대해, 적어도 하나의 전하 보상 회로는 복수의 전하 보상기들을 포함하고, 여기서 선택된 전하 보상기 또는 전하 보상기들의 선택된 조합은 복수의 스위치들에 의해 선택가능하다. 대표적인 실시예들에서, 복수의 전하 보상기들은 각각 상이한 전하 보상 주입 타우를 제공한다.
임의의 대표적인 실시예들에 대해, 적어도 하나의 전하 보상 회로는 각각 상이한 전하 보상 주입 타우들을 제공하는 복수의 지시된 전하 주입들을 제공하도록 구성되는 단일 전하 보상 회로를 제공한다. 대표적인 실시예들에서, 상이한 전하 보상 주입 타우들은 복수의 스위치들에 의해 선택가능하다.
대표적인 실시예들에서, 적어도 하나의 광 센서 및 적어도 하나의 박-막 트랜지스터는 적어도 하나의 반도체 층을 포함하고, 적어도 하나의 반도체 층은 비정질 실리콘, 마이크로-결정 실리콘, 다-결정 실리콘, 유기 반도체, 및 금속 산화물 반도체들(예컨대, IGZO)을 포함한다. 대표적인 실시예들에서, 신호 감지 회로들은 아날로그 디지털 변환 회로, 아날로그 증폭기, 전압 변환 회로를 위한 전하, 전압 변환 회로를 위한 전류, 아날로그 멀티플렉서, 디지털 멀티플렉서, 데이터 통신 회로, 또는 데이터 라인들에 부착되는 반도체 직접 회로들 중 적어도 하나를 포함한다. 대표적인 실시예들에서, 검출기는 하나의 또는 다수의 파장 범위의 제 1 방사선을 복수의 픽셀들에 근접한 하나의 또는 다수의 파장 범위의 제 2 상이한 방사선으로 변환하도록 구성되는 변환 스크린을 포함한다. 대표적인 실시예들에서, 검출기는 방사선을 생성하기 위한 방사선원을 포함한다. 대표적인 실시예들에서, 검출기는 평면 패널 검출기, 곡선 검출기 또는 유연한 이미징 기판을 포함하는 검출기이고, 휴대용 검출기 또는 전력 공급되는 배터리일 수 있다.
본 명세서에 설명되는 방사선 이미징 시스템들 및/방법들의 실시예들은 그것의 동작들을 완수하기 위한 임의의 컴퓨터 판독가능한 매체 상의 방법들 및 프로그램 제품들로 고려된다. 임의의 대표적인 실시예들은 따라서 기존의 컴퓨터 프로세서를 사용하여, 또는 이러한 또는 또 다른 목적을 위해 포함되는 전용 컴퓨터 프로세서에 의해 또는 하드웨어에 내장된 시스템에 의해 구현될 수 있다.
대표적인 실시예들과 일관되게, 전자 메모리로부터 액세스되는 이미지 데이터 상에서 수행하는 저장된 지시들을 갖는 컴퓨터 프로그램이 사용될 수 있다. 이미지 프로세싱 기술분야들에서의 통상의 기술자들에 의해 인식될 수 있는 바와 같이, 본 명세서의 실시예들을 구현하는 컴퓨터 프로그램은 개인용 컴퓨터 또는 워크스테이션과 같은, 적합한, 범용 컴퓨터 시스템에 의해 활용될 수 있다. 그러나, 컴퓨터 시스템들의 많은 다른 유형들은 네트워크된 프로세서들을 포함하여, 실시예들을 구현하는 컴퓨터 프로그램들을 실행하는데 사용될 수 있다. 방법 실시예들 또는 장치 실시예들을 수행하기 위한 컴퓨터 프로그램은 다양한 공지된 컴퓨터 판독가능한 저장 매체(예컨대, 디스크, 테이프, 고체 상태 전자 저장 디바이스들 또는 컴퓨터 프로그램을 저장하기 위해 채용되는 임의의 다른 물리적 디바이스 또는 매체)에서 저장될 수 있고, 이는 인터넷 또는 다른 통신 매체를 통해 이미지 프로세스에 직접적으로 또는 간접적으로 연결될 수 있다. 해당 기술분야의 통상의 기술자들은 그러한 컴퓨터 프로그램 제품의 등가물이 또한 하드웨어에서 구성될 수 있다는 것을 용이하게 인식할 것이다. 컴퓨터-액세스가능한 저장 또는 메모리는 휘발성, 비-휘발성, 또는 휘발성 및 비-휘발성 유형들의 하이브리드 조합일 수 있다.
본 출원의 실시예들을 구현하는 컴퓨터 프로그램 제품들이 잘 공지된 다양한 이미지 조작 알고리즘들 및 프로세스들을 활용할 수 있다는 것이 이해될 것이다. 본 출원의 실시예들을 구현하는 컴퓨터 프로그램 제품들이 구현을 위해 유용한 본 명세서에 구체적으로 도시되거나 설명되지 않는 알고리즘들 및 프로세스들을 구현할 수 있다는 것이 더 이해될 것이다. 그러한 알고리즘들 및 프로세스들은 이미지 프로세싱 기술분야들의 통상의 기술 내에 있는 종래 유틸리티들을 포함할 수 있다. 이미지들을 생성 및 다르게 프로세싱하거나 본 출원의 실시예들을 구현하는 컴퓨터 프로그램 제품과 협력하기 위한 그러한 알고리즘들 및 시스템들, 및 하드웨어 및/또는 소프트웨어의 부가적인 측면들은, 본 명세서에 구체적으로 도시되거나 설명되지 않고 해당 기술분야에 공지된 그러한 알고리즘들, 시스템들, 하드웨어, 구성요소들 및 요소들로부터 선택될 수 있다.
우선권이 Mark E. Shafer 등의 이름으로, “CHARGE INJECTION COMPENSATION METHODS AND APPARATUS FOR DIGITAL RADIOGRAPHIC DETECTORS”라는 명칭의, 2012년 10월 30일에 출원된, 공동 양도된, 동시계속되는 미국 가 특허 출원 번호 제61/720,092호로부터 주장하고, 그 개시 내용이 참조로 원용된다.
본 발명이 하나 이상의 구현예들에 대해 예시되었지만, 대안예들 및/또는 변형예들이 첨부된 청구항들의 사상 및 범위 내에서 예시된 예들에 대해 이루어질 수 있다. 또한, 본 발명의 특정한 특징이 수개의 구현예들/실시예들에 대해 개시될 수 있지만, 그러한 특징은 임의의 주어진 또는 특정한 기능 위해 바람직하고/하거나 유리할 수 있는 바와 같이 다른 구현예들/실시예들의 하나 이상의 다른 특징들과 결합될 수 있다. 용어 "~ 중 적어도 하나"는 선택될 수 있는 하나 이상의 나열된 물품들을 의미하기 위해 사용된다. 용어 "약"은 대안예가 예시된 실시예에 대한 프로세스 또는 구조의 부적합을 야기하지 않는 한, 나열된 값이 다소 변경될 수 있다는 것을 나타낸다. 마지막으로, "대표적인"은 설명이 그것이 이상적이라는 것을 시사하는 것이 아니라, 예로서 사용된다는 것을 나타낸다. 본 발명의 다른 실시예들은 본 명세서에서 개시된 본 발명의 명세서와 실시의 고려로부터 해당 기술분야의 통상의 기술자들에게 명백할 것이다. 명세서 및 예들은 대표적인 것으로만 간주되고, 본 발명의 진정한 범위와 사상은 하기 청구항들에 의해 나타난다는 것이 의도된다.

Claims (10)

  1. 디지털 방사선 촬영 영역 검출기로서,
    상부 표면, 하부 표면, 및 상기 상부 표면 및 상기 하부 표면을 연결하는 측면들을 포함하도록 구성되는 하우징과,
    상기 하우징 내부에 장착되는 이미징 디바이스―상기 이미징 디바이스는 복수의 픽셀들을 포함하고, 각 픽셀은 적어도 하나의 전기적으로 충전가능한 광 센서 및 적어도 하나의 박-막 트랜지스터를 포함함―와,
    이미징 어레이의 일부에 대한 상기 광 센서들에 바이어스 전압(bias voltage)을 제공하기 위한 바이어스 제어 회로와,
    게이트 라인들을 제어하기 위한 어드레스 제어 회로―상기 게이트 라인들 각각은 제 1 방향으로 연장하도록 구성되고 상기 이미징 어레이의 상기 일부에서의 복수의 픽셀들에 결합됨―와,
    데이터 라인들에 연결되는 신호 감지 회로―상기 데이터 라인들 각각은 제 2 방향으로 연장하도록 구성되고 상기 이미징 어레이의 상기 일부에서의 적어도 두 개의 픽셀들에 결합됨―와,
    상기 데이터 라인들에 결합되는 적어도 하나의 전하 보상 회로―상기 전하 보상 회로는 게이트 라인 전하 주입의 일시적 중지를 포함하는 보상 전하 주입을 제공하도록 구성됨―를 포함하고,
    상기 적어도 하나의 전하 보상 회로는 복수의 가변적인 전하 주입 지연들을 제공하도록 구성되는 단일 전하 보상 회로를 포함하고, 상기 복수의 가변적인 전하 주입 지연들은 가변적인 저항 시간 지연들 또는 가변적인 커패시턴스 시간 지연들을 포함하고, 상기 복수의 가변적인 전하 주입 지연들은 복수의 스위치들에 의해 선택가능한
    디지털 방사선 촬영 영역 검출기.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 전하 보상 회로는 제 1 회로 시정수를 사용하는 제 1 전하 주입 및 제 2 회로 시정수를 사용하는 제 2 전하 주입을 포함하는 상기 보상 전하 주입을 제공하도록 구성되는
    디지털 방사선 촬영 영역 검출기.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 전하 보상 회로는 각각 복수의 가변적인 전하 주입 레벨들 중 적어도 하나를 제공하도록 구성되는 복수의 전하 보상 회로들을 포함하고, 상기 복수의 전하 주입 레벨들은 선택가능한 전압 레벨들 또는 선택가능한 커패시턴스 레벨들이고, 상기 복수의 선택가능한 전하 주입 레벨들은 복수의 스위치들에 의해 선택가능한
    디지털 방사선 촬영 영역 검출기.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 적어도 하나의 전하 보상 회로는 대응하는 데이터 라인 내로, 게이트 라인에서 데이터 라인 커패시턴스에 대응하는 제 1 전하 주입 및 게이트 라인에서 광 센서 커패시턴스에 대응하는 제 2 전하 주입을 포함하는 보상 전하 주입을 제공하도록 구성되고, 상기 적어도 하나의 전하 보상 회로는,
    상기 적어도 두 개의 픽셀들 전 상기 각각의 상기 데이터 라인에 결합되는 제 1 전하 보상 회로와,
    상기 적어도 두 개의 픽셀들 및 상기 신호 감지 회로 사이에 결합되는 제 2 전하 보상 회로를 포함하는
    디지털 방사선 촬영 영역 검출기.
  6. 제 1 항에 있어서,
    상기 신호 감지 회로는 픽셀 신호 출력을 수신하기 전 리셋되고, 리셋된 상기 신호 감지 회로는 기준 전압이 연산 증폭기의 입력 및 출력에서 유지되는 동안 상기 연산 증폭기에 대해 피드백 커패시터를 거쳐 인가되는 비-제로 전압 또는 전하를 인가하는 것 포함하는
    디지털 방사선 촬영 영역 검출기.
  7. 디지털 방사선 촬영 영역 검출기로서,
    상부 표면, 하부 표면, 및 상기 상부 표면 및 상기 하부 표면을 연결하기 위한 측면들을 포함하도록 구성되는 하우징과,
    상기 하우징 내부의 절연 기판과,
    상기 절연 기판 상에 상기 하우징 내부에 장착되는 이미징 디바이스―상기 이미징 디바이스는 복수의 픽셀들을 포함하고, 각 픽셀은 적어도 하나의 전기적으로 충전가능한 광 센서 및 적어도 하나의 박-막 트랜지스터를 포함함―와,
    스캔 라인들을 제어하기 위한 어드레스 제어 회로―각각의 상기 스캔 라인들은 제 1 방향으로 연장하도록 구성되고 이미징 어레이의 일부에서의 복수의 픽셀들에 결합됨―와,
    데이터 라인들에 연결되는 신호 감지 회로―각각의 상기 데이터 라인들은 제 2 방향으로 연장하도록 구성되고 상기 이미징 어레이의 상기 일부에서의 적어도 두 개의 픽셀들에 결합됨―와,
    상기 이미징 디바이스의 제 1 블록 및 상기 이미징 디바이스의 제 2 블록에 결합되는 적어도 하나의 전하 보상 회로를 포함하되,
    상기 전하 보상 회로는 상기 제 1 블록에 대해 제 1 보상 전하 주입을 제공하며 상기 제 2 블록에 대해 제 2 전하 보상 주입을 제공하도록 구성되고, 상기 제 1 보상 전하 주입은 상기 제 2 보상 전하 주입과 상이하고,
    상기 전하 보상 회로는,
    상기 제 1 블록 및 제 1 ROIC에 결합되는 제 1 전하 보상 회로와,
    상기 제 2 블록 및 제 2 ROIC에 결합되는 제 2 전하 보상 회로를 포함하고,
    상기 제 1 블록은 제 1 ROIC에 연결되고, 상기 제 2 블록은 제 2 ROIC에 연결되며, 상기 제 1 블록은 상기 이미징 어레이를 형성하는데 사용되는 마스크의 제 1 노출에 상응하고 상기 제 2 블록은 상기 마스크의 제 2 노출에 상응하는
    디지털 방사선 촬영 영역 검출기.
  8. 삭제
  9. 로우들 및 컬럼들로 배열되는 복수의 픽셀들을 포함하는 이미징 어레이를 포함하는 방사선 촬영 검출기를 작동하는 방법으로서, 각 픽셀은 수신되는 방사선에 기초하여 신호를 생성하도록 구성되는 박-막 광 센서를 포함하고, 상기 방법은,
    제 1 모드로 상기 이미징 어레이를 작동하는 단계 - 상기 제 1 모드는,
    제 1 기준 전압 라인을 사용하여 제 1 기준 전압(바이어스)을 상기 이미징 어레이의 일부에 제공하는 단계와,
    상기 이미징 어레이의 상기 일부의 선택된 픽셀들을 선택적으로 인에이블된 게이트 라인들에 선택적으로 결합하도록 멀티플렉서 회로에 명령하는 단계와,
    인에이블된 데이터 라인들을 사용하여 상기 이미징 어레이의 상기 일부의 선택된 상기 픽셀들로부터 신호들을 판독하는 단계를 포함함 - 와,
    복수의 인에이블된 데이터 라인들에 게이트 라인 전하 주입의 일시적 중지에 대한 보상 전하 주입을 제공하는 단계를 포함하고,
    상기 보상 전하 주입을 제공하는 단계는
    센서 전하 보상 전하 주입을 일시적으로 조절하는 단계와,
    가변적인 저항 시간 지연들 또는 가변적인 커패시턴스 시간 지연들을 사용하여 데이터 라인 전하 보상 전하 주입을 일시적으로 조절하는 단계와,
    복수의 스위치들을 사용하여 데이터 라인 전하 보상 주입 지연들을 선택하는 단계를 포함하는
    방사선 촬영 검출기 작동 방법.
  10. 제 9 항에 있어서,
    픽셀 신호 출력을 수신하기 전 신호 감지 회로를 리셋하는 단계를 더 포함하되, 기준 전압이 연산 증폭기의 입력 및 출력에서 유지되는 동안 상기 연산 증폭기에 대해 피드백 커패시터를 거치는 비-제로 전압 또는 전하를 인가하는 단계를 포함하는
    방사선 촬영 검출기 작동 방법.
KR1020157011351A 2012-10-30 2013-10-29 디지털 방사선 촬영 검출기들을 위한 전하 주입 보상 KR102065807B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261720092P 2012-10-30 2012-10-30
US61/720,092 2012-10-30
PCT/US2013/067234 WO2014070719A1 (en) 2012-10-30 2013-10-29 Charge injection compensation for digital radiographic detectors

Publications (2)

Publication Number Publication Date
KR20150079662A KR20150079662A (ko) 2015-07-08
KR102065807B1 true KR102065807B1 (ko) 2020-01-13

Family

ID=49620273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157011351A KR102065807B1 (ko) 2012-10-30 2013-10-29 디지털 방사선 촬영 검출기들을 위한 전하 주입 보상

Country Status (5)

Country Link
US (1) US20150256765A1 (ko)
EP (1) EP2915327A1 (ko)
KR (1) KR102065807B1 (ko)
CN (1) CN104756480B (ko)
WO (1) WO2014070719A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842726B (zh) * 2015-05-21 2019-12-13 成都理工大学 一种充氮气半导体制冷的碲锌镉x射线探测器
CN105655364B (zh) * 2015-12-28 2018-09-25 上海奕瑞光电子科技股份有限公司 一种基于行间重叠的电荷补偿方法
CN107135359B (zh) 2016-02-26 2020-04-14 上海箩箕技术有限公司 Tft平板图像传感器的图像采集方法
US10410587B2 (en) * 2016-09-23 2019-09-10 Apple Inc. Display pixel charge accumulation compensation systems and methods
US10277223B2 (en) * 2016-12-06 2019-04-30 Analog Devices Global Charge injection compensation circuit
CN113614576A (zh) 2018-11-29 2021-11-05 Oy直接转换有限公司 检测器电路
TW202144978A (zh) * 2020-04-01 2021-12-01 瑞典商指紋卡公司 具有校準電路的基於薄膜電晶體(tft)的指紋感測系統
US11606524B2 (en) * 2021-04-30 2023-03-14 Sony Group Corporation CTIA CMOS image sensor pixel with zero-biased multiplexer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037382A (ja) * 2002-07-05 2004-02-05 Toshiba Corp 放射線検出器及び放射線診断装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363055A (en) * 1993-03-15 1994-11-08 General Electric Company Photodiode preamplifier with programmable gain amplification
JP3667058B2 (ja) * 1997-11-19 2005-07-06 キヤノン株式会社 光電変換装置
JP2001056382A (ja) * 1999-06-07 2001-02-27 Toshiba Corp 放射線検出器及び放射線診断装置
EP1121719A4 (en) * 1999-07-26 2007-08-22 Edge Medical Devices Ltd DIGITAL DETECTOR FOR X-RAY RECORDING
JP3719939B2 (ja) * 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4280024B2 (ja) * 2001-04-23 2009-06-17 株式会社東芝 Ｘ線平面検出器
EP1790011A4 (en) * 2004-08-20 2011-01-05 Artto Aurola SEMICONDUCTOR RADIATION DETECTOR WITH MODIFIED INTERNAL GRID STRUCTURE
US7550732B2 (en) * 2004-09-30 2009-06-23 Fujifilm Corporation Radiation image detector
US7211802B1 (en) * 2005-12-30 2007-05-01 Eastman Kodak Company X-ray impingement event detection system and method for a digital radiography detector
US7211803B1 (en) * 2006-04-24 2007-05-01 Eastman Kodak Company Wireless X-ray detector for a digital radiography system with remote X-ray event detection
US7569832B2 (en) * 2006-07-14 2009-08-04 Carestream Health, Inc. Dual-screen digital radiographic imaging detector array
WO2008038177A1 (en) * 2006-09-25 2008-04-03 Philips Intellectual Property & Standards Gmbh Compensation of leakage current and residual signals for integrating detector based on direct x-ray conversion
US7663424B2 (en) * 2007-04-11 2010-02-16 Texas Instruments Incorporated Circuit and method for reducing charge injection and clock feed-through in switched capacitor circuits
KR20090034541A (ko) * 2007-10-04 2009-04-08 삼성전자주식회사 엑스-레이 검출기용 어레이 기판 및 이를 갖는 엑스-레이검출기
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5257271B2 (ja) * 2009-06-26 2013-08-07 ソニー株式会社 光電変換装置および光電変換装置の駆動方法、並びに放射線撮像装置および放射線撮像装置の駆動方法
US8293629B2 (en) * 2010-04-06 2012-10-23 Omnivision Technologies, Inc. High full-well capacity pixel with graded photodetector implant
US8384041B2 (en) * 2010-07-21 2013-02-26 Carestream Health, Inc. Digital radiographic imaging arrays with reduced noise
US8680470B2 (en) * 2011-02-01 2014-03-25 Fujifilm Corporation Radiographic imaging device, computer-readable medium storing program for controlling radiographic imaging device, and method for controlling radiographic imaging device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037382A (ja) * 2002-07-05 2004-02-05 Toshiba Corp 放射線検出器及び放射線診断装置

Also Published As

Publication number Publication date
US20150256765A1 (en) 2015-09-10
KR20150079662A (ko) 2015-07-08
WO2014070719A1 (en) 2014-05-08
CN104756480B (zh) 2018-09-21
EP2915327A1 (en) 2015-09-09
CN104756480A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
KR102065807B1 (ko) 디지털 방사선 촬영 검출기들을 위한 전하 주입 보상
EP2070313B1 (en) Compensation of leakage current and residual signals for integrating detector based on direct x-ray conversion
JP6663210B2 (ja) 放射線撮像装置及びその制御方法
KR102032003B1 (ko) 신속한 파워 업을 갖는 방사선 촬영 검출기, 이미징 장치 및 이를 이용한 방법
CA2639498C (en) Device and pixel architecture for high resolution digital imaging
RU2437119C2 (ru) Детектор и способ детектирования электромагнитного излучения
US20110095169A1 (en) Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program
US20070187609A1 (en) Multi-mode digital imaging apparatus and system
US9500752B2 (en) Pixel architecture for imaging devices
TW201705749A (zh) 使用雙閘極ｔｆｔ結構的設備及方法
US9910172B2 (en) Temperature compensation for thin film transistors in digital X-ray detectors
US10136075B2 (en) Compensation circuit for an x-ray detector
US9184192B2 (en) Radiation detector and method having a source follower arrangement formed by a source follower input transistor and a bias current portion via a bias line select transistor
US9971039B2 (en) Apparatus and method of DRD panel operation using oxide TFTS
JP2013510423A (ja) 電磁放射線を検出する検出器ユニット
US8569709B1 (en) Radiographic imaging apparatus and methods including stable power down
Maolinbay et al. Design and performance of a low noise, 128-channel ASIC preamplifier for readout of active matrix flat-panel imaging arrays
CA2525510A1 (en) Pixel circuit for radiation detectors
CA2609838A1 (en) Fully integrated active pixel sensor imaging architectures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant