JPH0750532A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0750532A JPH0750532A JP4241385A JP24138592A JPH0750532A JP H0750532 A JPH0750532 A JP H0750532A JP 4241385 A JP4241385 A JP 4241385A JP 24138592 A JP24138592 A JP 24138592A JP H0750532 A JPH0750532 A JP H0750532A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- output port
- amplifier
- input port
- transmission lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高周波において、個々の増幅器（ゲイン段）
を低損失で結合可能な、高効率、小型、軽量で、しか
も、製造コスト面にも優れた増幅器を提供する。 【構成】 入力ポート（ＩＮ）と、出力ポート（ＯＵ
Ｔ）と、第１伝送ライン（８）と第２伝送ライン（９）
と、これらの第１、第２の伝送ラインに相互接続される
複数の並列ゲイン段（１０1〜１０N）とを有する。入力
ポートは第１伝送ラインの１点に接続され、出力ポート
は第２伝送ラインの１点に接続される。ポートの一つ
は、対応伝送ラインに対して非対称的に配置され、ポー
トの一つは、対応伝送ラインの両端部の間に接続され
る。入力ポートの接続点と出力ポートの接続点とは、複
数のゲイン段のすべてを通る信号パスの間で、入力ポー
トから出力ポートまでにわたる所定の位相不整合を生成
するように選択される。
を低損失で結合可能な、高効率、小型、軽量で、しか
も、製造コスト面にも優れた増幅器を提供する。 【構成】 入力ポート（ＩＮ）と、出力ポート（ＯＵ
Ｔ）と、第１伝送ライン（８）と第２伝送ライン（９）
と、これらの第１、第２の伝送ラインに相互接続される
複数の並列ゲイン段（１０1〜１０N）とを有する。入力
ポートは第１伝送ラインの１点に接続され、出力ポート
は第２伝送ラインの１点に接続される。ポートの一つ
は、対応伝送ラインに対して非対称的に配置され、ポー
トの一つは、対応伝送ラインの両端部の間に接続され
る。入力ポートの接続点と出力ポートの接続点とは、複
数のゲイン段のすべてを通る信号パスの間で、入力ポー
トから出力ポートまでにわたる所定の位相不整合を生成
するように選択される。
Description
【０００１】
【産業上の利用分野】本発明は、増幅器に関し、特に、
高周波増幅器に関する。
高周波増幅器に関する。
【０００２】
【従来の技術】従来の半導体製高周波増幅器は、とりわ
け１２ＧＨｚ以上の高周波においては、低出力の増幅器
としてのみ適用されていた。このような高周波で、数ワ
ット以上の出力パワーを有する増幅器としては、導波管
（ＴＷＴ）が主に使用されていた。しかし、近年、半導
体製の増幅器は、小型で、重量も軽く、導波管よりも高
効率であるため、ある程度の高周波レベルまでは広く使
用されるようになっている。高周波増幅器用半導体技術
としては、ガリウムヒ素増幅器が最も使用されている。
他のシリコン増幅器、またはインジウムヒ素増幅器など
の技術は、高周波においては、効率がよくないか、ある
いは、商用上の製造にはあまり適していない。
け１２ＧＨｚ以上の高周波においては、低出力の増幅器
としてのみ適用されていた。このような高周波で、数ワ
ット以上の出力パワーを有する増幅器としては、導波管
（ＴＷＴ）が主に使用されていた。しかし、近年、半導
体製の増幅器は、小型で、重量も軽く、導波管よりも高
効率であるため、ある程度の高周波レベルまでは広く使
用されるようになっている。高周波増幅器用半導体技術
としては、ガリウムヒ素増幅器が最も使用されている。
他のシリコン増幅器、またはインジウムヒ素増幅器など
の技術は、高周波においては、効率がよくないか、ある
いは、商用上の製造にはあまり適していない。
【０００３】活性ガリウムヒ素高周波増幅器は、主に二
つの型、すなわち、ヘテロ接合ＦＥＴ（ＨＦＥＴ）と離
間ゲート接合ＦＥＴ（ＪＦＥＴ）に分けられる。半導体
（ＨＦＥＴ、またはＪＦＥＴ）増幅器で所望の出力を得
るには、個々の増幅器（ゲイン段）からの信号を組み合
わせて、個々の増幅器からのパワーを最小の損失で結合
することが必要である。このような構成を達成するため
の一つの技術として、ハイブリッド結合器を使用するこ
とが考えられる。このハイブリッド結合器は、増幅する
信号を複数の出力に分離し、次に、それをゲイン段の対
応する入力に接続する。各段からの出力は、その後、別
のハイブリッド結合器で再結合され、そこで、増幅され
た信号を有する出力が得られる。しかしながら、このよ
うなハイブリッド結合器は、一般的には、大型で、ま
た、大重量であり、コンパクトな増幅器を得るためには
実用的ではない。
つの型、すなわち、ヘテロ接合ＦＥＴ（ＨＦＥＴ）と離
間ゲート接合ＦＥＴ（ＪＦＥＴ）に分けられる。半導体
（ＨＦＥＴ、またはＪＦＥＴ）増幅器で所望の出力を得
るには、個々の増幅器（ゲイン段）からの信号を組み合
わせて、個々の増幅器からのパワーを最小の損失で結合
することが必要である。このような構成を達成するため
の一つの技術として、ハイブリッド結合器を使用するこ
とが考えられる。このハイブリッド結合器は、増幅する
信号を複数の出力に分離し、次に、それをゲイン段の対
応する入力に接続する。各段からの出力は、その後、別
のハイブリッド結合器で再結合され、そこで、増幅され
た信号を有する出力が得られる。しかしながら、このよ
うなハイブリッド結合器は、一般的には、大型で、ま
た、大重量であり、コンパクトな増幅器を得るためには
実用的ではない。
【０００４】また、図３及び図４は、入力ポートＩＮ
と、出力ポートＯＵＴと、第１伝送ライン８と第２伝送
ライン９と、これらの伝送ラインに相互接続される８段
の並列ゲイン段１０1〜１０8とを有する２種類の増幅器
を示している。図３に示す増幅器１においては、第１伝
送ライン８と第２伝送ライン９のセンターに、入力ポー
トＩＮと出力ポートＯＵＴがそれぞれ接続されている。
図４に示す増幅器１においては、第１伝送ライン８と第
２伝送ライン９の端部に、入力ポートＩＮと出力ポート
ＯＵＴがそれぞれ接続されている。しかしながら、この
ような構成の増幅器１は、高周波において、高い結合損
失を有する。
と、出力ポートＯＵＴと、第１伝送ライン８と第２伝送
ライン９と、これらの伝送ラインに相互接続される８段
の並列ゲイン段１０1〜１０8とを有する２種類の増幅器
を示している。図３に示す増幅器１においては、第１伝
送ライン８と第２伝送ライン９のセンターに、入力ポー
トＩＮと出力ポートＯＵＴがそれぞれ接続されている。
図４に示す増幅器１においては、第１伝送ライン８と第
２伝送ライン９の端部に、入力ポートＩＮと出力ポート
ＯＵＴがそれぞれ接続されている。しかしながら、この
ような構成の増幅器１は、高周波において、高い結合損
失を有する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、高周
波において、個々の増幅器（ゲイン段）を低損失で結合
可能な、高効率、小型、軽量で、しかも、製造コスト面
にも優れた増幅器を提供することである。さらに、本発
明は、高周波において、ゲイン段を効率よく結合するこ
とができ、簡単に集積可能な構造の効率的な増幅器を提
供することである。
波において、個々の増幅器（ゲイン段）を低損失で結合
可能な、高効率、小型、軽量で、しかも、製造コスト面
にも優れた増幅器を提供することである。さらに、本発
明は、高周波において、ゲイン段を効率よく結合するこ
とができ、簡単に集積可能な構造の効率的な増幅器を提
供することである。
【０００６】
【課題を解決するための手段】本発明の増幅器は、入力
ポート（ＩＮ）と、出力ポート（ＯＵＴ）と、第１伝送
ライン（８）と第２伝送ライン（９）と、これらの第
１、第２の伝送ラインに相互接続される複数の並列ゲイ
ン段（１０1〜１０N）とを有する。この場合、入力ポー
トは第１伝送ラインの１点に接続され、出力ポートは第
２伝送ラインの１点に接続される。そして、ポートの一
つは、対応伝送ラインに対して非対称的に配置され、ポ
ートの一つは、対応伝送ラインの両端部の間に接続さ
れ、さらに、入力ポートの接続点と出力ポートの接続点
とは、複数のゲイン段のすべてを通る信号パスの間で、
入力ポートから出力ポートまでにわたる所定の位相不整
合を生成するように選択されることを特徴としている。
ポート（ＩＮ）と、出力ポート（ＯＵＴ）と、第１伝送
ライン（８）と第２伝送ライン（９）と、これらの第
１、第２の伝送ラインに相互接続される複数の並列ゲイ
ン段（１０1〜１０N）とを有する。この場合、入力ポー
トは第１伝送ラインの１点に接続され、出力ポートは第
２伝送ラインの１点に接続される。そして、ポートの一
つは、対応伝送ラインに対して非対称的に配置され、ポ
ートの一つは、対応伝送ラインの両端部の間に接続さ
れ、さらに、入力ポートの接続点と出力ポートの接続点
とは、複数のゲイン段のすべてを通る信号パスの間で、
入力ポートから出力ポートまでにわたる所定の位相不整
合を生成するように選択されることを特徴としている。
【０００７】
一般的な説明 伝送ラインにおいて、遅延と位相シフトは同意語として
使用される。たとえば、伝送ラインはある遅延を有して
いると表現され、一方、信号は位相シフトを有している
と表現される。伝送ラインが有する遅延はその伝送ライ
ンの物理的特性とそれにかかる負荷によって変化する。
さらに、伝播遅延は、分路インピーダンス（増幅器の入
力と出力からのインピーダンスまたは合計のインピーダ
ンス）を有する伝送ラインの信号伝播の波長以下の間隔
の周期的な負荷によって影響される。伝送ラインが波長
よりも長い場合には、伝送ラインの端部は、反射を抑制
するために減衰インピーダンスで終端されている。
使用される。たとえば、伝送ラインはある遅延を有して
いると表現され、一方、信号は位相シフトを有している
と表現される。伝送ラインが有する遅延はその伝送ライ
ンの物理的特性とそれにかかる負荷によって変化する。
さらに、伝播遅延は、分路インピーダンス（増幅器の入
力と出力からのインピーダンスまたは合計のインピーダ
ンス）を有する伝送ラインの信号伝播の波長以下の間隔
の周期的な負荷によって影響される。伝送ラインが波長
よりも長い場合には、伝送ラインの端部は、反射を抑制
するために減衰インピーダンスで終端されている。
【０００８】図１において、複数のゲイン段を効率的に
結合した増幅器１が図示されている。ここで、第１伝送
ライン８と第２伝送ライン９は複数のゲイン段１０1〜
１０Nを並列に接続する。増幅器１の入力ポートＩＮと
増幅器１の出力ポートＯＵＴは対応する第１伝送ライン
８と第２伝送ライン９に接続され、各ゲイン段１０1〜
１０Nを通った信号パスの遅延の間の不整合が所定の量
になるように構成される。入力ポートＩＮと出力ポート
ＯＵＴの一方または両方は、対応する第１伝送ライン
８、第２伝送ライン９に沿って、非対称的に配置され
（そのセンターには接続されない）、かつ、入力ポート
ＩＮと出力ポートＯＵＴの少なくとも一つは、対応する
第１伝送ライン８、第２伝送ライン９の端部間に接続さ
れる。すなわち、その端部には接続されない。図１にお
いては、入力ポートＩＮは、第１伝送ライン８の一方の
端部とセンターとの間に接続され、出力ポートＯＵＴ
は、第２伝送ライン９の他方の端部に接続されている。
結合した増幅器１が図示されている。ここで、第１伝送
ライン８と第２伝送ライン９は複数のゲイン段１０1〜
１０Nを並列に接続する。増幅器１の入力ポートＩＮと
増幅器１の出力ポートＯＵＴは対応する第１伝送ライン
８と第２伝送ライン９に接続され、各ゲイン段１０1〜
１０Nを通った信号パスの遅延の間の不整合が所定の量
になるように構成される。入力ポートＩＮと出力ポート
ＯＵＴの一方または両方は、対応する第１伝送ライン
８、第２伝送ライン９に沿って、非対称的に配置され
（そのセンターには接続されない）、かつ、入力ポート
ＩＮと出力ポートＯＵＴの少なくとも一つは、対応する
第１伝送ライン８、第２伝送ライン９の端部間に接続さ
れる。すなわち、その端部には接続されない。図１にお
いては、入力ポートＩＮは、第１伝送ライン８の一方の
端部とセンターとの間に接続され、出力ポートＯＵＴ
は、第２伝送ライン９の他方の端部に接続されている。
【０００９】この場合、図１に示すように、増幅器１
は、第１の複数の直列接続伝送ライン１１1〜１１
N+1と、第２の複数の直列接続伝送ライン１２1〜１２
N+1を有しているものも見なすこともできる。そして、
それらは複数のゲイン段１０1〜１０Nを並列に接続する
対応遅延タップτ111〜τ11N+1、τ121〜τ12N+1を有す
る。
は、第１の複数の直列接続伝送ライン１１1〜１１
N+1と、第２の複数の直列接続伝送ライン１２1〜１２
N+1を有しているものも見なすこともできる。そして、
それらは複数のゲイン段１０1〜１０Nを並列に接続する
対応遅延タップτ111〜τ11N+1、τ121〜τ12N+1を有す
る。
【００１０】ゲイン段１０1は少なくとも一つのＦＥＴ
１５を有するものとして図１に図示される。このＦＥＴ
１５のゲートはゲイン段１０1の入力に接続され、ＦＥ
Ｔ１５のドレインはゲイン段１０1の出力に接続され、
ＦＥＴ１５のソースは接地されている。すべてのゲイン
段１０1〜１０Nは共通の基板上に集積されるか、また
は、個別な素子として形成される。別の回路、たとえ
ば、モノリシック集積回路ゲインブロックもゲイン段１
０1〜１０N用として使用可能である。何れの場合におい
て、各ゲイン段１０1〜１０Nを介した遅延はほぼ同一で
あるのが望ましい。
１５を有するものとして図１に図示される。このＦＥＴ
１５のゲートはゲイン段１０1の入力に接続され、ＦＥ
Ｔ１５のドレインはゲイン段１０1の出力に接続され、
ＦＥＴ１５のソースは接地されている。すべてのゲイン
段１０1〜１０Nは共通の基板上に集積されるか、また
は、個別な素子として形成される。別の回路、たとえ
ば、モノリシック集積回路ゲインブロックもゲイン段１
０1〜１０N用として使用可能である。何れの場合におい
て、各ゲイン段１０1〜１０Nを介した遅延はほぼ同一で
あるのが望ましい。
【００１１】位相不整合に起因する結合損失の計算は簡
単であり、第１伝送ライン８、第２伝送ライン９からの
損失を無視するものである。この計算は、また、第１伝
送ライン８と第２伝送ライン９及びゲイン段１０1〜１
０Nの間の結合損失を無視する。この結合損失の計算
は、入力ポートＩＮに入力され、各ゲイン段１０1〜１
０Nを介して増幅器１の出力ポートＯＵＴで測定され
る、特定の周波数の信号の位相シフトを決定することに
よって行われる。そこで「増幅された」信号は、和を得
るためにベクトル的に加算される。この和の振幅は、最
大可能和振幅と比較され（ここで、個別に増幅された信
号の間には位相差は存在しないものとする）、これらの
振幅の差が、使用された結合装置に起因する損失として
得られることになる。
単であり、第１伝送ライン８、第２伝送ライン９からの
損失を無視するものである。この計算は、また、第１伝
送ライン８と第２伝送ライン９及びゲイン段１０1〜１
０Nの間の結合損失を無視する。この結合損失の計算
は、入力ポートＩＮに入力され、各ゲイン段１０1〜１
０Nを介して増幅器１の出力ポートＯＵＴで測定され
る、特定の周波数の信号の位相シフトを決定することに
よって行われる。そこで「増幅された」信号は、和を得
るためにベクトル的に加算される。この和の振幅は、最
大可能和振幅と比較され（ここで、個別に増幅された信
号の間には位相差は存在しないものとする）、これらの
振幅の差が、使用された結合装置に起因する損失として
得られることになる。
【００１２】従来の装置（図３、図４）と本発明の装置
（図１）に対する損失の計算を以下に示す。この損失の
計算法は当業者にとっては公知である。第１伝送ライン
８、第２伝送ライン９は共通基板（半導体基板、セラミ
ック基板、ポリイミド基板）の上に形成されたストリッ
プライン、マイクロストリップ、あるいは、共通平面伝
送ラインである。この第１伝送ライン８、第２伝送ライ
ン９は、ゲイン段として同一基板上に形成されてもよ
い。第１伝送ライン８、第２伝送ライン９にそれぞれ接
続されている入力ポートＩＮと出力ポートＯＵＴのイン
ピーダンスは、従来のインピーダンス変換ネットワーク
（図示せず）による標準インピーダンス（たとえば、５
０オーム）に一致させることが好ましい。このインピー
ダンス変換ネットワークは、第１伝送ライン８、第２伝
送ライン９と同一の基板上に形成される。その後、ゲイ
ン段１０1〜１０Nが、第１伝送ライン８、第２伝送ライ
ン９と共に共通基板上に形成される。
（図１）に対する損失の計算を以下に示す。この損失の
計算法は当業者にとっては公知である。第１伝送ライン
８、第２伝送ライン９は共通基板（半導体基板、セラミ
ック基板、ポリイミド基板）の上に形成されたストリッ
プライン、マイクロストリップ、あるいは、共通平面伝
送ラインである。この第１伝送ライン８、第２伝送ライ
ン９は、ゲイン段として同一基板上に形成されてもよ
い。第１伝送ライン８、第２伝送ライン９にそれぞれ接
続されている入力ポートＩＮと出力ポートＯＵＴのイン
ピーダンスは、従来のインピーダンス変換ネットワーク
（図示せず）による標準インピーダンス（たとえば、５
０オーム）に一致させることが好ましい。このインピー
ダンス変換ネットワークは、第１伝送ライン８、第２伝
送ライン９と同一の基板上に形成される。その後、ゲイ
ン段１０1〜１０Nが、第１伝送ライン８、第２伝送ライ
ン９と共に共通基板上に形成される。
【００１３】具体例 ８段増幅器（Ｎ＝８）用の結合損失の計算法を以下に示
す。第１伝送ライン８、第２伝送ライン９における対応
遅延は各実施例において同一である、第１伝送ライン８
のタップ（τ1、τ111〜τ11N+1）の間では約５ナノ秒
で、第２伝送ライン９のタップ（τ2、τ121〜τ1
2N+1）の間で約１ナノ秒である。この遅延差はゲイン段
１０1〜１０8の入力インピーダンスと出力インピーダン
スの差から発生し、この差は伝播遅延に影響を及ぼす。
さらに、第２伝送ライン９の大きさは高出力に対応でき
るように大きく、第１伝送ライン８、第２伝送ライン９
のタップ間の遅延はほぼ同一であることが望ましい。し
かし、この遅延は、物理的レイーアウトのような設計上
の差異に応じてタップ間で異なってもよい。
す。第１伝送ライン８、第２伝送ライン９における対応
遅延は各実施例において同一である、第１伝送ライン８
のタップ（τ1、τ111〜τ11N+1）の間では約５ナノ秒
で、第２伝送ライン９のタップ（τ2、τ121〜τ1
2N+1）の間で約１ナノ秒である。この遅延差はゲイン段
１０1〜１０8の入力インピーダンスと出力インピーダン
スの差から発生し、この差は伝播遅延に影響を及ぼす。
さらに、第２伝送ライン９の大きさは高出力に対応でき
るように大きく、第１伝送ライン８、第２伝送ライン９
のタップ間の遅延はほぼ同一であることが望ましい。し
かし、この遅延は、物理的レイーアウトのような設計上
の差異に応じてタップ間で異なってもよい。
【００１４】入力ポートＩＮと出力ポートＯＵＴに対し
て、図３に示すように、第１伝送ライン８と第２伝送ラ
イン９のセンターに、入力ポートＩＮと出力ポートＯＵ
Ｔが接続される対称的な結合構成を適用した場合、８段
の増幅器１における結合損失は、１２ＧＨZで０．０５
ｄＢである。また、図４に示すように、第１伝送ライン
８と第２伝送ライン９の端部に、入力ポートＩＮと出力
ポートＯＵＴが接続される結合構成を適用した場合、８
段の増幅器１における結合損失は、１２ＧＨZで約０．
０２ｄＢである。
て、図３に示すように、第１伝送ライン８と第２伝送ラ
イン９のセンターに、入力ポートＩＮと出力ポートＯＵ
Ｔが接続される対称的な結合構成を適用した場合、８段
の増幅器１における結合損失は、１２ＧＨZで０．０５
ｄＢである。また、図４に示すように、第１伝送ライン
８と第２伝送ライン９の端部に、入力ポートＩＮと出力
ポートＯＵＴが接続される結合構成を適用した場合、８
段の増幅器１における結合損失は、１２ＧＨZで約０．
０２ｄＢである。
【００１５】このような従来例に対して、図１に図示さ
れる本実施例の増幅器１を８段の増幅器１として適用し
た場合（Ｎ＝８）、増幅器１の結合損失ははるかに低く
なる。例えば、入力ポートＩＮが、第１伝送ライン８の
タップに接続され、第３番目のゲイン段（１０3、図示
せず）に接続された場合には、得られた結合損失は約
０．０１ｄＢであり、従来の図３、図４に示された増幅
器１の結合損失よりもはるかに低い。
れる本実施例の増幅器１を８段の増幅器１として適用し
た場合（Ｎ＝８）、増幅器１の結合損失ははるかに低く
なる。例えば、入力ポートＩＮが、第１伝送ライン８の
タップに接続され、第３番目のゲイン段（１０3、図示
せず）に接続された場合には、得られた結合損失は約
０．０１ｄＢであり、従来の図３、図４に示された増幅
器１の結合損失よりもはるかに低い。
【００１６】また、本発明は、図１の実施例に限定され
るものではなく、例えば、図２に示すような実施例が考
えられる。図２においては、入力ポートＩＮは、第１伝
送ライン８の一方の端部に接続され、出力ポートＯＵＴ
は、第２伝送ライン９の他方の端部とセンターとの間に
接続されている。この実施例においても、前記実施例と
同様の作用効果が得られる。
るものではなく、例えば、図２に示すような実施例が考
えられる。図２においては、入力ポートＩＮは、第１伝
送ライン８の一方の端部に接続され、出力ポートＯＵＴ
は、第２伝送ライン９の他方の端部とセンターとの間に
接続されている。この実施例においても、前記実施例と
同様の作用効果が得られる。
【００１７】
【発明の効果】以上述べたごとく、本発明によれば、高
周波において、個々の増幅器（ゲイン段）を従来より低
い損失で結合可能な、高効率、小型、軽量で、しかも、
製造コスト面にも優れた増幅器を提供できる。
周波において、個々の増幅器（ゲイン段）を従来より低
い損失で結合可能な、高効率、小型、軽量で、しかも、
製造コスト面にも優れた増幅器を提供できる。
【図１】本発明の増幅器の一実施例を示すブロック図。
【図２】本発明の増幅器の他の実施例を示すブロック
図。
図。
【図３】従来の増幅器の一例を示すブロック図。
【図４】従来の増幅器の他の例を示すブロック図。
１ 増幅器 ８ 第１伝送ライン ９ 第２伝送ライン １０1〜１０n ゲイン段 １１1〜１１n+1 第１の直列接続伝送ライン １２1〜１２n+1 第２の直列接続伝送ライン １５ ＦＥＴ
Claims (2)
- 【請求項１】 入力ポート（ＩＮ）と、出力ポート（Ｏ
ＵＴ）と、第１伝送ライン（８）と第２伝送ライン
（９）と、これらの第１、第２の伝送ラインに相互接続
される複数の並列ゲイン段（１０1〜１０N）とを有する
増幅器において、 前記入力ポートは前記第１伝送ラインの１点に接続さ
れ、 前記出力ポートは前記第２伝送ラインの１点に接続さ
れ、 前記ポートの一つは、対応伝送ラインに対して非対称的
に配置され、前記ポートの一つは、対応伝送ラインの両
端部の間に接続され、 前記入力ポートの接続点と出力ポートの接続点とは、複
数のゲイン段のすべてを通る信号パスの間で、入力ポー
トから出力ポートまでにわたる所定の位相不整合を生成
するように選択されることを特徴とする増幅器。 - 【請求項２】 第１の複数の直列接続伝送ライン（１１
1〜１１NX1）と、 第２の複数の直列接続伝送ライン（１２1〜１２NX1）
と、 前記第１の複数の直列接続伝送ラインの１点に接続され
る入力ポート（ＩＮ）と、 前記第２の複数の直列接続伝送ラインの１点に接続され
る出力ポート（ＯＵＴ）と、 前記第１と第２の複数の直列接続伝送ラインに相互接続
される複数の並列ゲイン段（１０1〜１０N）とを有する
増幅器において、 前記ポートの一つは、対応する複数の直列接続伝送ライ
ンに対して非対称的に配置され、前記ポートの一つは、
対応する複数の直列接続伝送ラインの両端部の間に接続
され、 前記入力ポートと出力ポートによる前記第１と第２の複
数の直列接続伝送ラインへの接続は、複数のゲイン段の
すべてを通過する信号パスの間で、入力ポートから出力
ポートまでにわたる所定の位相不整合を形成するように
選択されることを特徴とする増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/748,988 US5146175A (en) | 1991-08-21 | 1991-08-21 | Combining technique for a multistage, parallel amplifier |
| US748988 | 1991-08-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750532A true JPH0750532A (ja) | 1995-02-21 |
Family
ID=25011744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4241385A Pending JPH0750532A (ja) | 1991-08-21 | 1992-08-19 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5146175A (ja) |
| EP (1) | EP0529946B1 (ja) |
| JP (1) | JPH0750532A (ja) |
| DE (1) | DE69216508T2 (ja) |
| HK (1) | HK123497A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485118A (en) * | 1994-06-03 | 1996-01-16 | Massachusetts Institute Of Technology | Non-uniformly distributed power amplifier |
| US5617059A (en) * | 1995-07-07 | 1997-04-01 | Ssb Technologies, Inc. | Power amplifier, and associated method, for a microwave repeater station |
| US6320462B1 (en) * | 2000-04-12 | 2001-11-20 | Raytheon Company | Amplifier circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3593174A (en) * | 1969-06-05 | 1971-07-13 | Westinghouse Electric Corp | Solid state amplifier for microwave frequency signals |
| JPS5835366B2 (ja) * | 1978-04-26 | 1983-08-02 | 三菱電機株式会社 | 高出力高周波用半導体装置 |
| US4263559A (en) * | 1979-01-26 | 1981-04-21 | Ford Aerospace & Communications Corp. | N-way series connected quadrature power divider and combiner |
| GB2056811B (en) * | 1979-08-14 | 1983-06-22 | Marconi Co Ltd | Distortion-corrected distributed amplifier |
| US4656434A (en) * | 1986-02-03 | 1987-04-07 | Raytheon Company | RF power amplifier with load mismatch compensation |
| FR2595173A1 (fr) * | 1986-02-28 | 1987-09-04 | Labo Electronique Physique | Circuit amplificateur distribue large bande dans le domaine des hyperfrequences |
| GB2190557B (en) * | 1986-05-16 | 1989-12-13 | Marconi Co Ltd | Amplifying circuit arrangement |
| US5025225A (en) * | 1989-12-15 | 1991-06-18 | Raytheon Company | Amplifier having substantially constant D.C. to r.f. conversion efficiency |
-
1991
- 1991-08-21 US US07/748,988 patent/US5146175A/en not_active Expired - Lifetime
-
1992
- 1992-08-19 JP JP4241385A patent/JPH0750532A/ja active Pending
- 1992-08-20 DE DE69216508T patent/DE69216508T2/de not_active Expired - Fee Related
- 1992-08-20 EP EP92307616A patent/EP0529946B1/en not_active Expired - Lifetime
-
1997
- 1997-06-26 HK HK123497A patent/HK123497A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69216508D1 (de) | 1997-02-20 |
| US5146175A (en) | 1992-09-08 |
| HK123497A (en) | 1997-09-12 |
| EP0529946A1 (en) | 1993-03-03 |
| DE69216508T2 (de) | 1997-06-26 |
| EP0529946B1 (en) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7164316B2 (en) | Series-Type Doherty Amplifier Without Hybrid Coupler | |
| Eissa et al. | 4.5 A 13.5 dBm fully integrated 200-to-255GHz power amplifier with a 4-way power combiner in SiGe: C BiCMOS | |
| US9325280B2 (en) | Multi-way doherty amplifier | |
| US4803443A (en) | Microwave power combining FET amplifier | |
| Shirinfar et al. | A fully integrated 22.6 dBm mm-Wave PA in 40nm CMOS | |
| US20060087376A1 (en) | Hybrid active combiner and circulator | |
| JP2012049909A (ja) | 広帯域電力増幅器 | |
| JPH11330813A (ja) | 電力分配回路および電力増幅器 | |
| TWI475800B (zh) | 改良低頻率效率和雜訊指數之修改式分散放大器 | |
| US5821815A (en) | Miniature active conversion between slotline and coplanar waveguide | |
| US7079815B2 (en) | Monolithic microwave integrated circuit transceiver | |
| JP5689841B2 (ja) | 方向性結合型ミキサー回路 | |
| US4386324A (en) | Planar chip-level power combiner | |
| US6545543B2 (en) | Small aspect ratio MMIC power amplifier layout | |
| US6377134B1 (en) | Phase shifter having two transmission signal paths independently coupled with unbalanced signal transmission path and balanced signal transmission path | |
| US6577198B1 (en) | Active power splitter with impedance matching | |
| JPH0750532A (ja) | 増幅器 | |
| US5008633A (en) | Cross-fed FET power-chip | |
| US6259335B1 (en) | Combining network to implement a power amplifier having monolithically integrated planar interconnect and transistors | |
| US7142052B2 (en) | Travelling wave amplifiers | |
| Palombini et al. | Novel broadband nonreciprocal 180° phase-shifter | |
| JPS62102611A (ja) | マイクロ波モノリシツク集積回路 | |
| US6275111B1 (en) | Power amplifier having two-dimensional FET array | |
| JPH11177356A (ja) | 広帯域増幅器 | |
| US20230261622A1 (en) | Power amplifier circuit |