JPH0750527A - 半導体集積回路装置及びバイアス設定方法 - Google Patents
半導体集積回路装置及びバイアス設定方法Info
- Publication number
- JPH0750527A JPH0750527A JP19710993A JP19710993A JPH0750527A JP H0750527 A JPH0750527 A JP H0750527A JP 19710993 A JP19710993 A JP 19710993A JP 19710993 A JP19710993 A JP 19710993A JP H0750527 A JPH0750527 A JP H0750527A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- integrated circuit
- amplifier
- voltage
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＭＭＩＣのチップ上のモニタＦＥＴにより最
適バイアス点に自動的に設定できる半導体集積回路装置
を得る。 【構成】 ＭＭＩＣ２上に動作するＦＥＴ増幅部３とは
別にモニタできるモニタＦＥＴ１１を形成し、そのモニ
タＦＥＴ１１の測定回路１４とバイアス調整装置１６を
含むバイアス設定装置１３を用いてパッケージ１内部の
バイアス調整回路１９で最適バイアス点を設定する。 【効果】 ＭＭＩＣのＦＥＴ増幅部の最適バイアス点を
決定後、自動的に設定でき、外部調整回路の時間を省略
できる。
適バイアス点に自動的に設定できる半導体集積回路装置
を得る。 【構成】 ＭＭＩＣ２上に動作するＦＥＴ増幅部３とは
別にモニタできるモニタＦＥＴ１１を形成し、そのモニ
タＦＥＴ１１の測定回路１４とバイアス調整装置１６を
含むバイアス設定装置１３を用いてパッケージ１内部の
バイアス調整回路１９で最適バイアス点を設定する。 【効果】 ＭＭＩＣのＦＥＴ増幅部の最適バイアス点を
決定後、自動的に設定でき、外部調整回路の時間を省略
できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路装置及
びバイアス設定方法に関し、特にマイクロ波集積回路
（以下、ＭＭＩＣ:Microwave Monolithic Integrated C
ircuit）上で動作する電界効果トランジスタ（以下、Ｆ
ＥＴ:Field Effect Transistorという）において、その
最適バイアス点を自動的に設定する機能を具備したも
の、及びその設定方法に関するものである。
びバイアス設定方法に関し、特にマイクロ波集積回路
（以下、ＭＭＩＣ:Microwave Monolithic Integrated C
ircuit）上で動作する電界効果トランジスタ（以下、Ｆ
ＥＴ:Field Effect Transistorという）において、その
最適バイアス点を自動的に設定する機能を具備したも
の、及びその設定方法に関するものである。
【０００２】
【従来の技術】図７は、従来の高周波増幅器用半導体集
積回路装置の構成図を示し、図８はＭＭＩＣの増幅器の
バイアス設定を説明するための回路の概略図である。こ
れらの図において、１はＭＭＩＣのパッケージ、２はパ
ッケージ１に収納されたＭＭＩＣのチップ、３はＭＭＩ
Ｃチップ２の内部で動作するＦＥＴ増幅器、４はＦＥＴ
増幅器３のゲート電圧設定端子、５はＦＥＴ増幅器３の
ドレイン電圧設定端子、６はドレイン電圧設定端子５へ
流すべきバイアス電流を調整するために用いられる外部
調整回路、７は高周波信号入力端子、８は高周波信号出
力端子である。また図９は上記外部調整回路６によって
決定されたバイアス電流を上記ＭＭＩＣ２に供給するた
めの回路構成図を示し、ゲート電圧源の出力電圧を抵抗
９ａ，９ｂからなる抵抗分割回路を用いて分圧し、出力
端子１０より所定の値のゲート電圧として出力されるよ
うになっている。
積回路装置の構成図を示し、図８はＭＭＩＣの増幅器の
バイアス設定を説明するための回路の概略図である。こ
れらの図において、１はＭＭＩＣのパッケージ、２はパ
ッケージ１に収納されたＭＭＩＣのチップ、３はＭＭＩ
Ｃチップ２の内部で動作するＦＥＴ増幅器、４はＦＥＴ
増幅器３のゲート電圧設定端子、５はＦＥＴ増幅器３の
ドレイン電圧設定端子、６はドレイン電圧設定端子５へ
流すべきバイアス電流を調整するために用いられる外部
調整回路、７は高周波信号入力端子、８は高周波信号出
力端子である。また図９は上記外部調整回路６によって
決定されたバイアス電流を上記ＭＭＩＣ２に供給するた
めの回路構成図を示し、ゲート電圧源の出力電圧を抵抗
９ａ，９ｂからなる抵抗分割回路を用いて分圧し、出力
端子１０より所定の値のゲート電圧として出力されるよ
うになっている。
【０００３】次に動作について説明する。パッケージ１
内部に実装されたＭＭＩＣチップ２上で動作するＦＥＴ
増幅器３は、その製造プロセスのばらつきから、ドレイ
ン電圧端子５のドレイン電流が個々の製品毎に異なるた
め、直接にＦＥＴ増幅器３毎にその最適バイアス点を設
定する必要があるが、その際、ゲート電圧設定端子４
に、パッケージ１外部の外部調整回路６から所定のゲー
ト電圧を印加し、その結果よりゲートバイアス電圧を決
定した後、上記外部調整回路６を取り除き、図９に示す
ような抵抗９ａ，９ｂからなる抵抗分割回路を付加した
ゲート電圧源に接続するようにしている。そしてこのよ
うにしてゲートバイス電圧の設定が終了した後、高周波
入力端子７に所定の高周波信号が入力されると、高周波
出力端子８から増幅された所定の高周波信号が出力され
るようになる。
内部に実装されたＭＭＩＣチップ２上で動作するＦＥＴ
増幅器３は、その製造プロセスのばらつきから、ドレイ
ン電圧端子５のドレイン電流が個々の製品毎に異なるた
め、直接にＦＥＴ増幅器３毎にその最適バイアス点を設
定する必要があるが、その際、ゲート電圧設定端子４
に、パッケージ１外部の外部調整回路６から所定のゲー
ト電圧を印加し、その結果よりゲートバイアス電圧を決
定した後、上記外部調整回路６を取り除き、図９に示す
ような抵抗９ａ，９ｂからなる抵抗分割回路を付加した
ゲート電圧源に接続するようにしている。そしてこのよ
うにしてゲートバイス電圧の設定が終了した後、高周波
入力端子７に所定の高周波信号が入力されると、高周波
出力端子８から増幅された所定の高周波信号が出力され
るようになる。
【０００４】この時の利得はドレイン電圧端子５に加え
られる電圧、及びゲート電圧印加端子４に加えられる電
圧により決定される。すなわち、ゲート電圧印加端子４
に加えられる電圧は、ＦＥＴ増幅器１の動作級を決定
し、これによりその増幅器の特性が決定されるといった
重要なパラメータである。
られる電圧、及びゲート電圧印加端子４に加えられる電
圧により決定される。すなわち、ゲート電圧印加端子４
に加えられる電圧は、ＦＥＴ増幅器１の動作級を決定
し、これによりその増幅器の特性が決定されるといった
重要なパラメータである。
【０００５】
【発明が解決しようとする課題】従来の半導体集積回路
装置、及びバイアス設定方法は、以上のように構成され
ており、プロセスのばらつきによりＦＥＴ増幅器のドレ
イン電流が変動するため、増幅器の動作級を考慮してＦ
ＥＴの最適バイアス点を個々に調整しなければならず、
さらにはその調整のための時間がかかるという問題点、
及びパッケージ外部に上記調整のための回路（抵抗分割
回路）が必要である、またバイアス調整時に上記増幅器
を構成するＦＥＴに大電流が流れるために、増幅器の熱
的破壊が生じる等の問題点があった。
装置、及びバイアス設定方法は、以上のように構成され
ており、プロセスのばらつきによりＦＥＴ増幅器のドレ
イン電流が変動するため、増幅器の動作級を考慮してＦ
ＥＴの最適バイアス点を個々に調整しなければならず、
さらにはその調整のための時間がかかるという問題点、
及びパッケージ外部に上記調整のための回路（抵抗分割
回路）が必要である、またバイアス調整時に上記増幅器
を構成するＦＥＴに大電流が流れるために、増幅器の熱
的破壊が生じる等の問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、ＭＭＩＣのＦＥＴ増幅器の最適
バイアス点を迅速に決定するとともに、パッケージ外部
にバイアス調整のための回路を設ける必要のない半導体
集積回路装置及びバイアス設定方法を得ることを目的と
する。
ためになされたもので、ＭＭＩＣのＦＥＴ増幅器の最適
バイアス点を迅速に決定するとともに、パッケージ外部
にバイアス調整のための回路を設ける必要のない半導体
集積回路装置及びバイアス設定方法を得ることを目的と
する。
【０００７】また、この発明は、パッケージ外部よりゲ
ートバイアス電圧を印加することなく最適バイアスに設
定することができ、さらにはこのゲート電圧の決定を自
動で行うことができる半導体集積回路装置及びバイアス
設定方法を提供することを目的とする。
ートバイアス電圧を印加することなく最適バイアスに設
定することができ、さらにはこのゲート電圧の決定を自
動で行うことができる半導体集積回路装置及びバイアス
設定方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体集
積回路置、及びバイアス設定方法は、ＭＭＩＣ内部に、
増幅器を構成するＦＥＴとは別に形成したモニタ用ＦＥ
ＴのＤＣ特性を評価し、その評価結果から、パッケージ
内部に設けられた内部バイアス設定手段を用いて最適バ
イアス点に設定するようにしたものである。
積回路置、及びバイアス設定方法は、ＭＭＩＣ内部に、
増幅器を構成するＦＥＴとは別に形成したモニタ用ＦＥ
ＴのＤＣ特性を評価し、その評価結果から、パッケージ
内部に設けられた内部バイアス設定手段を用いて最適バ
イアス点に設定するようにしたものである。
【０００９】また、この発明に係る半導体集積回路装
置、及びバイアス設定方法は、増幅器を構成するＦＥＴ
とは別にＭＭＩＣ内部に形成されたモニタ用ＦＥＴのＤ
Ｃ特性を、パッケージ内に設けられたトランジスタ評価
手段によって評価し、その評価結果から、パッケージ内
部に設けられた内部バイアス設定手段を用いて最適バイ
アス点に設定するようにしたものである。
置、及びバイアス設定方法は、増幅器を構成するＦＥＴ
とは別にＭＭＩＣ内部に形成されたモニタ用ＦＥＴのＤ
Ｃ特性を、パッケージ内に設けられたトランジスタ評価
手段によって評価し、その評価結果から、パッケージ内
部に設けられた内部バイアス設定手段を用いて最適バイ
アス点に設定するようにしたものである。
【００１０】
【作用】この発明においては、ＭＭＩＣ内部に単独に形
成した別のモニタ用ＦＥＴのＤＣ特性を評価して増幅器
を構成するＦＥＴの最適バイアス点を決定するため、増
幅用ＦＥＴの熱破壊を防止することができ、またパッケ
ージ内部に内部バイアス設定手段が設けられているの
で、上記評価結果に基づいてパッケージ内部にて最適バ
イアス点を設定することができる。
成した別のモニタ用ＦＥＴのＤＣ特性を評価して増幅器
を構成するＦＥＴの最適バイアス点を決定するため、増
幅用ＦＥＴの熱破壊を防止することができ、またパッケ
ージ内部に内部バイアス設定手段が設けられているの
で、上記評価結果に基づいてパッケージ内部にて最適バ
イアス点を設定することができる。
【００１１】また、この発明においては、パッケージ内
部にトランジスタ評価手段及び内部バイアス設定手段を
備えたから、パッケージ内において、モニタ用トランジ
スタの直流特性の評価と最適バイアス点の設定を行うこ
とができる。
部にトランジスタ評価手段及び内部バイアス設定手段を
備えたから、パッケージ内において、モニタ用トランジ
スタの直流特性の評価と最適バイアス点の設定を行うこ
とができる。
【００１２】
実施例１．以下、この発明の第１の実施例による半導体
集積回路装置を図について説明する。図１において、図
８と同一符号は同一または相当部分を示し、１１はＭＭ
ＩＣ２内に他の回路とは別に単独で設けられたモニタＦ
ＥＴであり、ＭＭＩＣ２内部で増幅器として動作するＦ
ＥＴと同一プロセスによって形成されたものであり、Ｍ
ＭＩＣ２内のＦＥＴよりも小さなゲート幅を有し、パッ
ケージ１の周囲に設けられたＦＥＴ評価用端子１２に接
続されている。また１９は、ゲート電圧端子４と接続さ
れ、ＭＭＩＣ２とは別にパッケージ１内に設けられたバ
イアス調整回路である。また１３は上記パッケージ１と
は別体で設けられたバイアス設定装置であり、バイアス
調整装置１６，モニタＦＥＴ測定回路１４とから構成さ
れ、前記バイアス調整装置１６には予めＦＥＴ増幅器２
とモニタＦＥＴ１１との電気的特性の関係が記憶されて
いる。また１５はモニタＦＥＴ測定回路１４による評価
結果の出力端子、１７は出力端子１５の結果を受けるバ
イアス調整装置１６の入力端子、１８はＭＭＩＣ２のバ
イアス設定装置１３によるバイアス入力端子である。
集積回路装置を図について説明する。図１において、図
８と同一符号は同一または相当部分を示し、１１はＭＭ
ＩＣ２内に他の回路とは別に単独で設けられたモニタＦ
ＥＴであり、ＭＭＩＣ２内部で増幅器として動作するＦ
ＥＴと同一プロセスによって形成されたものであり、Ｍ
ＭＩＣ２内のＦＥＴよりも小さなゲート幅を有し、パッ
ケージ１の周囲に設けられたＦＥＴ評価用端子１２に接
続されている。また１９は、ゲート電圧端子４と接続さ
れ、ＭＭＩＣ２とは別にパッケージ１内に設けられたバ
イアス調整回路である。また１３は上記パッケージ１と
は別体で設けられたバイアス設定装置であり、バイアス
調整装置１６，モニタＦＥＴ測定回路１４とから構成さ
れ、前記バイアス調整装置１６には予めＦＥＴ増幅器２
とモニタＦＥＴ１１との電気的特性の関係が記憶されて
いる。また１５はモニタＦＥＴ測定回路１４による評価
結果の出力端子、１７は出力端子１５の結果を受けるバ
イアス調整装置１６の入力端子、１８はＭＭＩＣ２のバ
イアス設定装置１３によるバイアス入力端子である。
【００１３】次に動作について説明する。ＭＭＩＣ２の
内部に設けられた単独で評価可能なＦＥＴ１１は、同一
ウェハ内のＭＭＩＣ２の内部で動作する他のＦＥＴと比
べてそのゲート幅が小さいため、その電気的特性が予測
しやすい。このモニタＦＥＴ１１の電気特性をモニタＦ
ＥＴ測定回路１４で測定し、その測定結果（主にＤＣ特
性）をバイアス調整装置１６に送信すると、ここでモニ
タＦＥＴ１１とＦＥＴ増幅器３との所定の関係に基づい
て、バイアス入力端子１８に最適バイアス点を決定する
ためのバイアス調整回路制御信号が出力され、パッケー
ジ１内部のバイアス調整回路１９にて、ＦＥＴ増幅器３
のゲート電圧が最適値に設定される。
内部に設けられた単独で評価可能なＦＥＴ１１は、同一
ウェハ内のＭＭＩＣ２の内部で動作する他のＦＥＴと比
べてそのゲート幅が小さいため、その電気的特性が予測
しやすい。このモニタＦＥＴ１１の電気特性をモニタＦ
ＥＴ測定回路１４で測定し、その測定結果（主にＤＣ特
性）をバイアス調整装置１６に送信すると、ここでモニ
タＦＥＴ１１とＦＥＴ増幅器３との所定の関係に基づい
て、バイアス入力端子１８に最適バイアス点を決定する
ためのバイアス調整回路制御信号が出力され、パッケー
ジ１内部のバイアス調整回路１９にて、ＦＥＴ増幅器３
のゲート電圧が最適値に設定される。
【００１４】上記バイアス調整回路１９，バイアス調整
装置１６の具体的な構成としては、例えば図２に示すよ
うに、抵抗回路からなるバイアス設定用抵抗２５，ワイ
ヤボンド調整装置２３が挙げられる。この場合には、上
記バイアス設定装置１３は半導体集積回路製造装置２０
となる。
装置１６の具体的な構成としては、例えば図２に示すよ
うに、抵抗回路からなるバイアス設定用抵抗２５，ワイ
ヤボンド調整装置２３が挙げられる。この場合には、上
記バイアス設定装置１３は半導体集積回路製造装置２０
となる。
【００１５】以下、具体的に説明すると、上述のように
してモニタＦＥＴ測定回路１４にてモニタＦＥＴ１１の
電気的特性が測定されると、ワイヤボンド調整装置２３
ではそのときの評価結果に基づいて、図３に示すよう
に、その抵抗比が抵抗２７と端子２８の組み合わせで可
変とできるように構成された抵抗回路の所定箇所を増幅
器３のゲート電圧端子４とボンディングし、測定回路１
４より求めた最適バイアス点になるよう自動的にワイヤ
ボンド調整装置２３で選択する。
してモニタＦＥＴ測定回路１４にてモニタＦＥＴ１１の
電気的特性が測定されると、ワイヤボンド調整装置２３
ではそのときの評価結果に基づいて、図３に示すよう
に、その抵抗比が抵抗２７と端子２８の組み合わせで可
変とできるように構成された抵抗回路の所定箇所を増幅
器３のゲート電圧端子４とボンディングし、測定回路１
４より求めた最適バイアス点になるよう自動的にワイヤ
ボンド調整装置２３で選択する。
【００１６】このように本実施例によれば、ＭＭＩＣ２
内部に形成されたモニタＦＥＴ増幅器１１の電気的特性
を測定し、該測定結果に基づいてワイヤボンド調整装置
２３により、ＭＭＩＣ２内に形成されたバイアス設定用
抵抗２５を構成する抵抗をワイヤボンドして、該バイア
ス設定用抵抗２５によって所定の抵抗比が得られるよう
にしたので、従来のようにパッケージ１外部にバイアス
設定用抵抗を設ける必要がなく、パッケージ１内部にて
ＦＥＴ増幅器３の最適バイアス点を容易かつ迅速に設定
できるとともに、ＦＥＴ増幅器３の電気的特性の測定を
モニタＦＥＴ１１によって行うために、増幅器の熱的破
壊を防止することができる。
内部に形成されたモニタＦＥＴ増幅器１１の電気的特性
を測定し、該測定結果に基づいてワイヤボンド調整装置
２３により、ＭＭＩＣ２内に形成されたバイアス設定用
抵抗２５を構成する抵抗をワイヤボンドして、該バイア
ス設定用抵抗２５によって所定の抵抗比が得られるよう
にしたので、従来のようにパッケージ１外部にバイアス
設定用抵抗を設ける必要がなく、パッケージ１内部にて
ＦＥＴ増幅器３の最適バイアス点を容易かつ迅速に設定
できるとともに、ＦＥＴ増幅器３の電気的特性の測定を
モニタＦＥＴ１１によって行うために、増幅器の熱的破
壊を防止することができる。
【００１７】実施例２．次に本発明の第２の実施例によ
る半導体集積回路装置を図について説明する。図４にお
いて、３０はＭＭＩＣ外部に設けられたコンパレータで
あり、基準電圧設定器２９の出力とモニタ用ＦＥＴ１１
の出力とを比較する。基準電圧設定器２９は、増幅器３
から設計通りの出力が得られるよう所定の電圧が出力さ
れるようになっている。３１はコンパレータ３０の出力
を受け、該出力に応じてこれを補正して高周波増幅器３
に所定のバイアス電圧として印加する電圧補正回路であ
り、この電圧補正回路３１の具体的な構成としては、例
えば図５に示すように、抵抗回路から構成されており、
上記コンパレータ３０の出力に基づいて増幅器３の出力
が常に一定となるようなバイアス電圧を発生する。
る半導体集積回路装置を図について説明する。図４にお
いて、３０はＭＭＩＣ外部に設けられたコンパレータで
あり、基準電圧設定器２９の出力とモニタ用ＦＥＴ１１
の出力とを比較する。基準電圧設定器２９は、増幅器３
から設計通りの出力が得られるよう所定の電圧が出力さ
れるようになっている。３１はコンパレータ３０の出力
を受け、該出力に応じてこれを補正して高周波増幅器３
に所定のバイアス電圧として印加する電圧補正回路であ
り、この電圧補正回路３１の具体的な構成としては、例
えば図５に示すように、抵抗回路から構成されており、
上記コンパレータ３０の出力に基づいて増幅器３の出力
が常に一定となるようなバイアス電圧を発生する。
【００１８】以下、動作について説明する。ＭＭＩＣ２
内のモニタトランジスタ１１より得られるＤＣ特性、特
にトランジスタのＶ−Ｉ特性、並びにピンチオフ電圧等
の情報をもとにこのトランジスタの最適ゲートバイアス
電圧を決定し、この決定された電圧を増幅器３に印加す
るものである。この際、モニタトランジスタ１１から得
られる情報以外にも増幅器３の動作を決定するパラメー
タ、例えば増幅器の動作級などの情報がゲートバイアス
電圧決定には必要であるが、これらの情報もゲートバイ
アス設定時に加味される構成となっている。即ち、モニ
タトランジスタ１１から得られた情報をもとに出力され
る電圧と、基準電圧設定器２９により設定された電圧と
をコンパレータ３０で比較し、その差分を出力すること
によって、電圧補正回路３１（図５も参照）はこれをそ
の時の最適ゲートバイアス電圧に変換し、増幅器３のゲ
ートバイアス電圧として印加する。
内のモニタトランジスタ１１より得られるＤＣ特性、特
にトランジスタのＶ−Ｉ特性、並びにピンチオフ電圧等
の情報をもとにこのトランジスタの最適ゲートバイアス
電圧を決定し、この決定された電圧を増幅器３に印加す
るものである。この際、モニタトランジスタ１１から得
られる情報以外にも増幅器３の動作を決定するパラメー
タ、例えば増幅器の動作級などの情報がゲートバイアス
電圧決定には必要であるが、これらの情報もゲートバイ
アス設定時に加味される構成となっている。即ち、モニ
タトランジスタ１１から得られた情報をもとに出力され
る電圧と、基準電圧設定器２９により設定された電圧と
をコンパレータ３０で比較し、その差分を出力すること
によって、電圧補正回路３１（図５も参照）はこれをそ
の時の最適ゲートバイアス電圧に変換し、増幅器３のゲ
ートバイアス電圧として印加する。
【００１９】このように本実施例によれば、ＭＭＩＣ２
の内部にモニタトランジスタ１１を設けるとともに、パ
ッケージ１内部に、上記モニタトランジスタ１１のＤＣ
特性の評価データより得られたバイアス電圧と基準電圧
とを比較するコンパレータ３０を設け、さらにこの出力
に応じて所定のバイアス電圧を発生する電圧補正回路３
１とを設けることにより、外部装置を用いることなく、
パッケージ１内において、モニタトランジスタ１１の電
気的特性評価を行い、増幅器３に印加する最適なゲート
バイアスを自動的に設定することができる。
の内部にモニタトランジスタ１１を設けるとともに、パ
ッケージ１内部に、上記モニタトランジスタ１１のＤＣ
特性の評価データより得られたバイアス電圧と基準電圧
とを比較するコンパレータ３０を設け、さらにこの出力
に応じて所定のバイアス電圧を発生する電圧補正回路３
１とを設けることにより、外部装置を用いることなく、
パッケージ１内において、モニタトランジスタ１１の電
気的特性評価を行い、増幅器３に印加する最適なゲート
バイアスを自動的に設定することができる。
【００２０】実施例３．次に本発明の第３の実施例によ
る半導体集積回路装置について説明する。図６におい
て、３３はパッケージ１の周囲に設けられ、パッケージ
１内の基準電圧発生回路３４の発生する電圧を制御する
ための外部コントロール端子である。その他の部分は図
５と同一である。
る半導体集積回路装置について説明する。図６におい
て、３３はパッケージ１の周囲に設けられ、パッケージ
１内の基準電圧発生回路３４の発生する電圧を制御する
ための外部コントロール端子である。その他の部分は図
５と同一である。
【００２１】この実施例では、基本的な動作は実施例２
とほぼ同等であるが、コンパレータ３０により比較され
る基準電圧を、外部コントロール端子１３を用いて基準
電圧発生回路３４を調整することで可変にしている。こ
のようにすることでＦＥＴ増幅器の動作級を可変とする
ことができる。
とほぼ同等であるが、コンパレータ３０により比較され
る基準電圧を、外部コントロール端子１３を用いて基準
電圧発生回路３４を調整することで可変にしている。こ
のようにすることでＦＥＴ増幅器の動作級を可変とする
ことができる。
【００２２】
【発明の効果】以上のように、この発明によれば、ＭＭ
ＩＣと同一チップ内に、ＦＥＴ増幅器と同一工程で単独
にモニタＦＥＴを設け、この直流特性をパッケージ外部
にて評価し、その評価結果にもとづいてパッケージ内部
に設けられた内部バイアス設定手段によって、増幅器に
入力されるバイアス電圧が最適となるようにしたから、
増幅器を構成するＦＥＴの熱破壊を防止することがで
き、またＦＥＴ増幅器の最適バイアス点を容易に決定で
き、さらには従来に比べてバイアス調整時間を大幅に短
縮することができる効果がある。
ＩＣと同一チップ内に、ＦＥＴ増幅器と同一工程で単独
にモニタＦＥＴを設け、この直流特性をパッケージ外部
にて評価し、その評価結果にもとづいてパッケージ内部
に設けられた内部バイアス設定手段によって、増幅器に
入力されるバイアス電圧が最適となるようにしたから、
増幅器を構成するＦＥＴの熱破壊を防止することがで
き、またＦＥＴ増幅器の最適バイアス点を容易に決定で
き、さらには従来に比べてバイアス調整時間を大幅に短
縮することができる効果がある。
【００２３】また、上記モニタＦＥＴの評価結果から最
適バイアス点を設定する内部バイアス設定手段を上記内
部バイアス設定手段とともに、パッケージ内に備えたか
ら、上記モニタＦＥＴの直流特性の評価をパッケージ内
で行うことができる効果がある。
適バイアス点を設定する内部バイアス設定手段を上記内
部バイアス設定手段とともに、パッケージ内に備えたか
ら、上記モニタＦＥＴの直流特性の評価をパッケージ内
で行うことができる効果がある。
【図１】この発明の第１の実施例による半導体集積回路
装置の構成図である。
装置の構成図である。
【図２】上記実施例による半導体集積回路装置のバイア
ス調整回路及びバイアス調整装置の具体例を示す構成図
である。
ス調整回路及びバイアス調整装置の具体例を示す構成図
である。
【図３】上記実施例で用いられるＭＭＩＣ内で形成され
るバイアス設定用抵抗の構成図である。
るバイアス設定用抵抗の構成図である。
【図４】この発明の第２の実施例による半導体集積回路
装置の構成図である。
装置の構成図である。
【図５】上記実施例における電圧補正回路の一例として
バイアス設定回路を備えた半導体集積回路装置の構成図
である。
バイアス設定回路を備えた半導体集積回路装置の構成図
である。
【図６】この発明の第３の実施例による半導体集積回路
装置の構成図である。
装置の構成図である。
【図７】従来の高周波増幅器用半導体集積回路装置の構
成図である。
成図である。
【図８】従来の高周波増幅器用半導体集積回路装置のバ
イアス設定を説明するための図である。
イアス設定を説明するための図である。
【図９】従来の半導体集積回路装置のバイアス設定のた
めの外部調整回路の構成図である。
めの外部調整回路の構成図である。
１ パッケージ ２ マイクロ波集積回路（ＭＭＩＣ） ３ ＦＥＴ増幅器 ４ ゲート電圧端子 ５ ドレイン電圧端子 ６ 外部調整回路 ７ 高周波入力端子 ８ 高周波出力端子 ９ａ，９ｂ，２７ バイアス設定抵抗 １０，２８ 設定バイアス出力端子 １１ モニタＦＥＴ １３ バイアス設定装置 １４ モニタＦＥＴ測定装置 １６ バイアス調整装置 １９ バイアス調整回路 ２３ ワイヤボンド調整装置 ２５ バイアス設定用抵抗 ２６ ゲート電圧 ２７ 分割抵抗 ２８ 制御電圧端子 ２９ 基準電圧設定器 ３０ コンパレータ ３１ 電圧補正回路 ３２ バイアス設定回路 ３３ 外部コントロール端子
Claims (7)
- 【請求項１】 パッケージ内に収納され、マイクロ波集
積回路内に形成された電界効果トランジスタからなる増
幅器を有する半導体集積回路装置において、 上記増幅器を構成する電界効果トランジスタとは別に、
上記マイクロ波集積回路内に設けられたモニタ用電界効
果トランジスタと、上記パッケージ内に収納され、上記
増幅器に入力するバイアス電圧の値を設定するための内
部バイアス設定手段とを備え、 上記モニタ用電界効果トランジスタの直流特性を評価
し、該評価結果に基づいて上記内部バイアス設定手段に
より上記バイアス電圧の値を設定するようにしたことを
特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、 上記内部バイアス設定手段は、複数の抵抗素子からな
り、該複数の抵抗素子のうちの必要個数のものを上記評
価結果に応じて選択し、上記増幅器のゲートに接続する
ものであることを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１記載の半導体集積回路装置にお
いて、 上記内部バイアス設定手段は、 基準電圧を発生する基準電圧発生回路と、 上記モニタ用電界効果トランジスタの測定電圧と上記基
準電圧とを比較し、その差分電圧を出力するコンパレー
タと、 該コンパレータの出力を受け、上記増幅器から所定の出
力が得られるよう、上記差分電圧をバイアス電圧に変換
して上記増幅器に供給する電圧補正回路とから構成され
ていることを特徴とする半導体集積回路装置。 - 【請求項４】 請求項３記載の半導体集積回路装置にお
いて、 上記基準電圧発生回路が発生する基準電圧を可変とする
ための制御端子を上記パッケージに設けたことを特徴と
する半導体集積回路装置。 - 【請求項５】 請求項１記載の半導体集積回路装置にお
いて、 上記モニタ用電界効果トランジスタの直流特性を評価す
るためのトランジスタ評価手段を上記パッケージ内に有
することを特徴とする半導体集積回路装置。 - 【請求項６】 パッケージ内に収納され、マイクロ波集
積回路内に形成された電界効果トランジスタからなる増
幅器に印加するバイアス電圧を設定する方法において、 上記増幅器を構成する電界効果トランジスタとは別に、
上記マイクロ波集積回路内に単独に設けられたモニタ用
電界効果トランジスタの直流特性を評価し、該評価結果
に基づき、上記増幅器から一定の出力が得られるように
そのバイアス電圧を設定することを特徴とするバイアス
設定方法。 - 【請求項７】 請求項６記載のバイアス設定方法におい
て、 上記バイアス電圧は、上記評価結果に応じて、上記パッ
ケージ内に設けられた複数のバイアス設定用の抵抗素子
の中から必要個数を選択し、これをワイヤボンド装置に
て上記増幅器のゲートに接続することにより設定するこ
とを特徴とするバイアス設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19710993A JPH0750527A (ja) | 1993-08-09 | 1993-08-09 | 半導体集積回路装置及びバイアス設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19710993A JPH0750527A (ja) | 1993-08-09 | 1993-08-09 | 半導体集積回路装置及びバイアス設定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750527A true JPH0750527A (ja) | 1995-02-21 |
Family
ID=16368886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19710993A Pending JPH0750527A (ja) | 1993-08-09 | 1993-08-09 | 半導体集積回路装置及びバイアス設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750527A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094349A (ja) * | 1999-08-31 | 2001-04-06 | Samsung Electronics Co Ltd | 携帯電話端末用電力増幅器 |
| JP2010219964A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | バイアス生成回路及び電圧制御発振器 |
| US7821447B2 (en) | 2007-09-18 | 2010-10-26 | Fujitsu Ten Limited | Bias adjustment of radio frequency unit in radar apparatus |
-
1993
- 1993-08-09 JP JP19710993A patent/JPH0750527A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094349A (ja) * | 1999-08-31 | 2001-04-06 | Samsung Electronics Co Ltd | 携帯電話端末用電力増幅器 |
| US7821447B2 (en) | 2007-09-18 | 2010-10-26 | Fujitsu Ten Limited | Bias adjustment of radio frequency unit in radar apparatus |
| JP2010219964A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | バイアス生成回路及び電圧制御発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473259A (en) | Semiconductor device tester capable of simultaneously testing a plurality of integrated circuits at the same temperature | |
| JP5349666B2 (ja) | バイアス回路を一体化した金属酸化膜半導体デバイス | |
| US11916518B2 (en) | Analog bias control of RF amplifiers | |
| US7948321B2 (en) | FET bias circuit | |
| JP5168927B2 (ja) | 半導体装置およびそのトリミング方法 | |
| JPH0750527A (ja) | 半導体集積回路装置及びバイアス設定方法 | |
| JP2002519882A (ja) | 電力増幅器のための能動的な動作点調整装置 | |
| JPH11249751A (ja) | 高精度電流供給手段 | |
| US6642780B2 (en) | Variable frequency filter circuit | |
| US20010052622A1 (en) | Microwave transistor subjected to burn-in testing | |
| KR101236454B1 (ko) | 트랜지스터의 온도를 결정하는 회로 | |
| CN113358919A (zh) | 具有自我校准功能的电流感测电路 | |
| US7427866B2 (en) | Calibration method and system that generates an error signal for adjusting the time constant of circuit to be calibrated | |
| US7667449B2 (en) | Constant current supply circuit capable of being trimmed | |
| JP3606994B2 (ja) | 出力電流制限回路及び出力電流制限回路における出力電流調整方法 | |
| KR101122392B1 (ko) | 전력 증폭기에 사용되는 전력 검출 회로 장치와 집적 회로 장치 | |
| JP2000183733A (ja) | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 | |
| KR0183112B1 (ko) | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 | |
| JPH09283710A (ja) | Ｆｅｔのゲートバイアス回路 | |
| JP2003177159A (ja) | 能動回路素子の高周波動作を決定するための回路配置およびその方法 | |
| JPH05149996A (ja) | 半導体装置の熱抵抗測定方法 | |
| JP2003259624A (ja) | 電源供給回路 | |
| JP2004248161A (ja) | 高周波電力増幅器のトリミング方法 | |
| KR100521311B1 (ko) | 이득 조정이 가능한 발진 회로를 구비한 반도체 장치 | |
| JP2005191862A (ja) | ピークパワー検出回路及び半導体装置 |