JPH0750367A - 半導体チップ用冷却パッケージおよびその製造方法 - Google Patents

半導体チップ用冷却パッケージおよびその製造方法

Info

Publication number
JPH0750367A
JPH0750367A JP6031653A JP3165394A JPH0750367A JP H0750367 A JPH0750367 A JP H0750367A JP 6031653 A JP6031653 A JP 6031653A JP 3165394 A JP3165394 A JP 3165394A JP H0750367 A JPH0750367 A JP H0750367A
Authority
JP
Japan
Prior art keywords
chip
pitch
header
leads
translator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6031653A
Other languages
English (en)
Inventor
Johan O Hilbrink
オー．ヒルブリンク ヨハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
NCR Voyix Corp
Original Assignee
AT&T Global Information Solutions Co
AT&T Global Information Solutions International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Global Information Solutions Co, AT&T Global Information Solutions International Inc filed Critical AT&T Global Information Solutions Co
Publication of JPH0750367A publication Critical patent/JPH0750367A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4043—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to have chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

(57)【要約】 【目的】 半導体チップ用の改良された冷却パッケージ
およびその製造方法を与える。 【構成】 本半導体チップ用の改良された冷却パッケー
ジは、チップ４２に加えてさらに、テープ自動接合フレ
ームによって与えることができるリード４４、チップに
装着されるコールドヘッダ４６、ヘッダフレーム４８、
チップリードを受容するための電導性パッド６４および
パッド６４に接続された複数の孔６２を具備したピッチ
トランスレータプリント回路ボード６０、孔の中に配置
される中空薄壁ステンレススチールピン６８のような複
数の装着デバイス、および空洞絶縁体７６を含む。本チ
ップパッケージ組立て方法は二つのサブ組立体の組立て
とそれに続く前記二つのサブ組立体のチップパッケージ
への組み立てを必要とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップパッケージ
とその製造方法に関し、特にチップが最適回路性能を得
ることができるように冷却すべきものであるときに使用
するパッケージおよびその製造方法に関する。
【０００２】
【従来の技術】半導体チップをパッケージに組み立て、
そのパッケージをプリント回路ボード上に組み立てる現
在の方法は、半導体を低い動作温度に冷却しなければな
らないときは不利である。半導体チップの冷却はチップ
の性能を増大させる手段として益々重要になっている。
組立方法の改良もまた重要になっている。現在の方法の
不利な点は、パッケージ材料が良好な断熱体である一
方、プリント回路ボードから集積回路ソケットピン、チ
ップパッケージピン、チップパッケージ内の導体、およ
びワイヤボンドへの電導路を与える電導材料が電気的導
体であると同時に熱的良導体である点である。チップを
氷点温度以下に冷却しなければならないとき、チップパ
ッケージの断熱性がそのような冷却を困難にする一方、
電気的リード線経由する熱伝導路がチップに熱を伝導
し、その結果チップの冷却を一層困難にする。さらに熱
伝導路はソケットピンあるいはプリント回路ボードトレ
ースを氷点以下に冷却することができ、その場合は電気
回路内に霜あるいは凝集液が蓄積しかねない。
【０００３】
【発明が解決しようとする課題】従って本発明の課題は
半導体チップ用の改良された冷却パッケージを与えるこ
とである。
【０００４】本発明の別の課題は半導体チップ用冷却パ
ッケージを製造する改良方法を与えることである。
【０００５】
【課題を解決するための手段】改良したチップパッケー
ジ組立体および改良したチップパッケージ組立て方法は
チップから冷却源までの熱的経路を強化し、材料の選択
および形態の工夫により電導路の熱伝導を低減する。
【０００６】チップに加えてチップパッケージは、テー
プ自動接合（tape automated bonding, TAB）フレーム
によって与えることができるリードと、チップに装着さ
れるコールドヘッダ（cold header）と、ヘッダフレー
ムと、チップリードに関連された複数のパッドおよび孔
（holes）を具備したピッチトランスレータプリント回
路ボード（pitch translator printed circuit board）
と、孔の中に配置される複数の中空ピンと、空洞絶縁体
（cavity insulator）とを含む。
【０００７】このチップパッケージ組立て方法は二つの
サブ組立体の組立てとそれに続く前記二つのサブ組立体
のチップパッケージへの組み立てを必要とする。
【０００８】本発明の他の利益および長所は実施例に関
する以下の説明、前記特許請求の範囲および添付図面か
ら当業者に明瞭となろう。
【０００９】
【実施例】図１および３には冷却パッケージの第一およ
び第二サブ組立体を製造するステップとその後にこれら
二つのサブ組立体を完全なパッケージに与えるステップ
を示す流れ図が与えてある。図４ないし１３はこの組み
立てのいろいろの段階におけるパッケージの諸成分を示
す。
【００１０】図１および４に示すように、ブロック２０
に表す本プロセスの第一ステップではテープ自動接合
（ＴＡＢ）フレーム４０が、半導体チップ４２に内部リ
ード接合され（inner lead bonded, ILB）、その結果チ
ップ４２上の個々の終端部（図示してなし）がタブフレ
ーム４０のリード４４に電気的に接続される。必要であ
ればチップ４２にリードを接続する別の手段を採用する
こともできる。次にブロック２２に表し、図５に示した
ようにＴＡＢフレーム４０を装着したチップ４２がコー
ルドヘッダ４６に装着される。これに続いてＴＡＢリー
ド４４が切断されて成形される（ブロック２４）。この
コールドヘッダ４６はシリコンの熱膨脹係数3ppmに近接
した熱膨脹係数3.5ppmをもつムライト（mullite）で作
ることができる。図６を見るとチップ４２はコールドヘ
ッダ４６に装着された切断済みリード４４をもつ構造体
であることを示しており、図７はチップ４２、コールド
ヘッダ４６、およびリード４４の部分的立面図を示す。
リード４４は接合点４９においてチップ４２上の対応端
子に内部リード接合されている。ブロック２６に表し、
図８に示すサブ組む立てでは、コールドヘッダ４６およ
びリード４４を装着したチップ４２が、チップ４２およ
びヘッダ４６の配置される開口５２を有する熱的絶縁ヘ
ッダフレーム５０に固定される。
【００１１】図２のブロック２８に表し且つ図９に示す
ように、第二サブ組立ての第一ステップでは、プリント
回路ボード６０内に埋め込むことのできるピッチトラン
スレータが製作される。このピッチトランスレータはチ
ップ４２のＴＡＢリード４４の周辺ピッチをプリント回
路ボード６０内の小さな孔６２からなるアレイピッチに
転移させる。ＴＡＢリード４４はその後、導体６６によ
り孔６２に接続される小さなパッド６４に係合する。ブ
ロック３０に表すこのプロセスの第二ステップでは、複
数の薄壁ステンレススチール製の中空ピン６８あるいは
ＰＧＡ（pin gridarray）等の他の装着デバイスもしく
は半田ボールが、図１０に示すようなアレイパターン状
の孔に各孔６２に一つの割で、プリント回路ボード６０
に装着される。これらのピンその他のデバイスは他の回
路ボードへの接続のために設けられるものである。
【００１２】図３および図１１に示すように、二つのサ
ブ組立体を組み立てるプロセスの第一ステップではピン
６８を固定したピッチトランスレータプリント回路ボー
ド６０がヘッダフレーム４８と、チップ４２と、コール
ドヘッダ４６とを含むサブ組立体に装着される。この組
み立てはプリント回路ボード６０内の開口７２とヘッダ
フレーム４８内の開口７４を通過するねじその他の適当
な固定具７０を使用して達成できる。各固定具７０の軸
線７７上でボード６０とヘッダフレーム４８との間に絶
縁目的の間隔を維持するためにスペーサー７５を挿入す
ることができる。この組み立ての際、図１２に示すと共
に図３のブロック３４に表すようにボード６０とフレー
ム４８とが相互に近接されてＴＡＢリード４４がボード
６０上のパッド６４に接続される。最後に、図３のブロ
ック３６に表すと共に図１３に示すように接合あるいは
機械的接続子等の任意の適当な手段により、組み立てた
ヘッダフレーム４８およびピッチトランスレータプリン
ト回路ボード６０に対し空洞絶縁体７６が接続される。
そのような組み立てを助けるためにヘッダフレーム４８
の形状を有する開口７８を空洞絶縁体７６内に設けるこ
とができる。
【００１３】熱チップパッケージは制御されたヒーター
中に挿入することができる。霜の形成を防止すべく氷点
より高い温度に維持するため、このヒーターはステンレ
ススチール製薄壁ピンに熱を与えるように制御される。
コールドヘッダ上のチップ温度、ＴＡＢリードの熱伝
導、リードの全数、ピッチトランスレータプリント回路
ボードから薄壁ステンレススチール製ピンへの熱伝導、
および薄壁ステンレススチールピンの熱伝導に応じて制
御ヒーターが必要でないようにすることができる。
【００１４】本シリコンチップボデーはコールドヘッダ
に直接に装着されるが、その際、ＴＡＢリードのみによ
り電気的および熱的にピッチトランスレータ回路ボード
に装着されることに注目されたい。ＴＡＢリードの断面
が通常、幅2ミルで厚さ１ミルと非常に小さいので、熱
伝導は非常に小さい。シリコンチップボデーは非密閉的
組み立ておを行うときは空気により、密閉的組み立てを
行うときは真空により、ピッチトランスレータから孤立
される。薄壁ステンレススチール製ピンは通常２９ゲー
ジのものであるが、すべての金属のうちでステンレスス
チールは最も熱伝導しにくいので、これは非常に熱伝導
の小さいものである。その一方でステンレススチールの
機械的特性は壁が非常に薄くでき、その結果熱的断面積
を小さくできるものである。
【００１５】
【効果】以上に説明したように、本発明の改良したチッ
プパッケージ組立体および改良したチップパッケージ組
立て方法はチップから冷却源までの熱的経路を強化し、
電導路の材料の選択および形態の工夫によりその熱的伝
導を低減することができる。
【図面の簡単な説明】
【図１】 第一サブ組立体の組立てプロセスを示す流れ
図である。
【図２】 第二サブ組立体の組立てプロセスを示す流れ
図である。
【図３】 第一および第二サブ組立体の最終組立てプロ
セスを示す流れ図である。
【図４】 半導体チップおよびテープ自動接合（TAB）
フレームの組立てを示す分解斜視図である。
【図５】 リードを充当したチップへのコールドヘッダ
の組み立てを示す分解斜視図である。
【図６】 半導体チップとコールドヘッダを組み立て、
ＴＡＢリードをＴＡＢフレームから切断して成形したも
のを示す斜視図である。
【図７】 図６の構造体の部分的立面図で、コールドヘ
ッダおよび成形したＴＡＢリードを示す部分的立面図で
ある。
【図８】 チップとコールドヘッダからなる構造体への
ヘッダフレームの組み立てを示す分解斜視図である。
【図９】 ＴＡＢリード周辺ピッチを薄壁中空ピンを受
容することのできる小さな孔からなるアレイピッチに転
移するのに使用するピッチトランスレータプリント回路
ボードの斜視図である。図９はまたプリント回路ボード
の隅、リードパッド、導体および孔を示す拡大図を含ん
でいる。
【図１０】 複数の薄壁中空ピンをピッチトランスレー
タプリント回路ボードの孔に組み立てを示す分解斜視図
である。
【図１１】 コールドヘッダと半導体チップをピッチト
ランスレータプリント回路ボードに組み立てたときのヘ
ッダフレームの組み立てを示す分解斜視図である。
【図１２】 図１１に類似の図で、ヘッダフレームおよ
びプリント回路ボードが僅かに分離しており、チップリ
ードがプリント回路ボード上の導体素子に付着されてい
ることを示す図である。
【図１３】 図１２の構造体への空洞絶縁体の組み立て
を示す分解斜視図である。
【符号の説明】
４０ テープ自動接合（ＴＡＢ）フレーム ４２ 半導体チップ ４４ リード ４６ コールドヘッダ ４８ ヘッダフレーム ５０ 熱的絶縁ヘッダフレーム ６０ プリント回路ボード ６２ 孔 ６４ パッド ６６ 導体 ６８ 中空ピン ７６ 空洞絶縁体

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ用冷却パッケージであって
    複数のリードが接続された半導体チップと、 該半導体チップに固定されたコールドヘッダと、 該コールドヘッダおよび該半導体チップに装着された断
    熱ヘッダフレームと、 該ヘッダフレームに装着されるピッチトランスレータに
    して該半導体チップの該リードに対して電気的に結合さ
    れるように配置された複数の孔を有するピッチトランス
    レータと、 各々が該ピッチトランスレータの孔の一つの中に配置さ
    れて該半導体チップの該リードの一つに電気的に結合さ
    れる複数の装着デバイスと、 該ヘッダフレームに装着される空洞絶縁体とを含むパッ
    ケージ。
  2. 【請求項２】 冷却パッケージ内に半導体チップを組み
    立てる方法であって、 (a) チップにリードを充当
    するステップと、(b) 該チップをコールドヘッダに装着
    するステップと、(c) 該チップおよびコールドヘッダを
    ヘッダフレームに装着するステップと、(d) 該ピッチト
    ランスレータの孔のアレイに該チップリードを転移する
    ためのピッチトランスレータを与えるステップと、(e)
    該ピッチトランスレータの該孔に装着デバイスを装着す
    るステップと、 (f) 該チップのリードを該ピッチ
    トランスレータに装着するステップと、 (g) 該ピ
    ッチトランスレータを該ヘッダフレームに装着するステ
    ップと、 (h) 該組み立てたヘッダフレームおよび
    ピッチトランスレータに空洞絶縁体を装着するステップ
    とを含む半導体チップ組み立て方法。
  3. 【請求項３】 冷却パッケージ内に半導体チップを組み
    立てる方法であって、 (a) 複数のリードを有する
    チップがコールドヘッダに装着され、かつその組み合わ
    せが断熱ヘッダフレームに装着されるようにされた第一
    サブ組立体を与えるステップと、(b) 該チップリードの
    ピッチを小さな孔のアレイピッチに転移させるとともに
    複数の装着デバイスの各々を該孔の一つの中に配置する
    ようにされたピッチトランスレータを含む第二サブ組立
    体を与えるステップと、(c) 該チップリードの各々を該
    ピッチトランスレータに対して電気的に接続するステッ
    プと、(d) 該ピッチトランスレータを該ヘッダフレーム
    に装着するステップと、(e) 該組み立てたピッチトラン
    スレータおよびヘッダフレームに対し空洞絶縁体を装着
    するステップとを含む半導体チップ組み立て方法。
JP6031653A 1993-03-01 1994-03-01 半導体チップ用冷却パッケージおよびその製造方法 Pending JPH0750367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/024,129 US5427984A (en) 1993-03-01 1993-03-01 Method of making a cooling package for a semiconductor chip
US08/024,129 1993-03-01

Publications (1)

Publication Number Publication Date
JPH0750367A true JPH0750367A (ja) 1995-02-21

Family

ID=21819014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6031653A Pending JPH0750367A (ja) 1993-03-01 1994-03-01 半導体チップ用冷却パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US5427984A (ja)
JP (1) JPH0750367A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054676A (en) * 1998-02-09 2000-04-25 Kryotech, Inc. Method and apparatus for cooling an integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
DE3611658A1 (de) * 1985-04-05 1986-10-16 Omron Tateisi Electronics Co., Kyoto Elektronikbauteilaufbau
JPS629649A (ja) * 1985-07-08 1987-01-17 Nec Corp 半導体用パツケ−ジ
US4748495A (en) * 1985-08-08 1988-05-31 Dypax Systems Corporation High density multi-chip interconnection and cooling package
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US4803546A (en) * 1986-09-17 1989-02-07 Fujitsu Limited Heatsink package for flip-chip IC
US5019940A (en) * 1987-02-24 1991-05-28 Thermalloy Incorporated Mounting apparatus for electronic device packages
US4826440A (en) * 1987-10-23 1989-05-02 Molex Incorporated Chip carrier and header assembly and terminals therefor
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어

Also Published As

Publication number Publication date
US5427984A (en) 1995-06-27

Similar Documents

Publication Publication Date Title
US5157480A (en) Semiconductor device having dual electrical contact sites
US5734556A (en) Mechanical heat sink attachment having two pin headers and a spring clip
US5933327A (en) Wire bond attachment of a integrated circuit package to a heat sink
US5065281A (en) Molded integrated circuit package incorporating heat sink
US9373563B2 (en) Semiconductor assembly having a housing
EP0618618A1 (en) Apparatus for containing and cooling an integrated circuit device
US5721454A (en) Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
KR950000203B1 (ko) 전력용 반도체 장치
JP3045308B2 (ja) 熱特性及び信号対雑音比が改良された高速ｃｃｄ像センサの取り付け装置
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
JPH0325022B2 (ja)
JPH1082698A (ja) 測定抵抗体を有する温度センサ
WO1981003734A1 (en) Heat pin integrated circuit packaging
US5050036A (en) Liquid cooled integrated circuit assembly
JPH0789576B2 (ja) ヒートシンク機能を有する集積回路用パッケージ及びその製造方法
JPH0750367A (ja) 半導体チップ用冷却パッケージおよびその製造方法
JP2848359B2 (ja) セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス
JPH10189815A (ja) 半導体素子搭載基板の実装構造
JP2002026246A (ja) 半導体装置
JP3156630B2 (ja) パワー回路実装ユニット
US5313091A (en) Package for a high power electrical component
JPH0518862Y2 (ja)
JP2603101B2 (ja) 電子部品搭載用基板
JPH051079Y2 (ja)
JPS59155158A (ja) 半導体装置の冷却構造