JPH0750283A - 半導体ウエハのエッチング方法 - Google Patents
半導体ウエハのエッチング方法Info
- Publication number
- JPH0750283A JPH0750283A JP19612193A JP19612193A JPH0750283A JP H0750283 A JPH0750283 A JP H0750283A JP 19612193 A JP19612193 A JP 19612193A JP 19612193 A JP19612193 A JP 19612193A JP H0750283 A JPH0750283 A JP H0750283A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor
- layer
- etchant
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】任意のエッチングを使用して、エッチングの膜
厚の制御が精度良く行える半導体ウエハのエッチング方
法を提供すること。 【構成】２層以上の半導体層からなり、各半導体層の複
素誘電率あるいは禁制帯幅が異なる半導体のエッチング
において、エッチングしながら同時に複素誘電率あるい
は禁制帯幅を観測し、この変化に基づいてエッチングの
制御を行うことを特徴とする半導体ウエハのエッチング
方法。
厚の制御が精度良く行える半導体ウエハのエッチング方
法を提供すること。 【構成】２層以上の半導体層からなり、各半導体層の複
素誘電率あるいは禁制帯幅が異なる半導体のエッチング
において、エッチングしながら同時に複素誘電率あるい
は禁制帯幅を観測し、この変化に基づいてエッチングの
制御を行うことを特徴とする半導体ウエハのエッチング
方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエハのエッチ
ング方法、特に２層以上のエピタキシャル結晶層を有す
る（以下多層エピ構造という）ヘテロ接合をもつ半導体
ウエハのエッチングを制御する方法に関するものであ
る。
ング方法、特に２層以上のエピタキシャル結晶層を有す
る（以下多層エピ構造という）ヘテロ接合をもつ半導体
ウエハのエッチングを制御する方法に関するものであ
る。
【０００２】
【従来の技術】現在、電子デバイスあるいは光デバイス
に用いられる多層エピ構造の半導体ウエハは、複素誘電
率及び禁制帯幅の異なる２種以上の半導体層からなって
いる。その層間には多くのヘテロ接合が存在する。デバ
イスの作製においては、しばしばヘテロ接合界面までを
エッチングで除去する必要に迫られる。例えば、図２に
示す選択ドープヘテロ構造、いわゆるＨＥＭＴ構造にお
いては、最上層のｎ−ＧａＡｓオーミックコンタクト層
５をエッチングにより除去してＡｌＧａＡｓ層４の表面
を出し、この上にゲート電極７を蒸着して、図３のよう
にする必要がある。また、図４に示すｎ−ＡｌＧａＡｓ
エミッタ層１２を上部に設けたＡｌＧａＡｓ／ＧａＡｓ
系ヘテロバイポーラトランジスタ用エピ構造において
は、図５に示すようにベース電極１５をＰ+ −ＧａＡｓ
ベース層１１上に形成しなければならず、選択的にＡｌ
ＧａＡｓ層９をエッチングにより除去する必要がある。
に用いられる多層エピ構造の半導体ウエハは、複素誘電
率及び禁制帯幅の異なる２種以上の半導体層からなって
いる。その層間には多くのヘテロ接合が存在する。デバ
イスの作製においては、しばしばヘテロ接合界面までを
エッチングで除去する必要に迫られる。例えば、図２に
示す選択ドープヘテロ構造、いわゆるＨＥＭＴ構造にお
いては、最上層のｎ−ＧａＡｓオーミックコンタクト層
５をエッチングにより除去してＡｌＧａＡｓ層４の表面
を出し、この上にゲート電極７を蒸着して、図３のよう
にする必要がある。また、図４に示すｎ−ＡｌＧａＡｓ
エミッタ層１２を上部に設けたＡｌＧａＡｓ／ＧａＡｓ
系ヘテロバイポーラトランジスタ用エピ構造において
は、図５に示すようにベース電極１５をＰ+ −ＧａＡｓ
ベース層１１上に形成しなければならず、選択的にＡｌ
ＧａＡｓ層９をエッチングにより除去する必要がある。
【０００３】従来、このような必要性に対して、選択エ
ッチングと呼ばれる方法によりエッチングを実施してい
る。この方法は、除去したい層に対してエッチング速度
が速く、残したい層のエッチング速度が遅いようなエッ
チャントを使用することによって、除去したい層だけを
選択的に除去するという方法である。従って、エッチン
グ対象となる半導体の種類によってエッチャントを変え
る必要がある。さらに、上記のようなＡｌＧａＡｓに対
して選択的にＧａＡｓをエッチングする時と、ＧａＡｓ
に対してＡｌＧａＡｓを選択的にエッチングする時では
最適なエッチャントが全く異なるのが普通である。エッ
チング方法には、エッチング液に浸す方法、エッチング
ガスに接触させる方法など種々あるが、エッチャントに
関する状況は同じである。
ッチングと呼ばれる方法によりエッチングを実施してい
る。この方法は、除去したい層に対してエッチング速度
が速く、残したい層のエッチング速度が遅いようなエッ
チャントを使用することによって、除去したい層だけを
選択的に除去するという方法である。従って、エッチン
グ対象となる半導体の種類によってエッチャントを変え
る必要がある。さらに、上記のようなＡｌＧａＡｓに対
して選択的にＧａＡｓをエッチングする時と、ＧａＡｓ
に対してＡｌＧａＡｓを選択的にエッチングする時では
最適なエッチャントが全く異なるのが普通である。エッ
チング方法には、エッチング液に浸す方法、エッチング
ガスに接触させる方法など種々あるが、エッチャントに
関する状況は同じである。
【０００４】
【発明が解決しようとする課題】従来の方法では、材料
の組み合わせごとにエッチャントが異なり、このエッチ
ャントを見い出すことが難しい。特にＡｌＧａＡｓとい
った混晶を対象とする場合、混晶組成によっても最適な
エッチャントが変わり、困難さを増している。
の組み合わせごとにエッチャントが異なり、このエッチ
ャントを見い出すことが難しい。特にＡｌＧａＡｓとい
った混晶を対象とする場合、混晶組成によっても最適な
エッチャントが変わり、困難さを増している。
【０００５】また、例えば、前記の図４及び図５のヘテ
ロ接合バイポーラトランジスタ構造の場合を例にとる
と、残したいベース層１１がその上の層と比べて１／３
〜１／１０と薄いことが多く、また、ベース層１１が削
れるほどトランジスタの増幅率が落ちるので、できるだ
けベース層は削りたくない。しかし、エッチング速度の
比（選択比）が１００倍以上の良好なエッチャントを見
い出すことは難しく、通常はベース層も僅かに削れてし
まう。これが、特性の劣化を招き、また、ベース層を薄
層化する際の障害要因になっている。
ロ接合バイポーラトランジスタ構造の場合を例にとる
と、残したいベース層１１がその上の層と比べて１／３
〜１／１０と薄いことが多く、また、ベース層１１が削
れるほどトランジスタの増幅率が落ちるので、できるだ
けベース層は削りたくない。しかし、エッチング速度の
比（選択比）が１００倍以上の良好なエッチャントを見
い出すことは難しく、通常はベース層も僅かに削れてし
まう。これが、特性の劣化を招き、また、ベース層を薄
層化する際の障害要因になっている。
【０００６】現状のエッチング制御方法では、このため
には選択比を高めるしかないが、エッチャントの発見が
極めて難しい。さらに、ヘテロ接合バイポーラトランジ
スタでは、最近トランジスタの特性向上のためのヘテロ
界面において、混晶組成をなだらかに変える構造が有効
とされ、このような構造ではエッチングを停止させるヘ
テロ界面が曖昧となり、選択エッチングではエッチング
量の制御が極めて困難となる。上記の事情は、ＩｎＡｌ
Ａｓ／ＩｎＧａＡｓヘテロ接合バイポーラトランジスタ
構造など、現在研究が始まって間もない材料について
は、さらに厳しいものとなっており、選択比によらない
エッチング方法が望まれている。
には選択比を高めるしかないが、エッチャントの発見が
極めて難しい。さらに、ヘテロ接合バイポーラトランジ
スタでは、最近トランジスタの特性向上のためのヘテロ
界面において、混晶組成をなだらかに変える構造が有効
とされ、このような構造ではエッチングを停止させるヘ
テロ界面が曖昧となり、選択エッチングではエッチング
量の制御が極めて困難となる。上記の事情は、ＩｎＡｌ
Ａｓ／ＩｎＧａＡｓヘテロ接合バイポーラトランジスタ
構造など、現在研究が始まって間もない材料について
は、さらに厳しいものとなっており、選択比によらない
エッチング方法が望まれている。
【０００７】上記の他、エッチング後の表面状態も重要
で、エッチングによって曇りが発生したり、ダメージが
発生したりしてはならない。一般に、鏡面となるエッチ
ャントと、選択比の高いエッチャントは異なり、このこ
とも選択比の高いエッチャントの発見をさらに難しくし
ている。
で、エッチングによって曇りが発生したり、ダメージが
発生したりしてはならない。一般に、鏡面となるエッチ
ャントと、選択比の高いエッチャントは異なり、このこ
とも選択比の高いエッチャントの発見をさらに難しくし
ている。
【０００８】本発明の目的は、前記した従来の欠点を解
消し、任意のエッチャントに対して制御性良くエッチン
グを行える方法を提供することにある。
消し、任意のエッチャントに対して制御性良くエッチン
グを行える方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の上記課題は、ヘ
テロ界面でのエッチングの停止を、エッチャントの選択
によるエッチング比（選択比という）に頼るのではな
く、エッチング中に同時に半導体の複素誘電率あるいは
禁制帯幅を直接測定してヘテロ界面を検知し、エッチン
グを制御するようにした次の本発明の半導体ウエハのエ
ッチング方法によって達成される。
テロ界面でのエッチングの停止を、エッチャントの選択
によるエッチング比（選択比という）に頼るのではな
く、エッチング中に同時に半導体の複素誘電率あるいは
禁制帯幅を直接測定してヘテロ界面を検知し、エッチン
グを制御するようにした次の本発明の半導体ウエハのエ
ッチング方法によって達成される。
【００１０】すなわち、１）２層以上の半導体層からな
り、各半導体層の複素誘電率が異なる半導体のエッチン
グにおいて、エッチングしながら同時に複素誘電率を観
測し、この変化に基づいてエッチングの制御を行うこと
を特徴とする半導体ウエハのエッチング方法。及び、 ２）２層以上の半導体層からなり、各半導体層の禁制帯
幅が異なる半導体のエッチングにおいて、エッチングし
ながら同時に禁制帯幅を観測し、この変化に基づいてエ
ッチングの制御を行うことを特徴とする半導体ウエハの
エッチング方法。
り、各半導体層の複素誘電率が異なる半導体のエッチン
グにおいて、エッチングしながら同時に複素誘電率を観
測し、この変化に基づいてエッチングの制御を行うこと
を特徴とする半導体ウエハのエッチング方法。及び、 ２）２層以上の半導体層からなり、各半導体層の禁制帯
幅が異なる半導体のエッチングにおいて、エッチングし
ながら同時に禁制帯幅を観測し、この変化に基づいてエ
ッチングの制御を行うことを特徴とする半導体ウエハの
エッチング方法。
【００１１】
【作用】上記エッチング方法により、選択比を問題にす
ることなく、良好な表面が得られるエッチャントにより
エッチングが可能となり、かつ、ヘテロ界面においてエ
ッチングを止めることは勿論、なだらかな混晶組成の変
化するヘテロ界面においても任意の組成の点でエッチン
グを止めること等ヘテロ界面でのエッチングの制御性を
格段と向上させた。
ることなく、良好な表面が得られるエッチャントにより
エッチングが可能となり、かつ、ヘテロ界面においてエ
ッチングを止めることは勿論、なだらかな混晶組成の変
化するヘテロ界面においても任意の組成の点でエッチン
グを止めること等ヘテロ界面でのエッチングの制御性を
格段と向上させた。
【００１２】本発明の半導体の複素誘電率を直接測定し
てヘテロ界面を検知してエッチングを制御する方法は複
素誘電率が測定できるすべての半導体に適用可能であ
る。
てヘテロ界面を検知してエッチングを制御する方法は複
素誘電率が測定できるすべての半導体に適用可能であ
る。
【００１３】屈折率や消衰係数は、複素誘電率と本質的
に同じ光学物性を表している。また、反射率は複素誘電
率で一義的に決まる。従って、本発明における複素誘電
率は、そのまま屈折率、消衰係数あるいは反射率と読み
替えても同じ効果が得られる。
に同じ光学物性を表している。また、反射率は複素誘電
率で一義的に決まる。従って、本発明における複素誘電
率は、そのまま屈折率、消衰係数あるいは反射率と読み
替えても同じ効果が得られる。
【００１４】また、本発明の半導体の禁制帯幅を直接測
定してヘテロ界面を検知してエッチングを制御する方法
は禁制帯幅が測定できるすべての半導体に適用可能であ
る。禁制帯幅を光学的に測定する手段として、フォトリ
フレクタンス法、フォトルミネセンス法が適用できる。
定してヘテロ界面を検知してエッチングを制御する方法
は禁制帯幅が測定できるすべての半導体に適用可能であ
る。禁制帯幅を光学的に測定する手段として、フォトリ
フレクタンス法、フォトルミネセンス法が適用できる。
【００１５】複素誘電率を光学的に測定する手段とし
て、エリプソメトリ法、分光エリプソメトリ法がある。
反射率を測定する手段として、フォトリフレクタンス法
がある。本発明は複素誘電率の実数部分である誘電率を
測定しても同じ効果が得られる。また、禁制帯幅を光学
的に測定する手段として、フォトリフレクタンス法、フ
ォトルミネセンス法がある。
て、エリプソメトリ法、分光エリプソメトリ法がある。
反射率を測定する手段として、フォトリフレクタンス法
がある。本発明は複素誘電率の実数部分である誘電率を
測定しても同じ効果が得られる。また、禁制帯幅を光学
的に測定する手段として、フォトリフレクタンス法、フ
ォトルミネセンス法がある。
【００１６】本発明は、半導体の膜のドライエッチング
にもウェットエッチングにも適用できる。またスパッタ
リングにより半導体を削る場合にも、実質的にはエッチ
ングと同等であり本発明の方法が適用できる。
にもウェットエッチングにも適用できる。またスパッタ
リングにより半導体を削る場合にも、実質的にはエッチ
ングと同等であり本発明の方法が適用できる。
【００１７】
【実施例】本発明の実施例を説明する。ただし、以下の
実施例は本発明を制限するものではない。
実施例は本発明を制限するものではない。
【００１８】本実施例においてエッチングは常温のウェ
ットエッチングを用い、エッチャントとして燐酸：過酸
化水素水：エチレングリコールを１：１：１２の組成比
で混合したものを使用した。エッチングを行う容器は石
英製容器を用いた。
ットエッチングを用い、エッチャントとして燐酸：過酸
化水素水：エチレングリコールを１：１：１２の組成比
で混合したものを使用した。エッチングを行う容器は石
英製容器を用いた。
【００１９】（実施例１）図６に本発明のエッチング制
御法を適用してエッチングする半導体の層構造を示す。
御法を適用してエッチングする半導体の層構造を示す。
【００２０】分光エリプソメトリ法で測定しながら、エ
ッチングを行った。弱い光強度で十分な測定感度が得ら
れるように、エッチングに使用する容器は、光が容器に
垂直に入射し、また出射するように、かつ試料にはブリ
ュースター角で入射するような形とした。
ッチングを行った。弱い光強度で十分な測定感度が得ら
れるように、エッチングに使用する容器は、光が容器に
垂直に入射し、また出射するように、かつ試料にはブリ
ュースター角で入射するような形とした。
【００２１】測定波長をしぼって測定時間を短縮するこ
とにより、測定スペクトルを半導体の各層の複素誘電率
（物性定数）を使って十分な速さで膜厚値に変換でき、
膜厚を測定しながらエッチングを行っても十分の精度で
エッチング膜厚を制御できるように工夫した。これによ
りエッチングをしながら膜厚を観測し、所定の厚さでエ
ッチングを停止させた。
とにより、測定スペクトルを半導体の各層の複素誘電率
（物性定数）を使って十分な速さで膜厚値に変換でき、
膜厚を測定しながらエッチングを行っても十分の精度で
エッチング膜厚を制御できるように工夫した。これによ
りエッチングをしながら膜厚を観測し、所定の厚さでエ
ッチングを停止させた。
【００２２】エッチング時には表面の一部をマスクし
て、エッチング後の段差測定が可能なようにした。図１
には本発明の方法で制御した時のエッチングの深さと、
段差測定、及び電子顕微鏡による断面観察からの膜厚の
実測値を比較して示す。
て、エッチング後の段差測定が可能なようにした。図１
には本発明の方法で制御した時のエッチングの深さと、
段差測定、及び電子顕微鏡による断面観察からの膜厚の
実測値を比較して示す。
【００２３】エッチングの深さと、段差測定、及び電子
顕微鏡による膜厚の値との間には良好な一致が見られ、
２nm以下の精度でエッチングが制御できることがわかっ
た。 （実施例２）図７に本発明のエッチング制御法を適用し
てエッチングする半導体の層構造を示す。
顕微鏡による膜厚の値との間には良好な一致が見られ、
２nm以下の精度でエッチングが制御できることがわかっ
た。 （実施例２）図７に本発明のエッチング制御法を適用し
てエッチングする半導体の層構造を示す。
【００２４】フォトリフレクタンス法により反射率を測
定しながら、エッチングを行った。反射率スペクトルを
測定するエネルギー範囲を、予想される禁制帯幅近傍に
しぼること、及び反射率スペクトルから禁制帯幅を求め
る計算プログラムを最適化することによって、禁制帯幅
を求める速度と精度を増し、禁制帯幅を観測しながら十
分の精度でエッチングできるように工夫した。
定しながら、エッチングを行った。反射率スペクトルを
測定するエネルギー範囲を、予想される禁制帯幅近傍に
しぼること、及び反射率スペクトルから禁制帯幅を求め
る計算プログラムを最適化することによって、禁制帯幅
を求める速度と精度を増し、禁制帯幅を観測しながら十
分の精度でエッチングできるように工夫した。
【００２５】図８に示すように、エッチングして行くと
途中で禁制帯幅が変化する。これは各層の禁制帯幅に対
応している。実際に種々の禁制帯幅でエッチングを停止
させて、その時の膜厚を段差計や電子顕微鏡により断面
観察からの膜厚の値と比較した。結果を図９に示す。
途中で禁制帯幅が変化する。これは各層の禁制帯幅に対
応している。実際に種々の禁制帯幅でエッチングを停止
させて、その時の膜厚を段差計や電子顕微鏡により断面
観察からの膜厚の値と比較した。結果を図９に示す。
【００２６】エッチングの深さと、段差測定、及び電子
顕微鏡による膜厚の値には良好な一致が見られ、この方
法が組成がなだらかに変化するような試料に対してのエ
ッチング制御方法として、十分の精度を持っていること
がわかった。
顕微鏡による膜厚の値には良好な一致が見られ、この方
法が組成がなだらかに変化するような試料に対してのエ
ッチング制御方法として、十分の精度を持っていること
がわかった。
【００２７】この結果から、組成が界面で急峻に変化す
るような場合は、はるかに容易に界面を検知でき、エッ
チングも容易に制御できると考えられる。
るような場合は、はるかに容易に界面を検知でき、エッ
チングも容易に制御できると考えられる。
【００２８】（実施例３）実施例２で用いた半導体につ
いて、エッチングと同時にフォトルミネセンス測定を行
い、このピーク波長から禁制帯幅を求めて、実施例２の
場合と同様なエッチング制御を試みた。この時には、ヘ
テロ界面までエッチングが及ばない時点でフォトルミネ
センスのピーク波長が変化してしまった。これは、表面
空乏層が伸びて、表面での発光より内部での発光の方が
強度が増したため、表面の状態が測定できなくなってし
まったためと思われる。エピタキシャル層のキャリア濃
度を増せば、表面空乏層が薄くなり、ピーク波長の変化
する位置とヘテロ界面位置との差は減少すると考えられ
る。ヘテロ接合バイポーラトランジスタ用のエピタキシ
ャル構造は通常、ドーピング濃度が高いため、その誤差
は僅かであり、エッチングの制御に適用することも不可
能ではないと考えられる。
いて、エッチングと同時にフォトルミネセンス測定を行
い、このピーク波長から禁制帯幅を求めて、実施例２の
場合と同様なエッチング制御を試みた。この時には、ヘ
テロ界面までエッチングが及ばない時点でフォトルミネ
センスのピーク波長が変化してしまった。これは、表面
空乏層が伸びて、表面での発光より内部での発光の方が
強度が増したため、表面の状態が測定できなくなってし
まったためと思われる。エピタキシャル層のキャリア濃
度を増せば、表面空乏層が薄くなり、ピーク波長の変化
する位置とヘテロ界面位置との差は減少すると考えられ
る。ヘテロ接合バイポーラトランジスタ用のエピタキシ
ャル構造は通常、ドーピング濃度が高いため、その誤差
は僅かであり、エッチングの制御に適用することも不可
能ではないと考えられる。
【００２９】
【発明の効果】以上説明したように本発明のエッチング
方法によれば、エッチングしながら複素誘電率あるいは
禁制帯幅を観測することにより、従来より精度良くエッ
チングを制御でき、かつ使用するエッチャントを自由に
選択できる。
方法によれば、エッチングしながら複素誘電率あるいは
禁制帯幅を観測することにより、従来より精度良くエッ
チングを制御でき、かつ使用するエッチャントを自由に
選択できる。
【図１】複素誘電率をパラメータとしてエッチングした
膜厚と実測膜厚との関係図である。
膜厚と実測膜厚との関係図である。
【図２】ヘテロ接合を有する多層エピ構造の半導体の一
例の断面構造を示す断面図である。
例の断面構造を示す断面図である。
【図３】図２の半導体の層をエッチングして電極を設け
たトランジスタの断面構造を示す断面図である。
たトランジスタの断面構造を示す断面図である。
【図４】ヘテロ接合を有する多層エピ構造の半導体の他
の一例の断面構造を示す断面図である。
の一例の断面構造を示す断面図である。
【図５】図４の半導体の層をエッチングして電極を設け
たトランジスタの断面構造を示す断面図である。
たトランジスタの断面構造を示す断面図である。
【図６】実施例１に用いたヘテロ接合を有する多層エピ
構造の半導体の例の断面構造を示す断面図である。
構造の半導体の例の断面構造を示す断面図である。
【図７】実施例２に用いたヘテロ接合を有する多層エピ
構造の半導体の例の断面構造を示す断面図である。
構造の半導体の例の断面構造を示す断面図である。
【図８】禁制帯幅のエッチングに伴う変化を示す関係図
である。
である。
【図９】禁制帯幅率パラメータとしてエッチングした膜
厚と実測膜厚との関係図である。
厚と実測膜厚との関係図である。
１ 半絶縁性ＧａＡｓ基板 ２ アンドープＧａＡｓ層 ３ 二次元電子ガス層 ４ ｎ型ＡｌＧａＡｓ電子供給層 ５ ｎ型ＧａＡｓオーミックコンタクト層 ６ ソース電極 ７ ゲート電極 ８ ドレイン電極 ９ ｎ+ −ＧａＡｓコレクタバッファ層 １０ ｎ−ＧａＡｓコレクタ層 １１ Ｐ+ −ＧａＡｓベース層 １２ ｎ−ＡｌＧａＡｓエミッタ層 １３ ｎ+ −ＩｎＧａＡｓエミッタキャップ層 １４ コレクタ電極 １５ ベース電極 １６ エミッタ電極 １７ ｐ型ＧａＡｓ層 １８ ｎ型ＡｌＧａＡｓ層 １９ ｎ型ＡｌＧａＡｓ組成グレーデッド層 ２０ ｎ型ＡｌＧａＡｓ層（Ａｌ組成0.3 ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/778 21/338 29/812 Ｈ０１Ｌ 29/205 7376−4Ｍ 29/80 Ｈ
Claims (6)
- 【請求項１】２層以上の半導体層からなり、各半導体層
の複素誘電率が異なる半導体のエッチングにおいて、エ
ッチングしながら同時に複素誘電率を観測し、この変化
に基づいてエッチングの制御を行うことを特徴とする半
導体ウエハのエッチング方法。 - 【請求項２】光を使って複素誘電率を観測することを特
徴とする請求項１に記載の半導体ウエハのエッチング方
法。 - 【請求項３】前記エッチング時にエッチャントを通して
エリプソメトリ測定を行い、その測定値の変化に基づい
てエッチングの制御を行うことを特徴とする請求項１に
記載の半導体ウエハのエッチング方法。 - 【請求項４】２層以上の半導体層からなり、各半導体層
の禁制帯幅が異なる半導体のエッチングにおいて、エッ
チングしながら同時に禁制帯幅を観測し、この変化に基
づいてエッチングの制御を行うことを特徴とする半導体
ウエハのエッチング方法。 - 【請求項５】光を使って禁制帯幅を観測することを特徴
とする請求項１に記載の半導体ウエハのエッチング方
法。 - 【請求項６】前記エッチング時にエッチャントを通して
フォトレフレクタンス測定を行い、その測定値の変化に
基づいてエッチングの制御を行うことを特徴とする請求
項１に記載の半導体ウエハのエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19612193A JPH0750283A (ja) | 1993-08-06 | 1993-08-06 | 半導体ウエハのエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19612193A JPH0750283A (ja) | 1993-08-06 | 1993-08-06 | 半導体ウエハのエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750283A true JPH0750283A (ja) | 1995-02-21 |
Family
ID=16352595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19612193A Pending JPH0750283A (ja) | 1993-08-06 | 1993-08-06 | 半導体ウエハのエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239534A (ja) * | 2012-05-14 | 2013-11-28 | Mitsubishi Electric Corp | 半導体製品の製造方法、半導体製造装置 |
-
1993
- 1993-08-06 JP JP19612193A patent/JPH0750283A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239534A (ja) * | 2012-05-14 | 2013-11-28 | Mitsubishi Electric Corp | 半導体製品の製造方法、半導体製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101276995A (zh) | 半导体激光器芯片及其制造方法 | |
| CN1632957A (zh) | 采用砷化镓基含磷材料的紫外增强光电探测器及制作方法 | |
| US5374328A (en) | Method of fabricating group III-V compound | |
| JPH0661187A (ja) | 電子デバイスおよびその製造方法 | |
| US5360755A (en) | Method of manufacturing a dual field effect transistor | |
| KR920010128B1 (ko) | 반도체 장치 제작 공정 | |
| US5370767A (en) | Selective dry etching method for compound semiconductor and production method of semiconductor device | |
| JPH0750283A (ja) | 半導体ウエハのエッチング方法 | |
| US4396443A (en) | Reduction of leakage current in InGaAs diodes | |
| JPH0797573B2 (ja) | ヒ化アルミニウムガリウムの選択エッチング法 | |
| JP2626494B2 (ja) | エッチングダメージの評価方法 | |
| US7241699B2 (en) | Wide bandgap semiconductor device construction | |
| JPS6354228B2 (ja) | ||
| Ramam et al. | Study of Mesa Undercuts Produced in GaAs with H 3 PO 4‐Based Etchants | |
| GB2217108A (en) | Semiconductor device etching using indium containing etch stop | |
| JP2597105Y2 (ja) | ホール素子 | |
| JP3173286B2 (ja) | Ｈｅｍｔ構造エピタキシャルウェハの評価方法 | |
| Cheng et al. | Silicon Oxide enhanced Schottky gate In 0.53 Ga 0.47 As FET's with a self-aligned recessed gate structure | |
| KR890003416B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| Twu | A process monitor of residual films by ellipsometry | |
| JPH02273942A (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JPH06196504A (ja) | 半導体装置およびその製造方法 | |
| Moussa et al. | Deep in situ dry-etch monitoring of III-V multilayer structures using laser reflectometry and reflectivity modeling | |
| Ikossi‐Anastasiou et al. | Interface states in regrown GaAs p‐n junctions by selective molecular beam epitaxy | |
| Lechaton et al. | Precision reactive sputter etching and its applications |