JPH0750280A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0750280A JPH0750280A JP21208493A JP21208493A JPH0750280A JP H0750280 A JPH0750280 A JP H0750280A JP 21208493 A JP21208493 A JP 21208493A JP 21208493 A JP21208493 A JP 21208493A JP H0750280 A JPH0750280 A JP H0750280A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- chips
- thickness
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 α線遮蔽膜を含むチップの厚さを精度よく加
工できるようにして、ヒートシンクにチップ裏面を一括
接触させる場合に接触不良の発生することのないように
する。 【構成】 ウェハ１を半導体チップ３に切断し〔図１
（ｂ）〕、α線遮蔽用兼表面保護用のシリコン樹脂フィ
ルム４をチップ表面に接着する〔図１（ｃ）〕。チップ
裏面をダイヤモンドホイール６にて研削し〔図１
（ｄ）〕、トータル厚ｚのチップを得る〔図１
（ｅ）〕。ＴＡＢリード７にて半導体チップ３−配線基
板８間を接続し、チップ裏面をヒートシンク９に接触さ
せる〔図１（ｆ）〕。
工できるようにして、ヒートシンクにチップ裏面を一括
接触させる場合に接触不良の発生することのないように
する。 【構成】 ウェハ１を半導体チップ３に切断し〔図１
（ｂ）〕、α線遮蔽用兼表面保護用のシリコン樹脂フィ
ルム４をチップ表面に接着する〔図１（ｃ）〕。チップ
裏面をダイヤモンドホイール６にて研削し〔図１
（ｄ）〕、トータル厚ｚのチップを得る〔図１
（ｅ）〕。ＴＡＢリード７にて半導体チップ３−配線基
板８間を接続し、チップ裏面をヒートシンク９に接触さ
せる〔図１（ｆ）〕。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体基板の裏面を研削して半導体基板
の厚さを一定に加工する工程を含む半導体装置の製造方
法に関する。
に関し、特に、半導体基板の裏面を研削して半導体基板
の厚さを一定に加工する工程を含む半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置は、通常、所定の厚さの半導
体ウェハの一主面に半導体素子と配線とを形成し、その
後に素子の形成されていない裏面を研削して所望の厚さ
に調整した後、チップに切断し、ケース内に組み込んで
部品として完成させるものであり、この状態で装置に実
装される。ここで、所望の厚さとは組立上の制約から３
００〜５００μｍ程度であり、一方、半導体ウェハの加
工工程では機械的強度の必要性や熱処理時の結晶欠陥防
止の必要性から５００〜８００μｍの厚さを必要とす
る。したがって、始めから所望の厚さのウェハを用いる
ようにして研削を省略することはできない。
体ウェハの一主面に半導体素子と配線とを形成し、その
後に素子の形成されていない裏面を研削して所望の厚さ
に調整した後、チップに切断し、ケース内に組み込んで
部品として完成させるものであり、この状態で装置に実
装される。ここで、所望の厚さとは組立上の制約から３
００〜５００μｍ程度であり、一方、半導体ウェハの加
工工程では機械的強度の必要性や熱処理時の結晶欠陥防
止の必要性から５００〜８００μｍの厚さを必要とす
る。したがって、始めから所望の厚さのウェハを用いる
ようにして研削を省略することはできない。
【０００３】上記の一般的な使用方法に加えて、システ
ムの高速化・高密度化を図るため、近年では半導体チッ
プをケースを介さずに直接装置基板に実装する方法が用
いられるようになってきている。すなわち、チップ表面
に突起電極（バンプ電極）を設け、ＴＡＢ（Tape Autom
ated Bonding）方式等によるリードを介して装置基板に
直接接続する方法である。通常、上記のチップは、装置
基板上に多数個実装され、チップの放熱のためのヒート
シンク等は複数のチップ裏面に共通に接触する方式が採
用される。なお、上記実装方式が採られる場合、メモリ
素子等のα線によって誤動作を起こす虞のある素子にあ
っては、チップ上にα線遮蔽用の樹脂フィルムを貼り付
けることが行われている。
ムの高速化・高密度化を図るため、近年では半導体チッ
プをケースを介さずに直接装置基板に実装する方法が用
いられるようになってきている。すなわち、チップ表面
に突起電極（バンプ電極）を設け、ＴＡＢ（Tape Autom
ated Bonding）方式等によるリードを介して装置基板に
直接接続する方法である。通常、上記のチップは、装置
基板上に多数個実装され、チップの放熱のためのヒート
シンク等は複数のチップ裏面に共通に接触する方式が採
用される。なお、上記実装方式が採られる場合、メモリ
素子等のα線によって誤動作を起こす虞のある素子にあ
っては、チップ上にα線遮蔽用の樹脂フィルムを貼り付
けることが行われている。
【０００４】次に、上記実装方式に適合する半導体装置
の従来の製造方法について図５を参照して説明する。ま
ず、図５（ａ）に示すように、素子と配線が形成され表
面にバンプ２の形成されたウェハ１を用意し、このウェ
ハ１上に表面保護用樹脂フィルム１１（厚さ５００μｍ
程度）を貼付ける〔図５（ｂ）〕。然る後、所定の間隙
ｘにセットした研削装置で裏面を研削する〔図５
（ｃ）〕。その後、樹脂フィルム１１を除去し、厚さｙ
のウェハを得る〔図５（ｄ）〕。
の従来の製造方法について図５を参照して説明する。ま
ず、図５（ａ）に示すように、素子と配線が形成され表
面にバンプ２の形成されたウェハ１を用意し、このウェ
ハ１上に表面保護用樹脂フィルム１１（厚さ５００μｍ
程度）を貼付ける〔図５（ｂ）〕。然る後、所定の間隙
ｘにセットした研削装置で裏面を研削する〔図５
（ｃ）〕。その後、樹脂フィルム１１を除去し、厚さｙ
のウェハを得る〔図５（ｄ）〕。
【０００５】次に、これをチップ３に切断し〔図５
（ｅ）〕、α線遮蔽用のシリコン樹脂フィルム４を表面
に接着し、厚さｚのチップを得る〔図５（ｆ）〕。更
に、ＴＡＢリード７のインナリードボンディングを行っ
た後、チップの電気的検査を行い、その後、アウタリー
ドボンディングを行ってチップ−配線基板間を接続す
る。最後に、チップの搭載された配線基板８をヒートシ
ンク９のあるシステム内に実装して装置を完成する〔図
５（ｇ）〕。
（ｅ）〕、α線遮蔽用のシリコン樹脂フィルム４を表面
に接着し、厚さｚのチップを得る〔図５（ｆ）〕。更
に、ＴＡＢリード７のインナリードボンディングを行っ
た後、チップの電気的検査を行い、その後、アウタリー
ドボンディングを行ってチップ−配線基板間を接続す
る。最後に、チップの搭載された配線基板８をヒートシ
ンク９のあるシステム内に実装して装置を完成する〔図
５（ｇ）〕。
【０００６】
【発明が解決しようとする課題】上記実装方法を採る場
合、同一配線基板上に複数のチップを配し、チップ裏面
を同一のヒートシンク等で一括して冷却するものである
ため、個々のチップ厚にばらつきがあると、ヒートシン
クに十分裏面が接触しないチップが発生することにな
る。このような問題を避けるにはチップ厚のばらつきを
±１０μｍ程度以下に抑える必要があるが、従来の製法
では±４０〜７０μｍとなるものも発生するため、一部
のチップの冷却が不十分となり、チップ温度の上昇によ
る電気的性能の低下や、極端な場合はチップの破壊を生
じるという問題があった。
合、同一配線基板上に複数のチップを配し、チップ裏面
を同一のヒートシンク等で一括して冷却するものである
ため、個々のチップ厚にばらつきがあると、ヒートシン
クに十分裏面が接触しないチップが発生することにな
る。このような問題を避けるにはチップ厚のばらつきを
±１０μｍ程度以下に抑える必要があるが、従来の製法
では±４０〜７０μｍとなるものも発生するため、一部
のチップの冷却が不十分となり、チップ温度の上昇によ
る電気的性能の低下や、極端な場合はチップの破壊を生
じるという問題があった。
【０００７】従来の製造方法でこのような大きなばらつ
きの生じる理由は、研削装置の間隙（ｘ）の誤差約±１
０μｍに加え、以下のばらつきがチップ厚に加わるから
である。すなわち、表面保護用樹脂フィルム厚のばらつ
きが±１０μｍ程度、α線遮蔽用のシリコン樹脂フィル
ム厚のばらつきが±２０〜±５０μｍ程度加わる。これ
らはフィルム自体の製造ばらつきと、貼り付け時の押圧
力による厚さ変動の双方の要因による。その結果トータ
ルとしてのチップ厚ｚは±４０〜７０μｍという大きな
誤差を持ってしまう。
きの生じる理由は、研削装置の間隙（ｘ）の誤差約±１
０μｍに加え、以下のばらつきがチップ厚に加わるから
である。すなわち、表面保護用樹脂フィルム厚のばらつ
きが±１０μｍ程度、α線遮蔽用のシリコン樹脂フィル
ム厚のばらつきが±２０〜±５０μｍ程度加わる。これ
らはフィルム自体の製造ばらつきと、貼り付け時の押圧
力による厚さ変動の双方の要因による。その結果トータ
ルとしてのチップ厚ｚは±４０〜７０μｍという大きな
誤差を持ってしまう。
【０００８】
【課題を解決するための手段】上記ばらつき発生原因を
解消するために、本発明によれば、素子形成済みのウェ
ハを個々のチップに分割する工程と、各チップ上に素子
面を半永久的に保護するための保護膜を電極部を避けて
形成する工程と、半導体基板の裏面を研削して基板厚さ
を所望の値に加工する工程と、を備え、裏面研削はチッ
プの素子面を上記保護膜にて被覆した状態で行うことを
特徴とする半導体装置の製造方法が提供される。
解消するために、本発明によれば、素子形成済みのウェ
ハを個々のチップに分割する工程と、各チップ上に素子
面を半永久的に保護するための保護膜を電極部を避けて
形成する工程と、半導体基板の裏面を研削して基板厚さ
を所望の値に加工する工程と、を備え、裏面研削はチッ
プの素子面を上記保護膜にて被覆した状態で行うことを
特徴とする半導体装置の製造方法が提供される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例の製造工程
フローを示す工程断面図である。まず、半導体基板の一
主面に素子、配線およびバンプ２を形成したウェハ１を
作る〔図１（ａ）〕。次に、ウェハ１を半導体チップ３
に切断する〔図１（ｂ）〕。さらにα線遮蔽用兼表面保
護用のシリコン樹脂フィルム４をチップ表面に接着する
〔図１（ｃ）〕。次に、このチップ３の表面を真空チャ
ック５にて吸着・保持し、真空チャック５の下面との間
の間隙をｚに調整された研削用ダイヤモンドホイール６
を移動させて研削を行い〔図１（ｄ）〕、トータル厚ｚ
のチップを得る〔図１（ｅ）〕。然る後、ＴＡＢリード
７を半導体チップ３にインナリードボンディングし、電
気的検査を行った後、、配線基板８上に搭載し、裏面を
ヒートシンク９に接触させて装置内への実装を完了する
〔図１（ｆ）〕。本実施例によれば、トータルチップ厚
ｚのばらつきは研削装置の間隙にのみ依存するものにな
り、±１０μｍ程度の高い精度の厚さに加工された半導
体チップを得ることができる。
て説明する。図１は、本発明の第１の実施例の製造工程
フローを示す工程断面図である。まず、半導体基板の一
主面に素子、配線およびバンプ２を形成したウェハ１を
作る〔図１（ａ）〕。次に、ウェハ１を半導体チップ３
に切断する〔図１（ｂ）〕。さらにα線遮蔽用兼表面保
護用のシリコン樹脂フィルム４をチップ表面に接着する
〔図１（ｃ）〕。次に、このチップ３の表面を真空チャ
ック５にて吸着・保持し、真空チャック５の下面との間
の間隙をｚに調整された研削用ダイヤモンドホイール６
を移動させて研削を行い〔図１（ｄ）〕、トータル厚ｚ
のチップを得る〔図１（ｅ）〕。然る後、ＴＡＢリード
７を半導体チップ３にインナリードボンディングし、電
気的検査を行った後、、配線基板８上に搭載し、裏面を
ヒートシンク９に接触させて装置内への実装を完了する
〔図１（ｆ）〕。本実施例によれば、トータルチップ厚
ｚのばらつきは研削装置の間隙にのみ依存するものにな
り、±１０μｍ程度の高い精度の厚さに加工された半導
体チップを得ることができる。
【００１０】図２は、本発明の第２の実施例の製造工程
フローを示す工程断面図である。本実施例において、図
２（ａ）〜図２（ｃ）までの工程は先の第１の実施例の
図１（ａ）〜図１（ｃ）の工程と同様であるが、図２
（ｄ）に示す研削工程においては、第１の実施例の場合
とは異なり、研削といし１０をチップ下方から上昇させ
て研削を行い、間隙が所望厚ｚになったところで上昇を
停止させるようにして、図２（ｅ）に示す、トータル厚
さｚのチップ３を得る。その後、第１の実施例の場合と
同様に、ＴＡＢ方式により配線基板８、ヒートシンク９
のある装置内に実装する〔図２（ｆ）〕。本実施例で
は、チップを漸進的に削っていくので、先の実施例で起
こりがちなチップ端部のカケが発生しにくいという利点
がある。
フローを示す工程断面図である。本実施例において、図
２（ａ）〜図２（ｃ）までの工程は先の第１の実施例の
図１（ａ）〜図１（ｃ）の工程と同様であるが、図２
（ｄ）に示す研削工程においては、第１の実施例の場合
とは異なり、研削といし１０をチップ下方から上昇させ
て研削を行い、間隙が所望厚ｚになったところで上昇を
停止させるようにして、図２（ｅ）に示す、トータル厚
さｚのチップ３を得る。その後、第１の実施例の場合と
同様に、ＴＡＢ方式により配線基板８、ヒートシンク９
のある装置内に実装する〔図２（ｆ）〕。本実施例で
は、チップを漸進的に削っていくので、先の実施例で起
こりがちなチップ端部のカケが発生しにくいという利点
がある。
【００１１】図３は、本発明の第３の実施例の製造工程
フローを示す工程断面図である。まず、半導体基板の一
主面に素子、配線およびバンプ２が形成されたウェハ１
を用意し〔図３（ａ）〕、ウェハ状態のまま各チップ上
に、α線遮蔽用兼表面保護用のシリコン樹脂フィルム４
を接着する〔図３（ｂ）〕。次に、このウェハ１の裏面
を、間隙ｚをもつ研削装置にて研削して、トータル厚ｚ
のウェハを得る〔図３（ｃ）〕。続いて、ウェハ１をダ
イシングしてトータル厚ｚの半導体チップ３を得る〔図
３（ｄ）〕。さらに、第１の実施例の場合と同様に、配
線基板８、ヒートシンク９のある装置内に実装する〔図
３（ｅ）〕。本実施例では、ウェハ状態で裏面研削を行
うため、先の実施例に比較して作業性が向上する。
フローを示す工程断面図である。まず、半導体基板の一
主面に素子、配線およびバンプ２が形成されたウェハ１
を用意し〔図３（ａ）〕、ウェハ状態のまま各チップ上
に、α線遮蔽用兼表面保護用のシリコン樹脂フィルム４
を接着する〔図３（ｂ）〕。次に、このウェハ１の裏面
を、間隙ｚをもつ研削装置にて研削して、トータル厚ｚ
のウェハを得る〔図３（ｃ）〕。続いて、ウェハ１をダ
イシングしてトータル厚ｚの半導体チップ３を得る〔図
３（ｄ）〕。さらに、第１の実施例の場合と同様に、配
線基板８、ヒートシンク９のある装置内に実装する〔図
３（ｅ）〕。本実施例では、ウェハ状態で裏面研削を行
うため、先の実施例に比較して作業性が向上する。
【００１２】図４は、本発明の第４の実施例の製造工程
フローを示す工程断面図である。まず、半導体基板の一
主面に素子、配線およびバンプ２が形成されたウェハ１
を用意し〔図４（ａ）〕、ウェハ上に感光性樹脂フィル
ム４ａを接着する〔図４（ｂ）〕。次いで、露光、現像
を行って各チップ上に、α線遮蔽用兼表面保護用となる
感光性樹脂フィルム４ａを形成する〔図４（ｃ）〕。次
に、このウェハ１の裏面を、間隙ｚをもつ研削装置にて
研削して、トータル厚ｚのウェハを得る〔図４
（ｄ）〕。続いて、ウェハ１をダイシングしてトータル
厚ｚの半導体チップ３を得る〔図４（ｅ）〕。さらに、
第１の実施例の場合と同様に、配線基板８、ヒートシン
ク９のある装置内に実装する〔図４（ｆ）〕。本実施例
では、α線遮蔽用兼表面保護用の樹脂膜をフォトリソグ
ラフィ法により形成しているため、樹脂膜を精度高く形
成できるという利点がある。
フローを示す工程断面図である。まず、半導体基板の一
主面に素子、配線およびバンプ２が形成されたウェハ１
を用意し〔図４（ａ）〕、ウェハ上に感光性樹脂フィル
ム４ａを接着する〔図４（ｂ）〕。次いで、露光、現像
を行って各チップ上に、α線遮蔽用兼表面保護用となる
感光性樹脂フィルム４ａを形成する〔図４（ｃ）〕。次
に、このウェハ１の裏面を、間隙ｚをもつ研削装置にて
研削して、トータル厚ｚのウェハを得る〔図４
（ｄ）〕。続いて、ウェハ１をダイシングしてトータル
厚ｚの半導体チップ３を得る〔図４（ｅ）〕。さらに、
第１の実施例の場合と同様に、配線基板８、ヒートシン
ク９のある装置内に実装する〔図４（ｆ）〕。本実施例
では、α線遮蔽用兼表面保護用の樹脂膜をフォトリソグ
ラフィ法により形成しているため、樹脂膜を精度高く形
成できるという利点がある。
【００１３】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。また、その実装方法もＴ
ＡＢ方式に限定されるものではない。
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。また、その実装方法もＴ
ＡＢ方式に限定されるものではない。
【００１４】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、半導体チップに永久的に接着され
てα線遮蔽の用途に用いられる樹脂膜を裏面研削時の表
面保護膜としても用いるものであるので、本発明によれ
ば、裏面研削時に表面保護専用の樹脂膜を用いる場合の
ように、この表面保護膜の厚さのばらつきおよびアルフ
ァ線遮蔽用専用樹脂膜のばらつきの影響を受けることが
なくなり、高精度の厚さのチップを得ることができる。
したがって、本発明によれば、複数のチップを共通のヒ
ートシンクに接触させるときにはすべてのチップを適度
な接触圧をもってこれに接触させることができ、実装時
の冷却を均一にかつ十分に行うことができるようにな
る。また、本発明によれば、α線遮蔽膜を表面保護膜と
兼用することにより表面保護専用の樹脂膜を形成する工
程を省略することができ工程が簡素化される。
体装置の製造方法は、半導体チップに永久的に接着され
てα線遮蔽の用途に用いられる樹脂膜を裏面研削時の表
面保護膜としても用いるものであるので、本発明によれ
ば、裏面研削時に表面保護専用の樹脂膜を用いる場合の
ように、この表面保護膜の厚さのばらつきおよびアルフ
ァ線遮蔽用専用樹脂膜のばらつきの影響を受けることが
なくなり、高精度の厚さのチップを得ることができる。
したがって、本発明によれば、複数のチップを共通のヒ
ートシンクに接触させるときにはすべてのチップを適度
な接触圧をもってこれに接触させることができ、実装時
の冷却を均一にかつ十分に行うことができるようにな
る。また、本発明によれば、α線遮蔽膜を表面保護膜と
兼用することにより表面保護専用の樹脂膜を形成する工
程を省略することができ工程が簡素化される。
【図１】 本発明の第１の実施例を説明するための工程
断面図。
断面図。
【図２】 本発明の第２の実施例を説明するための工程
断面図。
断面図。
【図３】 本発明の第３の実施例を説明するための工程
断面図。
断面図。
【図４】 本発明の第４の実施例を説明するための工程
断面図。
断面図。
【図５】 従来例を説明するための工程断面図。
１ ウェハ ２ バンプ ３ 半導体チップ ４ シリコン樹脂フィルム ４ａ 感光性樹脂フィルム ５ 真空チャック ６ 研削用ダイヤモンドホィール ７ ＴＡＢリード ８ 配線基板 ９ ヒートシンク １０ 研削といし １１ 表面保護用樹脂フィルム
Claims (3)
- 【請求項１】 素子形成済みのウェハを個々のチップに
分割する工程と、各チップ上に素子面を半永久的に保護
する保護膜を電極部を避けて形成する工程と、半導体基
板の裏面を研削して基板厚さを所望の値に加工する工程
と、を備える半導体装置の製造方法において、裏面研削
はチップの素子面を上記保護膜にて被覆した状態で行う
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 素子形成済みのウェハを個々のチップに
分割する工程と、分割された各チップ上に素子面を半永
久的に保護する保護膜を電極部を避けて貼り付ける工程
と、チップの素子面を上記保護膜にて被覆した状態でチ
ップ裏面を研削してチップの厚さを所望の値に加工する
工程と、を備える半導体装置の製造方法。 - 【請求項３】 素子形成済みのウェハの各チップ上に素
子面を半永久的に保護する保護膜を形成する工程と、チ
ップの素子面を上記保護膜にて被覆した状態で前記ウェ
ハの裏面を研削してウェハの厚さを所望の値に加工する
工程と、前記ウェハを個々のチップに分割する工程と、
を備える半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21208493A JP2531360B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21208493A JP2531360B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750280A true JPH0750280A (ja) | 1995-02-21 |
| JP2531360B2 JP2531360B2 (ja) | 1996-09-04 |
Family
ID=16616611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21208493A Expired - Lifetime JP2531360B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531360B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135795A (ja) * | 1999-03-19 | 2008-06-12 | Denso Corp | 半導体装置およびその製造方法 |
-
1993
- 1993-08-05 JP JP21208493A patent/JP2531360B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135795A (ja) * | 1999-03-19 | 2008-06-12 | Denso Corp | 半導体装置およびその製造方法 |
| JP4636096B2 (ja) * | 1999-03-19 | 2011-02-23 | 株式会社デンソー | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2531360B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050260829A1 (en) | Manufacturing method of a semiconductor device | |
| TWI284960B (en) | Manufacturing method of semiconductor device | |
| US20060159947A1 (en) | Fabrication of stacked microelectronic devices | |
| JP5334411B2 (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
| US7495315B2 (en) | Method and apparatus of fabricating a semiconductor device by back grinding and dicing | |
| US9240398B2 (en) | Method for producing image pickup apparatus and method for producing semiconductor apparatus | |
| US7256108B2 (en) | Method for reducing semiconductor die warpage | |
| JP2002026039A (ja) | 半導体装置の製造方法 | |
| KR20010104643A (ko) | 칩형상 전자 부품들 및 그 제조 방법, 그 제조에 사용하는의사 웨이퍼 및 그 제조 방법 | |
| US6750082B2 (en) | Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip | |
| KR20050017206A (ko) | 반도체 소자 제조 방법 | |
| US6017822A (en) | Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for | |
| JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP2531360B2 (ja) | 半導体装置の製造方法 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| CN111009541A (zh) | 改善影像效果的封装方法及半导体器件 | |
| EP4067297A1 (en) | Sensing device and method for manufacturing sensing device | |
| JPH0917756A (ja) | 半導体用保護テープおよびその使用方法 | |
| KR20060085848A (ko) | 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법 | |
| US7705432B2 (en) | Three dimensional six surface conformal die coating | |
| JPH0529455A (ja) | 半導体装置の製造方法 | |
| JP2002120132A (ja) | 個片化された半導体チップ厚みの均一化方法 | |
| JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
| US20070093038A1 (en) | Method for making microchips and microchip made according to this method |