JPH0749538Y2 - 電子負荷装置 - Google Patents
電子負荷装置Info
- Publication number
- JPH0749538Y2 JPH0749538Y2 JP1990105898U JP10589890U JPH0749538Y2 JP H0749538 Y2 JPH0749538 Y2 JP H0749538Y2 JP 1990105898 U JP1990105898 U JP 1990105898U JP 10589890 U JP10589890 U JP 10589890U JP H0749538 Y2 JPH0749538 Y2 JP H0749538Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- current
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は立上り特性を改善した電子負荷装置に関する。
［従来の技術］ 例えば定電流動作をする電子負荷装置は、例えば定電圧
電源装置の試験用負荷として使用される。
電源装置の試験用負荷として使用される。
第４図は定電流動作をする電子負荷装置の基本回路を示
し、同装置は電流制御素子（トランジスタ）Q1,電流検
出抵抗器R5誤差増幅器A1および基準電圧Erefから構成さ
れる。負荷入力端子P1,P2間に直流電源Euから電圧を供
給すると、誤差増幅器A1により、 Il・Rs＝Eref …（１） ∴Il＝Eref/R5 …（２） の負荷電流Ilが得られるように電流制御素子Q1が制御さ
れる。
し、同装置は電流制御素子（トランジスタ）Q1,電流検
出抵抗器R5誤差増幅器A1および基準電圧Erefから構成さ
れる。負荷入力端子P1,P2間に直流電源Euから電圧を供
給すると、誤差増幅器A1により、 Il・Rs＝Eref …（１） ∴Il＝Eref/R5 …（２） の負荷電流Ilが得られるように電流制御素子Q1が制御さ
れる。
従って、基準電圧Erefを可変にすることによって、負荷
電流Ilを自由に広範囲に設定することができる。
電流Ilを自由に広範囲に設定することができる。
［考案が解決しようとする課題］ しかしながら、直流電源Euからの電圧の供給を絶つと、
負荷電流Ilの源が無くなるので、もはや電流検出抵抗器
R5には電圧は発生せず、（１）式のIl・R5は０となる。
負荷電流Ilの源が無くなるので、もはや電流検出抵抗器
R5には電圧は発生せず、（１）式のIl・R5は０となる。
従って誤差増幅器A1の非反転入力端子には基準電圧Eref
が入力されており、一方の反転入力端子は前記のIl・R5
が０なので入力が０となる。
が入力されており、一方の反転入力端子は前記のIl・R5
が０なので入力が０となる。
誤差増幅器A1は両入力端子のレベルが平衡となるように
動作するので、電流制御素子Q1の制御端子（ベース）を
過励（オーバードライブ）し、また自らの出力レベルも
飽和する。
動作するので、電流制御素子Q1の制御端子（ベース）を
過励（オーバードライブ）し、また自らの出力レベルも
飽和する。
このような状態において直流電源Euから入力端子P1,P2
間に電圧を供給すると、電流制御素子Q1は誤差増幅器A1
により過励状態となっており、誤差増幅器A1の出力も飽
和しているので、電流制御素子Q1および誤差増幅器A1の
飽和状態が回復するまでの時間、（２）式による電流よ
りも大きな電流（無制御電流）が電流制御素子に流れて
しまう（第５図）。
間に電圧を供給すると、電流制御素子Q1は誤差増幅器A1
により過励状態となっており、誤差増幅器A1の出力も飽
和しているので、電流制御素子Q1および誤差増幅器A1の
飽和状態が回復するまでの時間、（２）式による電流よ
りも大きな電流（無制御電流）が電流制御素子に流れて
しまう（第５図）。
なお、第５図中、 tr:Q1およびA1が飽和状態から回復するまでの時間 Ip:無制御電流 であり、Ipは、 （QRON:Q1の飽和ON抵抗） で表すことができ、 一例として QRONを0.1Ω、 Euを5Vとした場合、 となる。
従って、上述のような電子負荷装置によって、例えば定
電圧電源装置の立上り特性試験を行うと、同電子負荷装
置内における無制御電流に影響されて、本来滑らかに立
上らなければならない立上り特性に凹みが生じてしま
い、正確な立上り特性が得られない。
電圧電源装置の立上り特性試験を行うと、同電子負荷装
置内における無制御電流に影響されて、本来滑らかに立
上らなければならない立上り特性に凹みが生じてしま
い、正確な立上り特性が得られない。
そこで本考案の目的は以上のような問題を解消した電子
負荷装置を提供することにある。
負荷装置を提供することにある。
［課題を解決するための手段］ 上記目的を達成するため本考案は、１対の負荷入力端子
と、該１対の負荷入力端子間に直列接続された負荷電流
制御素子および電流検出素子と、一方入力端に入力され
る前記電流検出素子の検出値を越えた値の電圧が他方入
力端に入力されたときに当該２入力値の差に対応する電
圧を前記負荷電流制御素子の制御入力端に出力する誤差
増幅器と、基準電圧源と、抵抗およびコンデンサからな
り、該コンデンサの両端電圧を前記誤差増幅器の他方入
力端に与えると共に、当該コンデンサを前記抵抗を介し
て前記基準電圧源によって充電する時定数回路と、前記
コンデンサの両端間に接続したスイッチ素子と、前記１
対の負荷入力端子間が所定電圧に達したときに前記スイ
ッチ素子を開放し、前記電流検出素子の検出値が所定値
以上のときに前記スイッチ素子の開放を保持する制御手
段とを具えたことを特徴とする。
と、該１対の負荷入力端子間に直列接続された負荷電流
制御素子および電流検出素子と、一方入力端に入力され
る前記電流検出素子の検出値を越えた値の電圧が他方入
力端に入力されたときに当該２入力値の差に対応する電
圧を前記負荷電流制御素子の制御入力端に出力する誤差
増幅器と、基準電圧源と、抵抗およびコンデンサからな
り、該コンデンサの両端電圧を前記誤差増幅器の他方入
力端に与えると共に、当該コンデンサを前記抵抗を介し
て前記基準電圧源によって充電する時定数回路と、前記
コンデンサの両端間に接続したスイッチ素子と、前記１
対の負荷入力端子間が所定電圧に達したときに前記スイ
ッチ素子を開放し、前記電流検出素子の検出値が所定値
以上のときに前記スイッチ素子の開放を保持する制御手
段とを具えたことを特徴とする。
［作用］ 本考案によれば、負荷電流が滑らかに立上る特性が得ら
れる。
れる。
［実施例］ 以下、図面を参照して本考案の実施例を詳細に説明す
る。
る。
第１図は本考案の一実施例を示す。P1,P2は負荷入力端
子、Euは負荷入力端子P1,P2間に接続された直流電源、Q
1は電流制御素子（トランジスタ）、R5は電流検出抵抗
器であって、素子Q1および抵抗器R5の直列回路が入力端
子P1,P2間に接続される。A1は誤差増幅器であって、反
転入力端子には抵抗器R5による素子Q1のコレクタ・エミ
ッタ間に流れる電流の検出値（電圧）が入力され、非反
転入力端子に入力される電圧が反転入力端子に入力され
る電圧を越えたときに両入力端子間の差電圧に応じた電
圧が出力端子から出力されて素子Q1のベースをドライブ
する。誤差増幅器A1の非反転入力端子には可変抵抗器VR
を介して基準電圧Erefが印加される。定常状態では、素
子Q1のコレクタ・エミッタ間には、 Il＝Eref/R5 で表される負荷電流Il（定電流）が流れる。
子、Euは負荷入力端子P1,P2間に接続された直流電源、Q
1は電流制御素子（トランジスタ）、R5は電流検出抵抗
器であって、素子Q1および抵抗器R5の直列回路が入力端
子P1,P2間に接続される。A1は誤差増幅器であって、反
転入力端子には抵抗器R5による素子Q1のコレクタ・エミ
ッタ間に流れる電流の検出値（電圧）が入力され、非反
転入力端子に入力される電圧が反転入力端子に入力され
る電圧を越えたときに両入力端子間の差電圧に応じた電
圧が出力端子から出力されて素子Q1のベースをドライブ
する。誤差増幅器A1の非反転入力端子には可変抵抗器VR
を介して基準電圧Erefが印加される。定常状態では、素
子Q1のコレクタ・エミッタ間には、 Il＝Eref/R5 で表される負荷電流Il（定電流）が流れる。
誤差増幅器A1の非反転入力端子およびグランド（GROUN
D）間にはコンデンサＣが接続され、このコンデンサＣ
にスイッチ素子としてのトランジスタQ2のコレンクタ・
エミッタを並列接続する。なお、可変抵抗器VRとコンデ
ンサＣとによって時定数回路を構成し、その時定数は可
変抵抗器VRによって可変できる。
D）間にはコンデンサＣが接続され、このコンデンサＣ
にスイッチ素子としてのトランジスタQ2のコレンクタ・
エミッタを並列接続する。なお、可変抵抗器VRとコンデ
ンサＣとによって時定数回路を構成し、その時定数は可
変抵抗器VRによって可変できる。
C1およびC2は比較器であって、一方の比較器C1の反転入
力端子には入力端子P1,P2間の電圧が入力され、他方の
比較器C2の反転入力端子には抵抗器R5による電流検出値
（電圧）が入力され、一方の比較器C1の非反転入力端子
には比較用電圧EC1が入力され、他方の比較器C2の非反
転入力端子には比較用電圧EC2が入力される。一方の比
較器C1の出力端子にはダイオードD1のアノードが接続さ
れ、同ダイオードD1のカソードは抵抗R1を介してトラン
ジスタQ2のベースに接続される。他方の比較器C2の出力
端子にはダイオードD2のカソードが接続され、同ダイオ
ードD2のアノードは抵抗R2を介してトランジスタQ2のベ
ースに接続される。
力端子には入力端子P1,P2間の電圧が入力され、他方の
比較器C2の反転入力端子には抵抗器R5による電流検出値
（電圧）が入力され、一方の比較器C1の非反転入力端子
には比較用電圧EC1が入力され、他方の比較器C2の非反
転入力端子には比較用電圧EC2が入力される。一方の比
較器C1の出力端子にはダイオードD1のアノードが接続さ
れ、同ダイオードD1のカソードは抵抗R1を介してトラン
ジスタQ2のベースに接続される。他方の比較器C2の出力
端子にはダイオードD2のカソードが接続され、同ダイオ
ードD2のアノードは抵抗R2を介してトランジスタQ2のベ
ースに接続される。
ついで、以上のような構成における動作について説明す
る。
る。
（１）直流電源Euが０または比較用電圧EC1以下の場合
は、一方の比較器C1の出力端子は正電位であり、当該正
電位がダイオードD1および抵抗R1を通してトランジスタ
Q2をオンにする。従って、コンデンサＣ（誤差増幅器A1
の非反転入力端子）はほぼグランド電位であり、誤差増
幅器A1の出力端子はオフであって、電流制御素子Q1のベ
ースはドライブされていない。
は、一方の比較器C1の出力端子は正電位であり、当該正
電位がダイオードD1および抵抗R1を通してトランジスタ
Q2をオンにする。従って、コンデンサＣ（誤差増幅器A1
の非反転入力端子）はほぼグランド電位であり、誤差増
幅器A1の出力端子はオフであって、電流制御素子Q1のベ
ースはドライブされていない。
トランジスタQ2のオン（ON）抵抗を可変抵抗器VRの抵抗
値よりも十分に小さい値にしておくことによってＣの両
端電圧はOVとみなすことができ、従って誤差増幅器A1の
非反転入力端子の電位も０とみなすことができる。その
ため誤差増幅器A1の出力端子は０であって、電流制御素
子Q1のベースはドライブされず、負荷電流Ilも流れな
い。
値よりも十分に小さい値にしておくことによってＣの両
端電圧はOVとみなすことができ、従って誤差増幅器A1の
非反転入力端子の電位も０とみなすことができる。その
ため誤差増幅器A1の出力端子は０であって、電流制御素
子Q1のベースはドライブされず、負荷電流Ilも流れな
い。
また直流電源EuがまたはEC1以下の場合は負荷電流Ilが
流れていないので、他方の比較器C2の出力端子は正電位
となり、ダイオードD2によって他方の比較器C2とトラン
ジスタQ2のベースとは切りはなされている。
流れていないので、他方の比較器C2の出力端子は正電位
となり、ダイオードD2によって他方の比較器C2とトラン
ジスタQ2のベースとは切りはなされている。
（２）直流電源Euから入力端子P1,P2間に電圧の供給が
始まり、一方の比較器C1の反転入力端子のレベルEC1を
越えると、同比較器C1の出力は負電位となって、トラン
ジスタQ2をONしていた信号は止まり、トランジスタQ2は
ONの状態からOFFの状態へと移る。
始まり、一方の比較器C1の反転入力端子のレベルEC1を
越えると、同比較器C1の出力は負電位となって、トラン
ジスタQ2をONしていた信号は止まり、トランジスタQ2は
ONの状態からOFFの状態へと移る。
トランジスタQ2がOFFになると、それまで短絡していた
コンデンサＣを開放する。これによって、誤差増幅器A1
の非反転入力端子電圧、すなわち、コンデンサＣの端子
電圧Vcは、 で表わされ、第２図のように０からErefまで対数関数的
に上昇するので、誤差増幅器A1の出力も同様にして上昇
し、電流制御素子Q1も同様にしてドライブされるので、
定常値の負荷電流Ilは、 Il＝Vc/R5 …（５） （但し、VcはR5の両端電圧である。）で表わされ、前記
第５図のようなピークが発生せずに、ゆるやかに増加
し、VRおよびＣの時定数で決まる時間（tCR）の経過
後、定常値の負荷電流Il（Il＝Eref/R5）となる。
コンデンサＣを開放する。これによって、誤差増幅器A1
の非反転入力端子電圧、すなわち、コンデンサＣの端子
電圧Vcは、 で表わされ、第２図のように０からErefまで対数関数的
に上昇するので、誤差増幅器A1の出力も同様にして上昇
し、電流制御素子Q1も同様にしてドライブされるので、
定常値の負荷電流Ilは、 Il＝Vc/R5 …（５） （但し、VcはR5の両端電圧である。）で表わされ、前記
第５図のようなピークが発生せずに、ゆるやかに増加
し、VRおよびＣの時定数で決まる時間（tCR）の経過
後、定常値の負荷電流Il（Il＝Eref/R5）となる。
（３）さらに負荷電流Ilを増加させて行き、直流電源Eu
を過負荷状態にした時、すなわち、出力制限電流以上に
Ilを増加させた時、第３図のごとく、Euの出力電圧は垂
下し（低下し）、一方の比較器C1の出力端子は正電位と
なって、トランジスタQ2をOFF状態からON状態とするよ
うに働くが、一方、負荷電流Ilは直流電源Euが過負荷状
態となり得る値になっているので、他方の比較器C2の出
力端子は負電位となっている。
を過負荷状態にした時、すなわち、出力制限電流以上に
Ilを増加させた時、第３図のごとく、Euの出力電圧は垂
下し（低下し）、一方の比較器C1の出力端子は正電位と
なって、トランジスタQ2をOFF状態からON状態とするよ
うに働くが、一方、負荷電流Ilは直流電源Euが過負荷状
態となり得る値になっているので、他方の比較器C2の出
力端子は負電位となっている。
ここで抵抗R1とR2の比をR1≧R2と設定しておくことによ
って、トランジスタQ2のベースに対する制御は他方の比
較器C2の出力が優先するようになるので、トランジスタ
Q2はOFF状態を保ち、負荷電流Ilの遮断が生じる等の不
都合が防止される。
って、トランジスタQ2のベースに対する制御は他方の比
較器C2の出力が優先するようになるので、トランジスタ
Q2はOFF状態を保ち、負荷電流Ilの遮断が生じる等の不
都合が防止される。
［考案の効果］ 以上説明したように本考案によれば、負荷電流が滑らか
に立上る特性が得られ、例えば定電圧電源装置の試験用
負荷として最適な電子負荷装置が提供できる。
に立上る特性が得られ、例えば定電圧電源装置の試験用
負荷として最適な電子負荷装置が提供できる。
さらに本考案によれば過負荷状態でも負荷電流の遮断が
防止される。
防止される。
第１図は本考案の一実施例の回路図、 第２図はコンデンサの充電特性を示す図、 第３図は直流電源の出力特性を示す図、 第４図は従来の電子負荷装置の回路図、 第５図は従来の電子負荷装置の負荷電流特性を示す図で
ある。
ある。
Claims (1)
- 【請求項１】１対の負荷入力端子と、該１対の負荷入力
端子間に直列接続された負荷電流制御素子および電流検
出素子と、一方入力端に入力される前記電流検出素子の
検出値を越えた値の電圧が他方入力端に入力されたとき
に当該２入力値の差に対応する電圧を前記負荷電流制御
素子の制御入力端に出力する誤差増幅器と、基準電圧源
と、抵抗およびコンデンサからなり、該コンデンサの両
端電圧を前記誤差増幅器の他方入力端に加えると共に、
当該コンデンサを前記抵抗を介して前記基準電圧源によ
って充電する時定数回路と、前記コンデンサの両端間に
接続したスイッチ素子と、前記１対の負荷入力端子間が
所定電圧に達したときに前記スイッチ素子を開放し、前
記電流検出素子の検出値が所定値以上のときに前記スイ
ッチ素子の開放を保持する制御手段とを具えたことを特
徴とする電子負荷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990105898U JPH0749538Y2 (ja) | 1990-10-11 | 1990-10-11 | 電子負荷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990105898U JPH0749538Y2 (ja) | 1990-10-11 | 1990-10-11 | 電子負荷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0466607U JPH0466607U (ja) | 1992-06-12 |
| JPH0749538Y2 true JPH0749538Y2 (ja) | 1995-11-13 |
Family
ID=31851774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990105898U Expired - Lifetime JPH0749538Y2 (ja) | 1990-10-11 | 1990-10-11 | 電子負荷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749538Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5838407Y2 (ja) * | 1977-09-27 | 1983-08-31 | 日本電気株式会社 | 半導体負荷装置 |
| JPS6389912A (ja) * | 1986-10-02 | 1988-04-20 | Fuji Electric Co Ltd | 電子的負荷装置 |
-
1990
- 1990-10-11 JP JP1990105898U patent/JPH0749538Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0466607U (ja) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931737A (en) | Circuit for measuring the capacity of a battery | |
| US6204646B1 (en) | Power supply device | |
| US4611136A (en) | Signal delay generating circuit | |
| US5537024A (en) | Circuit arrangement to detect a voltage | |
| US6906498B2 (en) | Device and method for the detection of a charging voltage | |
| JPH0118386B2 (ja) | ||
| JP2001161025A (ja) | 電流制限装置 | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JPH0749538Y2 (ja) | 電子負荷装置 | |
| JP3488116B2 (ja) | スイッチング電源装置 | |
| US5625305A (en) | Load detection apparatus | |
| KR900007031B1 (ko) | 푸시풀 증폭기 출력단에서 폐로전류를 자동으로 조절하기위한 회로 | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| US4305008A (en) | Rectifiers | |
| KR920007743Y1 (ko) | 과도 충전전류 제한용 테이프 쾌속 충전회로 | |
| JPH0331011B2 (ja) | ||
| JPS6117368B2 (ja) | ||
| JP2587531B2 (ja) | 磁束密度検出装置 | |
| JPH0580990B2 (ja) | ||
| JPS584254Y2 (ja) | チヤ−ジアンプ | |
| JPH04150734A (ja) | 二次電池の充電回路 | |
| US20090045801A1 (en) | Temperature stable current sensor system | |
| JPS626312A (ja) | 直流安定化電源装置 | |
| SU1001065A1 (ru) | Параметрический импульсный стабилизатор посто нного напр жени | |
| JPS6117417Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040720 |
|
| A977 | Report on retrieval |
Effective date: 20050610 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |