JPH0745836A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH0745836A
JPH0745836A JP18522093A JP18522093A JPH0745836A JP H0745836 A JPH0745836 A JP H0745836A JP 18522093 A JP18522093 A JP 18522093A JP 18522093 A JP18522093 A JP 18522093A JP H0745836 A JPH0745836 A JP H0745836A
Authority
JP
Japan
Prior art keywords
electrode
film
tft
drain
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18522093A
Other languages
Japanese (ja)
Inventor
Masato Moriwake
政人 守分
Toshihiro Namita
俊弘 波多
Takashi Nishi
孝 西
Makoto Takamura
誠 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP18522093A priority Critical patent/JPH0745836A/en
Publication of JPH0745836A publication Critical patent/JPH0745836A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a TFT and a method for manufacturing the same in which number of manufacturing steps can be reduced as compared with that of prior arts, a throughput and an yield can be improved and a manufacturing cost is low. CONSTITUTION:A source electrode 5a and a drain electrode 5b are provided at a predetermined gap on an insulating board 1, a source region 6a and a drain region 6b are respectively provided on the electrodes 5a and 5b, a functional layer 2a is provided at least in a gap between the region 6a and the region 6b, and a gate electrode 4a is provided on the layer 2a through an insulating film 3a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置のスイッチ
ング素子などに用いられる薄膜トランジスタ(以下、T
FTという)およびその製法に関する。さらに詳しく
は、製造工程を簡略化して、製造コストの低減化を図る
ことができるTFTおよびその製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter referred to as T
FT) and its manufacturing method. More specifically, the present invention relates to a TFT capable of simplifying the manufacturing process and reducing the manufacturing cost, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】アクティブマトリックス形液晶表示装置
などでは、各画素をON、OFFするスイッチング素子
としてTFTが用いられている。TFTはたとえば液晶
表示装置の液晶層を挾持する絶縁基板の液晶層側に設け
られるため、3〜10μmの間隔の狭い範囲で、しかも絶
縁基板上に設ける必要がある。そのため、通常の半導体
装置と異なり、機能層としてアモルファスシリコンやポ
リシリコンなどが用いられる。
2. Description of the Related Art In an active matrix type liquid crystal display device or the like, a TFT is used as a switching element for turning on and off each pixel. Since the TFT is provided on the liquid crystal layer side of the insulating substrate that holds the liquid crystal layer of the liquid crystal display device, for example, it is necessary to provide the TFT in a narrow range of 3 to 10 μm and on the insulating substrate. Therefore, unlike a normal semiconductor device, amorphous silicon, polysilicon, or the like is used as the functional layer.

【0003】従来のTFTの構造の一例を図5に示す。
図5において、ガラスなどの絶縁基板21上にソース領域
22a、ドレイン領域22b、チャネル領域22cが形成され
た半導体層22が設けられている。チャネル領域22c上に
は、ゲート絶縁膜23を介してゲート電極24が設けられ、
またソース領域22aとドレイン領域22bとを覆う絶縁膜
25にはコンタクト孔26、27が設けられ、ソース電極28と
ドレイン電極29とが形成されている。ドレイン電極29は
画素電極(図示されていない)と接続されており、画素
電極と同一の材料(たとえば、ITO)から形成されて
いる。また30は配線金属である。
An example of the structure of a conventional TFT is shown in FIG.
In FIG. 5, the source region is formed on the insulating substrate 21 such as glass.
A semiconductor layer 22 having a drain region 22a, a drain region 22b, and a channel region 22c is provided. A gate electrode 24 is provided on the channel region 22c via a gate insulating film 23,
An insulating film that covers the source region 22a and the drain region 22b
Contact holes 26 and 27 are provided in 25, and a source electrode 28 and a drain electrode 29 are formed. The drain electrode 29 is connected to the pixel electrode (not shown) and is made of the same material as the pixel electrode (for example, ITO). Further, 30 is a wiring metal.

【0004】つぎに図6(a)〜(d)を参照しなが
ら、従来のTFTの製法を説明する。
Next, a conventional method for manufacturing a TFT will be described with reference to FIGS.

【0005】まず図6(a)に示すように、たとえばガ
ラスなどの絶縁基板21上にポリシリコン、アモルファス
シリコンなどからなる半導体層を堆積させたのち、フォ
トレジスト膜を塗布、感光してマスクを形成し、ついで
エッチングを施しパターニングすること(以下、フォト
リソグラフィ工程という)により、TFTの活性領域と
して働く半導体層22を形成する。
First, as shown in FIG. 6A, a semiconductor layer made of polysilicon, amorphous silicon, or the like is deposited on an insulating substrate 21 such as glass, and then a photoresist film is applied and exposed to light to form a mask. The semiconductor layer 22 that functions as an active region of the TFT is formed by forming the pattern, and then performing etching and patterning (hereinafter referred to as a photolithography process).

【0006】つぎに図6(b)に示すように、前記半導
体層22上に、たとえばチッ化ケイ素などからなる絶縁
膜、アルミニウムなどからなる電極膜を順次設け、その
のち、絶縁膜と電極膜にフォトリソグラフィ工程を施す
ことにより、ゲート絶縁膜23とゲート電極24とを形成す
る。さらにゲート電極24をマスクとして、半導体層22に
不純物をイオン注入しp+ 形またはn+ 形の導電形とす
ることにより、ソース領域22aとドレイン領域22bとを
形成する。
Next, as shown in FIG. 6B, an insulating film made of, for example, silicon nitride and an electrode film made of aluminum are sequentially provided on the semiconductor layer 22, and then the insulating film and the electrode film are formed. A gate insulating film 23 and a gate electrode 24 are formed by performing a photolithography process on the. Further, by using the gate electrode 24 as a mask, impurities are ion-implanted into the semiconductor layer 22 to make it a p + type or n + type conductivity type, thereby forming a source region 22a and a drain region 22b.

【0007】つぎに図6(c)に示すように、半導体層
22、ゲート電極24などが設けられた絶縁基板21の表面全
面に、たとえばチッ化ケイ素からなる絶縁膜25を堆積し
たのちフォトリソグラフィ工程を施すことにより、ソー
ス電極とドレイン電極のためのコンタクト孔26、27を形
成する。
Next, as shown in FIG. 6C, the semiconductor layer
A contact hole 26 for the source electrode and the drain electrode is formed by depositing an insulating film 25 made of, for example, silicon nitride on the entire surface of the insulating substrate 21 provided with the gate electrode 24 and the gate electrode 24 and then performing a photolithography process. , 27 are formed.

【0008】つぎに図6(d)に示すように、絶縁基板
21の表面全面に、たとえばITOなどからなる透明電極
膜を形成したのちフォトリソグラフィ工程を施すことに
より、液晶表示装置の画素電極(図示されていない)と
共に、ドレイン電極29を形成する。
Next, as shown in FIG. 6 (d), an insulating substrate
A drain electrode 29 is formed with a pixel electrode (not shown) of the liquid crystal display device by forming a transparent electrode film made of, for example, ITO on the entire surface of 21 and then performing a photolithography process.

【0009】最後に図5に示すように、絶縁基板21の表
面全面に、たとえばアルミニウムからなる電極膜を形成
したのちフォトリソグラフィ工程を施すことにより、ソ
ース電極28と配線金属30とを形成する。
Finally, as shown in FIG. 5, a source electrode 28 and a wiring metal 30 are formed by forming an electrode film made of, for example, aluminum on the entire surface of the insulating substrate 21 and then performing a photolithography process.

【0010】以上のように、従来のTFTは、6回の膜
形成工程と5回のフォトリソグラフィ工程によって絶縁
基板21上に形成される。
As described above, the conventional TFT is formed on the insulating substrate 21 by the film forming process 6 times and the photolithography process 5 times.

【0011】[0011]

【発明が解決しようとする課題】従来のTFTは絶縁基
板上に半導体層が設けられ、その上に電極膜が設けられ
ているため、前述のように、6回の膜形成工程と5回の
フォトリソグラフィ工程が必要となる。そのため、いわ
ゆるスループットが低下し、また工程数の増加に伴い、
ダストなどが侵入し回路パターンに欠陥が発生し易くな
り、歩留りが低下する。その結果、製造コストが上昇す
るという問題がある。
In the conventional TFT, the semiconductor layer is provided on the insulating substrate, and the electrode film is provided thereon. Therefore, as described above, the film forming step is performed six times and the film forming step is performed five times. A photolithography process is required. Therefore, so-called throughput decreases, and as the number of processes increases,
Dust and the like tend to enter and defects in the circuit pattern are likely to occur, which lowers the yield. As a result, there is a problem that the manufacturing cost increases.

【0012】本発明はかかる問題を解消するためになさ
れたものであり、構造が単純化され、製造工程数、とく
にフォトリソグラフィ工程数の削減を図ることができる
TFTおよびその製法を提供することを目的とする。
The present invention has been made in order to solve such a problem, and it is an object of the present invention to provide a TFT and a manufacturing method thereof which can simplify the structure and reduce the number of manufacturing steps, particularly the number of photolithography steps. To aim.

【0013】[0013]

【課題を解決するための手段】本発明のTFTは、
(a)絶縁基板上に一定間隙をおいて設けられたソース
電極とドレイン電極、(b)該ソース電極およびドレイ
ン電極上にそれぞれ設けられた高濃度不純物半導体層か
らなるソース領域とドレイン領域、(c)少なくとも該
ソース領域とドレイン領域との間隙に設けられた機能
層、および(d)該機能層上にゲート絶縁膜を介して設
けられたゲート電極からなることを特徴とする。
The TFT of the present invention is
(A) A source electrode and a drain electrode provided on an insulating substrate with a constant gap, (b) a source region and a drain region formed of a high-concentration impurity semiconductor layer provided on the source electrode and the drain electrode, respectively ( c) A functional layer provided at least in the gap between the source region and the drain region, and (d) a gate electrode provided on the functional layer with a gate insulating film interposed therebetween.

【0014】また、前記ソース電極およびドレイン電極
は透明電極膜と金属電極膜との2層構造からなることが
配線抵抗の低抵抗化の点で好ましい。
Further, it is preferable that the source electrode and the drain electrode have a two-layer structure of a transparent electrode film and a metal electrode film in order to reduce the wiring resistance.

【0015】また、本発明によるTFTの製法は(e)
絶縁基板上に導電膜および高濃度不純物半導体層を順次
積層し、(f)該高濃度不純物半導体層および導電膜を
順次パターニングすることによりそれぞれ一定間隙を有
するソース領域とドレイン領域およびソース電極とドレ
イン電極とし、(g)該ソース領域とドレイン領域とが
設けられた前記絶縁基板上に半導体層と絶縁膜と電極膜
とを順次設け、(h)少なくとも前記ソース領域とドレ
イン領域との一定間隙およびその上方に機能層とゲート
絶縁膜とゲート電極とがそれぞれ形成されるように前記
半導体層と絶縁膜と電極膜とをパターニングすることを
特徴とするものである。
The manufacturing method of the TFT according to the present invention is (e)
A conductive film and a high-concentration impurity semiconductor layer are sequentially laminated on an insulating substrate, and (f) the high-concentration impurity semiconductor layer and the conductive film are sequentially patterned to form a source region and a drain region and a source electrode and a drain, each having a constant gap. An electrode, (g) a semiconductor layer, an insulating film, and an electrode film are sequentially provided on the insulating substrate provided with the source region and the drain region, and (h) at least a constant gap between the source region and the drain region, The semiconductor layer, the insulating film, and the electrode film are patterned so that the functional layer, the gate insulating film, and the gate electrode are formed above them.

【0016】さらに、本発明による液晶表示装置は、マ
トリックス状に画素が形成され、各画素ごとにスイッチ
ング素子を有するアクティブマトリックス形液晶表示装
置であって、該スイッチング素子に前記TFTを用いた
ものである。
Further, the liquid crystal display device according to the present invention is an active matrix type liquid crystal display device in which pixels are formed in a matrix and each pixel has a switching element, and the TFT is used as the switching element. is there.

【0017】[0017]

【作用】本発明のTFTによれば、絶縁基板上にソース
電極とドレイン電極とを設け、その上に機能層を設けて
いるため、半導体層のフォトリソグラフィ工程によるパ
ターニングを、ゲート絶縁膜やゲート電極のパターニン
グと同時に行うことができ、またソース電極とドレイン
電極のためのコンタクト孔をパターニングして形成する
必要がない。その結果、2回または3回のフォトリソグ
ラフィ工程のみでTFTを形成することができる。
According to the TFT of the present invention, since the source electrode and the drain electrode are provided on the insulating substrate and the functional layer is provided thereon, the patterning of the semiconductor layer by the photolithography process is performed. This can be performed simultaneously with the patterning of the electrodes, and it is not necessary to pattern and form the contact holes for the source electrode and the drain electrode. As a result, the TFT can be formed by only two or three photolithography steps.

【0018】[0018]

【実施例】つぎに図面を参照しながら本発明について説
明する。図1は本発明のTFTの一実施例を示す断面説
明図、図2は本発明のTFTの他の実施例を示す断面説
明図、図3は本発明のTFTの製法の一実施例の工程を
示す断面説明図、図4は本発明のTFTがスイッチング
素子として用いられているアクティブマトリックス形液
晶表示装置を示す断面説明図である。
The present invention will be described below with reference to the drawings. FIG. 1 is a sectional explanatory view showing an embodiment of the TFT of the present invention, FIG. 2 is a sectional explanatory view showing another embodiment of the TFT of the present invention, and FIG. 3 is a process of an embodiment of the manufacturing method of the TFT of the present invention. FIG. 4 is a sectional explanatory view showing an active matrix type liquid crystal display device in which the TFT of the present invention is used as a switching element.

【0019】まず本発明のTFTについて図面を参照し
ながら説明する。
First, the TFT of the present invention will be described with reference to the drawings.

【0020】図1に示すように、本発明のTFTは、た
とえば液晶表示装置の液晶材料などを挾持する、たとえ
ばガラス、プラスチックスなどからなる絶縁基板1上に
設けられている。絶縁基板1上に一定間隙を有してソー
ス電極5aおよびドレイン電極5bが、たとえばIT
O、酸化スズなどにより設けられている。このソース電
極5a、ドレイン電極5bは、ITO膜や酸化スズ膜な
どにより形成されれば、液晶表示装置などの画素電極と
同時に成膜でき、成膜工程数を減らすことができて好ま
しいが、これらに限定されず、アルミニウム膜、クロム
膜、タンタル膜、モリブデン膜などにより形成されても
よい。両電極5a、5bの上表面には、高濃度不純物半
導体層が堆積され、それぞれソース領域6a、ドレイン
領域6bが設けられている。ソース領域6aとドレイン
領域6bとの間隙およびこれら領域6a、6bの表面に
は、機能層2a、ゲート絶縁膜3aおよびゲート電極4
aが順次積層されている。
As shown in FIG. 1, the TFT of the present invention is provided on an insulating substrate 1 made of, for example, glass or plastics, which holds a liquid crystal material of a liquid crystal display device. The source electrode 5a and the drain electrode 5b are formed on the insulating substrate 1 with a constant gap, for example, IT.
It is provided by O, tin oxide, or the like. If the source electrode 5a and the drain electrode 5b are formed of an ITO film, a tin oxide film, or the like, they can be formed simultaneously with the pixel electrodes of a liquid crystal display device or the like, and the number of film forming steps can be reduced, which is preferable. However, it may be formed of an aluminum film, a chromium film, a tantalum film, a molybdenum film, or the like. A high-concentration impurity semiconductor layer is deposited on the upper surfaces of both electrodes 5a and 5b, and a source region 6a and a drain region 6b are provided, respectively. The functional layer 2a, the gate insulating film 3a, and the gate electrode 4 are formed on the gap between the source region 6a and the drain region 6b and on the surfaces of these regions 6a and 6b.
a is sequentially stacked.

【0021】前述の機能層2aには、成膜の容易さから
厚さが約0.1 〜1.0 μmのポリシリコン膜、アモルファ
スシリコン膜などが用いられ、ゲート絶縁膜3aには、
厚さが約0.05〜1.0 μmのチッ化ケイ素膜、SiO2
SiONなどが用いられ、ゲート電極4aには、厚さが
約0.1 〜0.4 μmのアルミニウム膜、クロム膜、タンタ
ル膜、モリブデン膜などが用いられる。さらにソース領
域6aとドレイン領域6bとを形成する高濃度不純物半
導体層には、通常1019〜1021/cm3 程度の不純物濃度の
アモルファスシリコン、ポリシリコンなどが用いられ、
PH3 、Asなどの不純物によりn+ 形の導電形に、ま
たはBなどの不純物によりp+ 形の導電形に形成され、
ソース領域6aとドレイン領域6bとは、それぞれn+
形またはp+ 形いずれかの同じ導電形に形成されてい
る。
For the above-mentioned functional layer 2a, a polysilicon film, an amorphous silicon film or the like having a thickness of about 0.1 to 1.0 μm is used for ease of film formation, and for the gate insulating film 3a,
A silicon nitride film having a thickness of about 0.05 to 1.0 μm, SiO 2 ,
SiON or the like is used, and for the gate electrode 4a, an aluminum film, a chromium film, a tantalum film, a molybdenum film or the like having a thickness of about 0.1 to 0.4 μm is used. Further, for the high-concentration impurity semiconductor layer forming the source region 6a and the drain region 6b, amorphous silicon or polysilicon having an impurity concentration of about 10 19 to 10 21 / cm 3 is usually used.
An impurity such as PH 3 or As is formed into an n + type conductivity type, or an impurity such as B is formed into a p + type conductivity type,
The source region 6a and the drain region 6b are n +
Shape or p + type, the same conductivity type is formed.

【0022】図2に本発明のTFTの他の実施例の構造
を示す。図2において、9a、9bは、ITOなどから
なる透明電極膜8a、8b上に設けられた金属電極膜で
あり、この透明電極膜および金属電極膜の2層構造によ
ってそれぞれソース電極5a、ドレイン電極5bが形成
されている。なお、その他の符号は図1と同じ部分を示
している。本実施例では金属電極膜9a、9bを透明電
極膜8a、8b上および配線膜(図示されていない)上
に設けることにより、各電極および配線での電気抵抗を
低減させ、低電圧で高特性がえられるようにしたもので
ある。透明電極膜8a、8bには、従来と同様にIT
O、酸化スズ、酸化インジウムなどが用いられ、金属電
極膜9a、9bとしては、モリブデン、タンタル、タン
グステンまたはアルミニウムなどが用いられ、それぞれ
真空蒸着法、スパッタ法などにより絶縁基板1上に付着
させ、エッチングすることにより設けることができる。
この金属電極膜9a、9bは光を遮断するため、画素電
極(図示されていない)上には設けることができない。
そのため、ゲート電極(金属電極膜からなる)をパター
ニングする前に画素電極上の金属電極膜を除去するフォ
トリソグラフィ工程が必要となり、図1に示された前記
構造よりフォトリソグラフィ工程が一工程増えることに
なるが、従来より少ない工程数で特性面での向上を図れ
る。このばあい、ソース電極5a、ドレイン電極5bや
配線部分では、ITO膜などの透明電極膜8a、8bを
設けないで、直接金属電極膜9a、9bだけで形成して
もよいのであるが、液晶表示装置などのTFTでは画素
電極としての透明電極膜が必要であり、ソース電極5a
などから透明電極膜を除くためには、透明電極膜のパタ
ーニング工程がさらに必要となり、フォトリソグラフィ
工程が増えて好ましくない。そのため、本実施例のTF
Tでは、ソース電極とドレイン電極を透明電極膜と金属
電極膜の2層構造で構成している。
FIG. 2 shows the structure of another embodiment of the TFT of the present invention. In FIG. 2, 9a and 9b are metal electrode films provided on the transparent electrode films 8a and 8b made of ITO or the like, and the source electrode 5a and the drain electrode 5a are respectively formed by the two-layer structure of the transparent electrode film and the metal electrode film. 5b is formed. The other reference numerals indicate the same parts as in FIG. In this embodiment, by providing the metal electrode films 9a and 9b on the transparent electrode films 8a and 8b and the wiring film (not shown), the electric resistance of each electrode and wiring is reduced, and a high voltage characteristic is obtained. It is designed so that it can be obtained. The transparent electrode films 8a and 8b have the same IT as the conventional one.
O, tin oxide, indium oxide, or the like is used, and molybdenum, tantalum, tungsten, aluminum, or the like is used as the metal electrode films 9a and 9b, which are attached to the insulating substrate 1 by a vacuum deposition method, a sputtering method, or the like, respectively. It can be provided by etching.
Since the metal electrode films 9a and 9b block light, they cannot be provided on the pixel electrode (not shown).
Therefore, a photolithography process for removing the metal electrode film on the pixel electrode is required before patterning the gate electrode (consisting of the metal electrode film), which increases the photolithography process by one process compared with the structure shown in FIG. However, the characteristics can be improved with a smaller number of steps than the conventional method. In this case, the source electrode 5a, the drain electrode 5b, and the wiring portion may be directly formed with only the metal electrode films 9a and 9b without providing the transparent electrode films 8a and 8b such as an ITO film. A TFT such as a display device requires a transparent electrode film as a pixel electrode, and therefore the source electrode 5a
In order to remove the transparent electrode film from the above, a patterning process of the transparent electrode film is further required, and the photolithography process is increased, which is not preferable. Therefore, the TF of this embodiment is
In T, the source electrode and the drain electrode have a two-layer structure of a transparent electrode film and a metal electrode film.

【0023】つぎに本発明のTFTの製法について説明
する。図3(a)〜(c)は本発明のTFT素子の製法
の一実施例を示す製造工程説明図である。
Next, a method of manufacturing the TFT of the present invention will be described. 3 (a) to 3 (c) are manufacturing process explanatory diagrams showing an embodiment of the manufacturing method of the TFT element of the present invention.

【0024】まず図3(a)に示すように、ガラス、プ
ラスチックスなどの絶縁基板1上にITO、酸化スズな
どからなる導電膜5、アモルファスシリコンまたはポリ
シリコンなどからなる高濃度不純物半導体層6を蒸着
法、P−CVD法、LP−CVD法などにより順次設け
る。導電膜5は、液晶表示装置の画素電極と共にITO
などの透明電極膜の単層によって設けてもよいし、ある
いはITOなどの透明電極膜とアルミニウムなどの金属
電極膜とを順次積層することによって設けてもよい。具
体例としては、液晶表示装置用のTFT素子を形成する
ため、ガラスからなる絶縁基板1を洗浄したのち、真空
蒸着法により厚さが約0.05〜0.2 μmのITOからなる
導電膜5を絶縁基板1上に堆積させた。そののち導電膜
5上にN+不純物を混入したPH3 ガスを150 〜800 ℃
の反応炉に導入して約30分間気相反応させることによ
り、n+ 形のアモルファスシリコン層を厚さが約0.02〜
0.3 μm程度堆積させた。
First, as shown in FIG. 3A, a conductive film 5 made of ITO, tin oxide or the like, a high-concentration impurity semiconductor layer 6 made of amorphous silicon or polysilicon is formed on an insulating substrate 1 made of glass, plastics or the like. Are sequentially provided by a vapor deposition method, a P-CVD method, an LP-CVD method, or the like. The conductive film 5 is formed of ITO together with the pixel electrode of the liquid crystal display device.
May be provided by a single layer of a transparent electrode film such as, or may be provided by sequentially laminating a transparent electrode film such as ITO and a metal electrode film such as aluminum. As a specific example, in order to form a TFT element for a liquid crystal display device, after cleaning the insulating substrate 1 made of glass, a conductive film 5 made of ITO having a thickness of about 0.05 to 0.2 μm is formed on the insulating substrate by vacuum deposition. 1 was deposited. After that, PH 3 gas mixed with N + impurities was applied to the conductive film 5 at 150 to 800 ° C.
The n + -type amorphous silicon layer has a thickness of about 0.02 ~
It was deposited to about 0.3 μm.

【0025】つぎに図3(b)に示すように、通常の露
光とエッチングによるフォトリソグラフィ工程を施し、
一定間隙を有するソース電極5a、ドレイン電極5bお
よび画素電極(図示されていない)ならびに該電極5
a、5b上にそれぞれソース領域6a、ドレイン領域6
bを形成する。エッチング法としては反応性イオンエッ
チング(RIE)法やCDE法などのドライエッチン
グ、フッ酸(HF)、硝酸(HNO3 )液などを使用し
たウェットエッチング法を使用することができる。具体
例としては、フォトレジスト膜を塗布したのち、TFT
や画素電極などの配線パターンを投影露光し、現像処理
してマスクを形成したのち、RIE法によりエッチング
処理を施すことにより、ソース領域6aとドレイン領域
6b、ソース電極5aとドレイン電極5bおよび画素電
極を形成した。
Next, as shown in FIG. 3 (b), a photolithography process by ordinary exposure and etching is performed,
Source electrode 5a, drain electrode 5b and pixel electrode (not shown) having a constant gap, and the electrode 5
source region 6a and drain region 6 on a and 5b, respectively.
b is formed. As the etching method, a dry etching method such as a reactive ion etching (RIE) method or a CDE method, or a wet etching method using a hydrofluoric acid (HF) or nitric acid (HNO 3 ) solution can be used. As a specific example, after applying a photoresist film, the TFT
After exposing a wiring pattern such as a pixel electrode and a pixel electrode by projection, developing the mask to form a mask, and then performing an etching process by the RIE method, the source region 6a and the drain region 6b, the source electrode 5a and the drain electrode 5b, and the pixel electrode Was formed.

【0026】つぎに図3(c)に示すように、絶縁基板
1の表面の全面に半導体層2、絶縁膜3、電極膜4をC
VD法、LP−CVD法などにより順次形成する。半導
体層2をCVD法で堆積するには、SiH4 ガス、H2
ガスまたはN2 ガスなどをキャリヤガスと共に導入して
200 〜400 ℃で10〜60分間反応させることにより、ポリ
シリコン、アモルファスシリコンなどの半導体層を成膜
できる。また、絶縁膜をCVD法で堆積するには、Si
4 ガス、NH3 ガスなどをキャリヤガスのN2 ガスと
共に導入して200 〜400 ℃で10〜60分間反応させること
により、チッ化ケイ素、酸化ケイ素、SiONなどから
なる絶縁膜を形成できる。さらに、電極膜はクロム、モ
リブデン、アルミニウム、タンタルなどを真空蒸着法、
スパッタ法などにより堆積させる。具体例としてはまず
SiH4 ガスとN2 ガスを導入し、650 〜900 ℃で約30
分間反応させ厚さが約0.05〜0.4 μmのポリシリコンか
らなる半導体層2を堆積させたのち、レーザアニール装
置により環境温度から800〜1100℃に昇温することによ
りアニール処理を施した。そののちその表面をさらにH
Fにより洗浄してから、SiH4 ガスとNH3 ガスを導
入し、600 〜900 ℃で約60分間反応させることにより厚
さが約0.2 〜0.4 μmのチッ化ケイ素膜からなる絶縁膜
3を堆積させた。さらにその上を純水により洗浄したの
ち、クロムをスパッタ法により厚さが約0.2 〜0.5 μm
になるように成膜し電極膜4を設けた。
Next, as shown in FIG. 3C, the semiconductor layer 2, the insulating film 3, and the electrode film 4 are formed on the entire surface of the insulating substrate 1 by C.
The layers are sequentially formed by the VD method, the LP-CVD method or the like. To deposit the semiconductor layer 2 by the CVD method, SiH 4 gas, H 2
Gas or N 2 gas with carrier gas
By reacting at 200 to 400 ° C. for 10 to 60 minutes, a semiconductor layer such as polysilicon or amorphous silicon can be formed. To deposit the insulating film by the CVD method, Si
An insulating film made of silicon nitride, silicon oxide, SiON or the like can be formed by introducing H 4 gas, NH 3 gas and the like together with N 2 gas as a carrier gas and reacting at 200 to 400 ° C. for 10 to 60 minutes. Further, the electrode film is formed by vacuum vapor deposition of chromium, molybdenum, aluminum, tantalum, etc.,
It is deposited by a sputtering method or the like. As a specific example, first, SiH 4 gas and N 2 gas are introduced, and the temperature is about 30 at 650 to 900 ° C.
After reacting for 1 minute to deposit a semiconductor layer 2 made of polysilicon having a thickness of about 0.05 to 0.4 μm, an annealing process was performed by raising the temperature from ambient temperature to 800 to 1100 ° C. by a laser annealing device. After that, the surface is further H
After cleaning with F, SiH 4 gas and NH 3 gas are introduced and reacted at 600 to 900 ° C. for about 60 minutes to deposit an insulating film 3 made of a silicon nitride film having a thickness of about 0.2 to 0.4 μm. Let After further cleaning with pure water, chromium is sputtered to a thickness of about 0.2-0.5 μm.
A film was formed so that the electrode film 4 was provided.

【0027】最後に、前記半導体層2、絶縁膜3、電極
膜4に同時にフォトリソグラフィ工程を施すことによ
り、それぞれTFTの機能層2a、ゲート絶縁膜3a、
ゲート電極4aを形成し、図1に示すような構造とす
る。エッチングの方法としては図3(b)と同様の方法
により行う。具体例としては図3(b)のばあいと同様
の方法で、マスクを形成したのちRIE法によりエッチ
ングを施すことにより、TFTの機能層2a、ゲート絶
縁膜3a、ゲート電極4aを形成した。
Finally, the semiconductor layer 2, the insulating film 3, and the electrode film 4 are simultaneously subjected to a photolithography process, whereby the functional layer 2a of the TFT, the gate insulating film 3a, and the gate insulating film 3a, respectively.
The gate electrode 4a is formed to have a structure as shown in FIG. The etching method is the same as that shown in FIG. As a specific example, a functional layer 2a of the TFT, a gate insulating film 3a, and a gate electrode 4a were formed by forming a mask and then performing etching by the RIE method in the same manner as in the case of FIG. 3B.

【0028】前記実施例はあくまで一例であって絶縁膜
や電極の材料や厚さ、さらには形成法は前記実施例に拘
束されることなく、周知の他の材料や方法でなされう
る。
The above-mentioned embodiment is merely an example, and the materials and thicknesses of the insulating film and the electrodes, and the forming method are not limited to the above-mentioned embodiment, and other known materials and methods can be used.

【0029】つぎに前述のTFTを画素のスイッチング
素子として用いた液晶表示装置について説明する。
Next, a liquid crystal display device using the above-mentioned TFT as a pixel switching element will be described.

【0030】図4は本発明のTFTがスイッチング素子
として用いられているアクティブマトリックス形液晶表
示装置の部分的断面説明図である。液晶表示装置として
は通常の液晶表示装置と同じで、2枚のガラスなどから
なる透明基板11、12が平行に配置され、対向するそれぞ
れの面上にはITOなどからなる透明な画素電極13、14
および配向膜15、16が設けられ、絶縁基板11、12の間隙
には液晶材料17が充填されている。TFT18は片方の絶
縁基板11上に前述の構造で設けられ、保護膜19で覆われ
絶縁されている。またTFT18のドレイン電極5bは、
画素電極13と同じ材料で一体に形成され、相互に連結さ
れている。TFT18のソース電極5aおよびゲート電極
4aは、それぞれ画素間に設けられた配線(図示されて
いない)に接続され、外部から各画素のTFT18を個別
に駆動できるようにされている。本発明の液晶表示装置
では、TFT18が前述の簡略化された構造で設けられる
と共に、TFT18のソース電極5aやドレイン電極5b
と画素電極13とが同一の材料から構成されているので、
これらを同一のフォトリソグラフィ工程で同時に形成す
ることができる。その結果、絶縁基板11上に画素電極13
およびTFT18を少ない工程で簡単に形成でき、その上
にポリイミドなどからなる配向膜15を印刷などにより設
けるだけで、一方の絶縁基板11を形成でき、アクティブ
マトリックス形液晶表示装置を少ない工数でうることが
できる。しかも工程数が少ないため、歩留りも向上す
る。
FIG. 4 is a partial sectional explanatory view of an active matrix type liquid crystal display device in which the TFT of the present invention is used as a switching element. The liquid crystal display device is the same as a normal liquid crystal display device, and two transparent substrates 11 and 12 made of glass or the like are arranged in parallel, and a transparent pixel electrode 13 made of ITO or the like is provided on each of the opposing surfaces. 14
Further, the alignment films 15 and 16 are provided, and the gap between the insulating substrates 11 and 12 is filled with the liquid crystal material 17. The TFT 18 is provided on one insulating substrate 11 with the above-described structure, and is covered with a protective film 19 to be insulated. The drain electrode 5b of the TFT 18 is
The pixel electrodes 13 are integrally formed of the same material and are connected to each other. The source electrode 5a and the gate electrode 4a of the TFT 18 are respectively connected to wirings (not shown) provided between pixels so that the TFT 18 of each pixel can be individually driven from the outside. In the liquid crystal display device of the present invention, the TFT 18 is provided with the above-described simplified structure, and the source electrode 5a and the drain electrode 5b of the TFT 18 are provided.
Since the pixel electrode 13 and the pixel electrode 13 are made of the same material,
These can be simultaneously formed in the same photolithography process. As a result, the pixel electrode 13 is formed on the insulating substrate 11.
Also, the TFT 18 can be easily formed in a small number of steps, and one insulating substrate 11 can be formed only by providing an alignment film 15 made of polyimide or the like thereon by printing or the like, and an active matrix type liquid crystal display device can be obtained with a small number of steps. You can Moreover, since the number of steps is small, the yield is improved.

【0031】[0031]

【発明の効果】本発明のTFTによれば、絶縁基板上に
ソース電極とドレイン電極とが設けられ、その上に機能
層、ゲート絶縁膜およびゲート電極が設けられているた
め、フォトリソグラフィ工程が2工程または3工程だけ
ですみ、スループットを向上させることができると共
に、工程数の減少に伴い、歩留りを上昇させることがで
きる。また全体の工数も少なくすることができるので、
コストダウンに大いに寄与する。
According to the TFT of the present invention, a source electrode and a drain electrode are provided on an insulating substrate, and a functional layer, a gate insulating film, and a gate electrode are provided thereon, so that a photolithography process can be performed. Only two or three steps are required, so that the throughput can be improved and the yield can be increased as the number of steps is reduced. Also, since the total man-hours can be reduced,
It greatly contributes to cost reduction.

【0032】さらに、本発明のTFTをアクティブマト
リックス形液晶表示装置に使用することにより、液晶表
示装置のコストダウンならびにスループットの向上を図
ることができる。
Furthermore, by using the TFT of the present invention in an active matrix type liquid crystal display device, the cost of the liquid crystal display device and the throughput can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のTFTの一実施例を示す断面説明図で
ある。
FIG. 1 is a cross-sectional explanatory view showing an embodiment of a TFT of the present invention.

【図2】本発明のTFTの他の実施例を示す断面説明図
である。
FIG. 2 is a cross-sectional explanatory view showing another embodiment of the TFT of the present invention.

【図3】本発明のTFTの製法の一実施例の製造工程を
示す断面説明図である。
FIG. 3 is a cross-sectional explanatory view showing a manufacturing process of an embodiment of the method for manufacturing a TFT of the present invention.

【図4】本発明のTFTがスイッチング素子として用い
られているアクティブマトリックス形液晶表示装置を示
す断面説明図である。
FIG. 4 is a cross-sectional explanatory view showing an active matrix type liquid crystal display device in which the TFT of the present invention is used as a switching element.

【図5】従来のTFTの一例を示す断面説明図である。FIG. 5 is a cross-sectional explanatory view showing an example of a conventional TFT.

【図6】従来のTFTの製法の一例の製造工程を示す断
面説明図である。
FIG. 6 is a cross-sectional explanatory view showing a manufacturing process of an example of a conventional TFT manufacturing method.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 半導体層 2a 機能層 3 絶縁膜 3a ゲート絶縁膜 4 電極膜 4a ゲート電極 5 導電膜 5a ソース電極 5b ドレイン電極 6 高濃度不純物半導体層 6a ソース領域 6b ドレイン領域 8a 透明電極膜 8b 透明電極膜 9a 金属電極膜 9b 金属電極膜 11 透明基板 12 透明基板 18 TFT DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Semiconductor layer 2a Functional layer 3 Insulating film 3a Gate insulating film 4 Electrode film 4a Gate electrode 5 Conductive film 5a Source electrode 5b Drain electrode 6 High concentration impurity semiconductor layer 6a Source region 6b Drain region 8a Transparent electrode film 8b Transparent electrode Film 9a Metal electrode film 9b Metal electrode film 11 Transparent substrate 12 Transparent substrate 18 TFT

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高村 誠 京都市右京区西院溝崎町21番地 ローム株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Makoto Takamura, 21 Mizozaki-cho, Saiin, Ukyo-ku, Kyoto ROHM Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 (a)絶縁基板上に一定間隙をおいて設
けられたソース電極とドレイン電極、 (b)該ソース電極およびドレイン電極上にそれぞれ設
けられた高濃度不純物半導体層からなるソース領域とド
レイン領域、 (c)少なくとも該ソース領域とドレイン領域との間隙
に設けられた機能層、および (d)該機能層上にゲート絶縁膜を介して設けられたゲ
ート電極 からなる薄膜トランジスタ。
1. A source region and a drain electrode provided on an insulating substrate with a constant gap, and (b) a source region made of a high-concentration impurity semiconductor layer provided on the source electrode and the drain electrode, respectively. And a drain region, (c) a functional layer provided at least in a gap between the source region and the drain region, and (d) a gate electrode provided on the functional layer via a gate insulating film.
【請求項2】 前記ソース電極およびドレイン電極が透
明電極膜と金属電極膜との2層構造からなる請求項1記
載の薄膜トランジスタ。
2. The thin film transistor according to claim 1, wherein the source electrode and the drain electrode have a two-layer structure of a transparent electrode film and a metal electrode film.
【請求項3】 (e)絶縁基板上に導電膜および高濃度
不純物半導体層を順次積層し、 (f)該高濃度不純物半導体層および導電膜を順次パタ
ーニングすることによりそれぞれ一定間隙を有するソー
ス領域とドレイン領域およびソース電極とドレイン電極
とし、 (g)該ソース領域とドレイン領域とが設けられた前記
絶縁基板上に半導体層と絶縁膜と電極膜とを順次設け、 (h)少なくとも前記ソース領域とドレイン領域との一
定間隙およびその上方に機能層とゲート絶縁膜とゲート
電極とがそれぞれ形成されるように前記半導体層と絶縁
膜と電極膜とをパターニングする ことを特徴とする薄膜トランジスタの製法。
3. A source region having a constant gap by (e) sequentially laminating a conductive film and a high-concentration impurity semiconductor layer on an insulating substrate, and (f) successively patterning the high-concentration impurity semiconductor layer and the conductive film. And (d) a semiconductor layer, an insulating film, and an electrode film are sequentially provided on the insulating substrate provided with the source region and the drain region, and (h) at least the source region. A method of manufacturing a thin film transistor, characterized in that the semiconductor layer, the insulating film and the electrode film are patterned so that a functional layer, a gate insulating film and a gate electrode are respectively formed on and above a certain gap between the drain region and the drain region.
【請求項4】 マトリックス状に画素が形成され、各画
素ごとにスイッチング素子を有するアクティブマトリッ
クス形液晶表示装置であって、前記スイッチング素子が
請求項1記載の薄膜トランジスタである液晶表示装置。
4. An active matrix liquid crystal display device in which pixels are formed in a matrix and a switching element is provided for each pixel, wherein the switching element is the thin film transistor according to claim 1.
JP18522093A 1993-07-27 1993-07-27 Thin film transistor and manufacture thereof Pending JPH0745836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18522093A JPH0745836A (en) 1993-07-27 1993-07-27 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18522093A JPH0745836A (en) 1993-07-27 1993-07-27 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0745836A true JPH0745836A (en) 1995-02-14

Family

ID=16166985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18522093A Pending JPH0745836A (en) 1993-07-27 1993-07-27 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0745836A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058676A (en) * 2004-08-20 2006-03-02 Semiconductor Energy Lab Co Ltd Display device, its manufacturing method, and television apparatus
WO2011142073A1 (en) * 2010-05-10 2011-11-17 パナソニック株式会社 Thin film transistor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058676A (en) * 2004-08-20 2006-03-02 Semiconductor Energy Lab Co Ltd Display device, its manufacturing method, and television apparatus
WO2011142073A1 (en) * 2010-05-10 2011-11-17 パナソニック株式会社 Thin film transistor device and method for manufacturing the same
WO2011141946A1 (en) * 2010-05-10 2011-11-17 パナソニック株式会社 Thin film transistor device and method for manufacturing same
US8598584B2 (en) 2010-05-10 2013-12-03 Panasonic Corporation Thin-film transistor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5976902A (en) Method of fabricating a fully self-aligned TFT-LCD
US6887744B2 (en) Method of forming a thin film transistor substrate with a interconnection electrode
US4918504A (en) Active matrix cell
JPS59208783A (en) Thin film transistor
JPH0553147A (en) Liquid crystal display device and production thereof
JP2776378B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR100640211B1 (en) Manufacturing method of the liquid crystal display device
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
JPH1195256A (en) Active matrix substrate
US6746959B2 (en) Liquid crystal display and method
JPH0580650B2 (en)
US5668381A (en) Thin film transistor array panel for a liquid crystal display
US20050142676A1 (en) Method for fabricating polysilicon liquid crystal display device
JPH09266315A (en) Thin film transistor and liquid crystal display device
JPS60261174A (en) Matrix array
JP2572379B2 (en) Method for manufacturing thin film transistor
JPH02206132A (en) Manufacture of thin-film transistor
US6713328B2 (en) Manufacturing method of thin film transistor panel
JPH06334185A (en) Thin film semiconductor device
JPH0745836A (en) Thin film transistor and manufacture thereof
JPH10173195A (en) Thin film transistor and its manufacturing method
JP2001133804A (en) Method of producing liquid crystal display device
JPH1039331A (en) Production of active matrix type liquid crystal display device and active matrix type liquid crystal display device produced by this process
KR100267995B1 (en) Lcd and its fabrication method
KR100205867B1 (en) Active matrix substrate and its fabrication method