JPH0744410B2 - Gain control circuit - Google Patents
Gain control circuitInfo
- Publication number
- JPH0744410B2 JPH0744410B2 JP62284040A JP28404087A JPH0744410B2 JP H0744410 B2 JPH0744410 B2 JP H0744410B2 JP 62284040 A JP62284040 A JP 62284040A JP 28404087 A JP28404087 A JP 28404087A JP H0744410 B2 JPH0744410 B2 JP H0744410B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- transistors
- gain
- emitter
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路、特に増幅器の利得制御回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly to a gain control circuit for an amplifier.
第２図は、従来の利得制御回路の一例を示す。図におい
て（1a），（1b）は利得設定用抵抗、（２），（３），
（11a），（11b）はトランジスタ、（４）は基準電流用
抵抗、（５）はダイオード、（６）は基準電圧用抵抗、
（７），（８）は定電流源、（９）は増幅器、（10）は
負荷抵抗、（12a），（12b）は利得制御電圧入力端子、
（13a），（13b）は信号入力端子、（14）は信号出力端
子、（15）は電源電圧端子、（16），（17），（18）は
抵抗である。FIG. 2 shows an example of a conventional gain control circuit. In the figure, (1a) and (1b) are gain setting resistors, (2), (3),
(11a) and (11b) are transistors, (4) is a reference current resistor, (5) is a diode, (6) is a reference voltage resistor,
(7) and (8) are constant current sources, (9) is an amplifier, (10) is a load resistance, (12a) and (12b) are gain control voltage input terminals,
(13a) and (13b) are signal input terminals, (14) is a signal output terminal, (15) is a power supply voltage terminal, and (16), (17) and (18) are resistors.
この回路の主要部分は、基準電圧発生用抵抗（６）、定
電流源（８）、エミツタホロア用のトランジスタ
（３）、利得設定用抵抗（1a），（1b）、及び増幅器
（９）により構成される。The main part of this circuit is composed of a reference voltage generating resistor (6), a constant current source (8), an emitter follower transistor (3), gain setting resistors (1a), (1b), and an amplifier (9). To be done.
ここに使用される増幅器（９）は、正と負の２つの利得
制御電圧入力端子（12a），（12b）間に加える電位差に
より負荷抵抗（10）に流れる電流の直流分を変化させる
ことによって信号入力端子（13a），（13b）から信号出
力端子（14）までの利得を制御できる。The amplifier (9) used here changes the DC component of the current flowing through the load resistance (10) by the potential difference applied between the positive and negative gain control voltage input terminals (12a) and (12b). The gain from the signal input terminals (13a) and (13b) to the signal output terminal (14) can be controlled.
この回路の利得制御は、利得設定用抵抗（1a），（1b）
の値で決定される電圧を利得制御電圧入力端子（12a）
に直接加えることによつて行なわれる。The gain control of this circuit is performed by the gain setting resistors (1a), (1b)
The voltage determined by the value of the gain control voltage input terminal (12a)
By adding directly to.
従来の回路では、トランジスタ（３）のベース・エミツ
タ間電圧と利得設定用抵抗（1a），（1b）との温度係数
の差により、温度が変化すると、正負２つの利得制御電
圧入力端子（12a），（12b）間の電位差が変化する。そ
のため、利得の温度に対する安定性が悪いという問題が
あつた。In the conventional circuit, when the temperature changes due to the difference in temperature coefficient between the base-emitter voltage of the transistor (3) and the gain setting resistors (1a) and (1b), two gain control voltage input terminals (12a ), (12b) changes the potential difference. Therefore, there is a problem that the stability of the gain with respect to temperature is poor.
すなわち、増幅器の利得は、トランジスタ11a,11bのコ
レクタ電流をそれぞれI11a,I11bとすると、 I11b/(I11a+I11b) に比例する。電流I11a,I11bおよびトランジスタ３のエ
ミッタ電流I3はトランジスタ３のベース電位をVB3，エ
ミッタ電位をVb，トランジスタ11a,11bのエミッタ電位
をVE11とすれば、 になる。ここで、IsはPN接合の逆方向飽和電流,qは電子
の電荷,Kはボルツマン定数,Tは絶対温度である。したが
って、電源電圧をVcc、利得設定用抵抗1a,1bの抵抗値を
それぞれR1a,R1bとすると、 となり温度に依存する。That is, the gain of the amplifier is proportional to I 11b / (I 11a + I 11b ) when the collector currents of the transistors 11a and 11b are I 11a and I 11b , respectively. If the base potential of the transistor 3 is V B3 , the emitter potential is V b , and the emitter potentials of the transistors 11 a and 11 b are V E11 , the currents I 11a and I 11b and the emitter current I 3 of the transistor 3 are become. Where I s is the reverse saturation current of the PN junction, q is the electron charge, K is the Boltzmann constant, and T is the absolute temperature. Therefore, if the power supply voltage is Vcc and the resistance values of the gain setting resistors 1a and 1b are R 1a and R 1b , respectively, And depends on temperature.
それゆえに、この発明の主たる目的は、利得の温度に対
する安定性が良好な利得制御回路を提供することであ
る。Therefore, a main object of the present invention is to provide a gain control circuit having good stability of gain with respect to temperature.
［課題を解決するための手段］ この発明は第１および第２のトランジスタのエミッタが
共通接続され、第１のトランジスタのベースが正の利得
制御入力端子に接続され、第２のトランジスタが負の利
得制御入力端子に接続された差動増幅器の利得を制御す
る利得制御回路であっって、第３および第４のトランジ
スタのベースが同一の一定電圧値に保たれ、それぞれの
エミッタが正および負の利得制御入力端子に個別的に接
続され、第５および第６のトランジスタのベースが共通
接続され、それぞれのコレクタが正および負の利得制御
入力端子に個別的に接続され、第１および第２の抵抗の
一端が第５および第６のトランジスタのエミッタに接続
され、他端が基準電位のラインに接続されて構成され
る。[Means for Solving the Problems] According to the present invention, the emitters of the first and second transistors are commonly connected, the base of the first transistor is connected to a positive gain control input terminal, and the second transistor is negative. A gain control circuit for controlling the gain of a differential amplifier connected to a gain control input terminal, wherein the bases of the third and fourth transistors are kept at the same constant voltage value, and the respective emitters are positive and negative. Respectively, the bases of the fifth and sixth transistors are commonly connected, and their collectors are individually connected to the positive and negative gain control input terminals, respectively. One end of the resistor is connected to the emitters of the fifth and sixth transistors, and the other end is connected to the reference potential line.
［作用］ この発明に係る利得制御回路は、正および負の利得制御
入力端子にエミッタホロワ用のトランジスタのエミッタ
電圧を与えるようにし、しかもエミッタ電流はエミッタ
に接続された定電流用トランジスタおよび利得設定用抵
抗によって決定されるので、温度が変化しても２つの利
得制御入力端子間の電位差はほとんど変化しない。[Operation] The gain control circuit according to the present invention is configured to apply the emitter voltage of the transistor for the emitter follower to the positive and negative gain control input terminals, and the emitter current is the constant current transistor connected to the emitter and the gain setting transistor. Since it is determined by the resistance, the potential difference between the two gain control input terminals hardly changes even if the temperature changes.
以下、この発明の一実施例を図に従つて説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図において、（2a），（2b）は定電流源用トランジ
スタ、（3a），（3b）はエミツタホロア用トランジスタ
で、その他のものは第２図に示す従来の利得制御回路に
おけるものと同等のものである。増幅器（９）の利得
は、正と負の２つの利得制御電圧入力端子（12a），（1
2b）間の電位差、すなわち、２つのエミツタホロア用ト
ランジスタ（3a），（3b）のそれぞれのエミツタの電圧
の差により決定される。In Fig. 1, (2a) and (2b) are constant current source transistors, (3a) and (3b) are emitter follower transistors, and others are equivalent to those in the conventional gain control circuit shown in Fig. 2. belongs to. The gain of the amplifier (9) has two gain control voltage input terminals (12a) and (1
2b), that is, the potential difference between the two emitter-follower transistors (3a) and (3b).
２つのエミッタホロア用トランジスタ（3a），（3b）の
ベースは、同一の電位に保たれているので、それらのエ
ミツタの電圧の差は、エミツタ電流の比によつてのみ決
定される。Since the bases of the two emitter follower transistors (3a) and (3b) are kept at the same potential, the difference between the voltages of the emitters is determined only by the ratio of the emitter currents.
エミツタ電流は、エミツタに接続された定電流源用トラ
ンジスタ（2a），（2b）及び利得設定用抵抗（1a），
（1b）により決定される。The emitter current is the constant current source transistors (2a), (2b) and the gain setting resistor (1a), which are connected to the emitter.
Determined by (1b).
トランジスタ3a,3bのエミッタ電流I3a,I3Bは、トランジ
スタ3a,3bのベース電位のVB3，エミッタ電位をそれぞれ
Va,Vbとすれば、 となるので、 が成立し、 であるから、第（７）式および第（８）式より となり、抵抗1aと1bの温度係数が同一であれば、絶対に
依存しないことがわかる。The emitter currents I 3a and I 3B of the transistors 3a and 3b are respectively the base potential V B3 and the emitter potential of the transistors 3a and 3b.
If V a , V b , Therefore, Holds, Therefore, from the expressions (7) and (8), Therefore, it can be seen that if the resistors 1a and 1b have the same temperature coefficient, they never depend on each other.
［発明の効果］ 以上のように、この発明によれば、差動増幅器の正およ
び負の利得制御入力端子にエミッタホロア用のトランジ
スタのエミッタ電圧を与えるようにし、しかもこのエミ
ッタ電流がエミッタに接続された定電流用トランジスタ
および利得設定用抵抗によって決定されるので、温度特
性の良好な利得制御回路を容易に実現することができ
る。As described above, according to the present invention, the emitter voltage of the transistor for the emitter follower is applied to the positive and negative gain control input terminals of the differential amplifier, and this emitter current is connected to the emitter. Since it is determined by the constant current transistor and the gain setting resistor, it is possible to easily realize a gain control circuit having good temperature characteristics.
第１図は、この発明の一実施例による利得制御回路の回
路図、第２図は、従来の利得制御回路の回路図の一例で
ある。図において（1a），（1b）は利得設定用抵抗、
（2a），（2b）は定電流源用トランジスタ、（3a），
（3b）はエミツタホロア用トランジスタ、（４）は基準
電流用抵抗、（５）はダイオード、（６）は基準電圧用
抵抗、（７），（８）は定電流源、（９）は増幅器、
（10）は負荷抵抗、（11a），（11b）はトランジスタ、
（12a），（12b）は利得制御電圧入力端子、（13a），
（13b）は信号入力端子、（14）は信号出力端子、（1
5）は電源電圧端子である。 なお各図中、同一符号は、同一または、相当部分を示
す。FIG. 1 is a circuit diagram of a gain control circuit according to an embodiment of the present invention, and FIG. 2 is an example of a circuit diagram of a conventional gain control circuit. In the figure, (1a) and (1b) are resistors for gain setting,
(2a), (2b) are transistors for constant current source, (3a),
(3b) is an emitter follower transistor, (4) is a reference current resistor, (5) is a diode, (6) is a reference voltage resistor, (7) and (8) are constant current sources, and (9) is an amplifier.
(10) is a load resistance, (11a) and (11b) are transistors,
(12a), (12b) are gain control voltage input terminals, (13a),
(13b) is the signal input terminal, (14) is the signal output terminal, (1
5) is a power supply voltage terminal. In each drawing, the same reference numerals indicate the same or corresponding parts.
Claims (1)
が共通接続され、前記第１のトランジスタのベースが正
の利得制御入力端子に接続され、前記第２のトランジス
タのベースが負の利得制御入力端子に接続された差動増
幅器の利得を制御する利得制御回路であって、 それぞれのベースが同一の一定電圧値に保たれ、それぞ
れのエミッタが前記正および負の利得制御入力端子に個
別的に接続された第３および第４のトランジスタ、 それぞれのベースが共通接続され、それぞれのコレクタ
が前記正および負の利得制御入力端子に個別的に接続さ
れた第５および第６のトランジスタ、および それぞれの一端が前記第５および第６のトランジスタの
エミッタに接続され、それぞれの他端が基準電位のライ
ンに接続され、前記第５および第６のトランジスタとと
もに電流源を構成する第１および第２の抵抗を備え、 前記電流源の電流値を設定する第１および第２の抵抗に
よって前記差動増幅器の利得を制御することを特徴とす
る、利得制御回路。1. The emitters of the first and second transistors are connected together, the base of the first transistor is connected to a positive gain control input terminal, and the base of the second transistor is negative gain control input. A gain control circuit for controlling the gain of a differential amplifier connected to terminals, wherein each base is kept at the same constant voltage value, and each emitter is individually connected to the positive and negative gain control input terminals. Connected third and fourth transistors, fifth and sixth transistors having respective bases commonly connected and respective collectors individually connected to the positive and negative gain control input terminals, and respective One end is connected to the emitters of the fifth and sixth transistors, and the other end is connected to the line of the reference potential, and the fifth and sixth transistors are connected. A first resistor and a second resistor that form a current source together with a resistor, and the gain of the differential amplifier is controlled by the first and second resistors that set the current value of the current source. Control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284040A JPH0744410B2 (en) | 1987-11-10 | 1987-11-10 | Gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284040A JPH0744410B2 (en) | 1987-11-10 | 1987-11-10 | Gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125109A JPH01125109A (en) | 1989-05-17 |
| JPH0744410B2 true JPH0744410B2 (en) | 1995-05-15 |
Family
ID=17673518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284040A Expired - Lifetime JPH0744410B2 (en) | 1987-11-10 | 1987-11-10 | Gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744410B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2716560B2 (en) * | 1990-03-10 | 1998-02-18 | 三菱電機株式会社 | Semiconductor integrated circuit |
| JP2623954B2 (en) * | 1990-10-24 | 1997-06-25 | 三菱電機株式会社 | Variable gain amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110954A (en) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | SHINPUKUCHOSEIKAIRO |
| JPS5280767A (en) * | 1975-12-27 | 1977-07-06 | Pioneer Electronic Corp | Voltage controlled gain controller |
-
1987
- 1987-11-10 JP JP62284040A patent/JPH0744410B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125109A (en) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (en) | Electric circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPS6340900Y2 (en) | ||
| JPH0744410B2 (en) | Gain control circuit | |
| JPS60204108A (en) | Push-pull amplifier | |
| JPS6154286B2 (en) | ||
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| JPS60208106A (en) | Differential amplifier | |
| JP2588164B2 (en) | Inverting amplifier | |
| JP2613944B2 (en) | Current mirror circuit | |
| JPH0145766B2 (en) | ||
| JPH0462608B2 (en) | ||
| JPH0760981B2 (en) | Voltage-current conversion circuit | |
| JPH0347010B2 (en) | ||
| JPH067378Y2 (en) | Current mirror circuit | |
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| JP2703953B2 (en) | Current amplifier circuit | |
| JPH067379Y2 (en) | Reference voltage source circuit | |
| JPS5829621Y2 (en) | signal conversion circuit | |
| JPH066607Y2 (en) | Gain control circuit | |
| JPS6216015Y2 (en) | ||
| JP2665833B2 (en) | Limiter circuit | |
| JPH066612Y2 (en) | Variable gain circuit | |
| JPH058603B2 (en) | ||
| JPH0680997B2 (en) | Multiplication circuit |