JPH0743688B2 - プリンタ - Google Patents
プリンタInfo
- Publication number
- JPH0743688B2 JPH0743688B2 JP61080552A JP8055286A JPH0743688B2 JP H0743688 B2 JPH0743688 B2 JP H0743688B2 JP 61080552 A JP61080552 A JP 61080552A JP 8055286 A JP8055286 A JP 8055286A JP H0743688 B2 JPH0743688 B2 JP H0743688B2
- Authority
- JP
- Japan
- Prior art keywords
- printer
- parallel
- circuit
- interface
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリンタに関し、特にインタフェース回路に関
する。
する。
従来、この種のプリンタは、その回路に従ってパラレル
インタフェース部か、シリアルインタフェース部かのど
ちらか一方のインタフェース部しか備えていなかった。
インタフェース部か、シリアルインタフェース部かのど
ちらか一方のインタフェース部しか備えていなかった。
上述した従来のプリンタは、パラレルかシリアルの一種
類のインタフェース部しか備えていないので、接続する
上位装置のインタフェースに合わせてプリンタを準備し
なければならないという欠点があった。
類のインタフェース部しか備えていないので、接続する
上位装置のインタフェースに合わせてプリンタを準備し
なければならないという欠点があった。
本発明の目的は、このような欠点を除き、いずれのイン
タフェースとも接続できるようにしたプリンタを提供す
ることにある。
タフェースとも接続できるようにしたプリンタを提供す
ることにある。
本発明のプリンタは、上位装置と接続されるインタフェ
ース部を有するプリンタであって、パラレルデータを出
力する上位装置に接続するパラレルインタフェース部
と、シリアルデータを出力する上位装置に接続するシリ
アルインタフェース部と、これらインタフェース部の何
れか一方を選択してプリンタの内部回路と接続し、選択
した方のインタフェース部に接続する上位装置に対し受
信可を知らせる信号を出力し、選択しない方のインタフ
ェース部に接続する上位装置に対し受信不可を知らせる
信号を出力する切換回路とを具備し、パラレルデータを
出力する上位装置及びシリアルデータを出力する上位装
置を同時に接続し、かつ２つの上位装置のいずれか一方
を切換回路により選択することを特徴とする。
ース部を有するプリンタであって、パラレルデータを出
力する上位装置に接続するパラレルインタフェース部
と、シリアルデータを出力する上位装置に接続するシリ
アルインタフェース部と、これらインタフェース部の何
れか一方を選択してプリンタの内部回路と接続し、選択
した方のインタフェース部に接続する上位装置に対し受
信可を知らせる信号を出力し、選択しない方のインタフ
ェース部に接続する上位装置に対し受信不可を知らせる
信号を出力する切換回路とを具備し、パラレルデータを
出力する上位装置及びシリアルデータを出力する上位装
置を同時に接続し、かつ２つの上位装置のいずれか一方
を切換回路により選択することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のプリンタのブロック図であ
る。本実施例は、パラレルインタフェース回路１とパラ
レルアダプタ２とでパラレルインタフェース部を形成
し、シリアルインタフェース回路３とシリアルアダプタ
４とでシリアルインタフェース部を形成し、スイッチ８
により、上位装置と論理的に接続するこれらインタフェ
ース部を切換えている。パラレルインタフェース回路１
はインタフェース信号101,103,104のドライバ／レシー
バ回路で、パラレルアダプタ２はマイクロプロセッサ回
路５との接続するためのデータ及びストローブのラッチ
回路である。シリアルインタフェース回路３はインタフ
ェース信号105〜108のドライバ／レシーバ回路でシリア
ルアダプタ４は、マイクロプロセッサ回路５との接続の
為のシリアル／パラレル変換回路及びデータ転送制御回
路である。
る。本実施例は、パラレルインタフェース回路１とパラ
レルアダプタ２とでパラレルインタフェース部を形成
し、シリアルインタフェース回路３とシリアルアダプタ
４とでシリアルインタフェース部を形成し、スイッチ８
により、上位装置と論理的に接続するこれらインタフェ
ース部を切換えている。パラレルインタフェース回路１
はインタフェース信号101,103,104のドライバ／レシー
バ回路で、パラレルアダプタ２はマイクロプロセッサ回
路５との接続するためのデータ及びストローブのラッチ
回路である。シリアルインタフェース回路３はインタフ
ェース信号105〜108のドライバ／レシーバ回路でシリア
ルアダプタ４は、マイクロプロセッサ回路５との接続の
為のシリアル／パラレル変換回路及びデータ転送制御回
路である。
スイッチ８をオンにすることにより、マイクロプロセッ
サ回路５はパラレルインタフェース部を選択し、信号10
4により上位装置に受信可を知らせ、信号108及び信号10
6によりシリアルインタフェース部に接続されている上
位装置に送受信不可を知らせる。
サ回路５はパラレルインタフェース部を選択し、信号10
4により上位装置に受信可を知らせ、信号108及び信号10
6によりシリアルインタフェース部に接続されている上
位装置に送受信不可を知らせる。
一方、スイッチ８をオフにすることにより、マイクロプ
ロセッサ回路５はシリアルインタフェース部を選択し、
信号108及び信号106により上位装置に受信可を知らせ、
信号104によりパラレルインタフェース部に接続されて
いる上位装置に受信不可を知らせる。
ロセッサ回路５はシリアルインタフェース部を選択し、
信号108及び信号106により上位装置に受信可を知らせ、
信号104によりパラレルインタフェース部に接続されて
いる上位装置に受信不可を知らせる。
以上説明したように、本発明は、上位装置とのインタフ
ェース部にパラレルインタフェース部と、シリアルイン
タフェース部と、その切換回路とを有することにより、
安価で簡単に２種のインタフェースを持つ上位装置と接
続出来るという効果がある。
ェース部にパラレルインタフェース部と、シリアルイン
タフェース部と、その切換回路とを有することにより、
安価で簡単に２種のインタフェースを持つ上位装置と接
続出来るという効果がある。
第１図は本発明の一実施例を示すブロック図である。 １……パラレルインタフェース、２……パラレルアダプ
タ、３……シリアルインタフェース、４……シリアルア
ダプタ、５……マイクロプロセッサ回路、６……ドライ
バ回路、７……機構部、８……スイッチ。
タ、３……シリアルインタフェース、４……シリアルア
ダプタ、５……マイクロプロセッサ回路、６……ドライ
バ回路、７……機構部、８……スイッチ。
Claims (1)
- 【請求項１】上位装置と接続されるインタフェース部を
有するプリンタにおいて、 パラレルデータを出力する上位装置に接続するパラレル
インタフェース部と、 シリアルデータを出力する上位装置に接続するシリアル
インタフェース部と、 これらインタフェース部の何れか一方を選択してプリン
タの内部回路と接続し、選択した方のインタフェース部
に接続する上位装置に対し受信可を知らせる信号を出力
し、選択しない方のインタフェース部に接続する上位装
置に対し受信不可を知らせる信号を出力する切換回路と
を具備し、 前記パラレルデータを出力する上位装置及び前記シリア
ルデータを出力する上位装置を同時に接続し、かつ前記
２つの上位装置のいずれか一方を前記切換回路により選
択することを特徴とするプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080552A JPH0743688B2 (ja) | 1986-04-07 | 1986-04-07 | プリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080552A JPH0743688B2 (ja) | 1986-04-07 | 1986-04-07 | プリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62236027A JPS62236027A (ja) | 1987-10-16 |
| JPH0743688B2 true JPH0743688B2 (ja) | 1995-05-15 |
Family
ID=13721506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080552A Expired - Lifetime JPH0743688B2 (ja) | 1986-04-07 | 1986-04-07 | プリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743688B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412328A (en) * | 1987-07-06 | 1989-01-17 | Brother Ind Ltd | Interface for printer |
| JPH09240114A (ja) * | 1996-03-13 | 1997-09-16 | Mita Ind Co Ltd | 画像形成装置 |
-
1986
- 1986-04-07 JP JP61080552A patent/JPH0743688B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62236027A (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428752A (en) | Processor system option module identification system | |
| US4866667A (en) | Switching device for a plurality of RS232C interfaces | |
| US6301628B1 (en) | Bus communication system | |
| JPH0651881A (ja) | 通信ユニット | |
| JPH0743688B2 (ja) | プリンタ | |
| CA2014994A1 (en) | Protected information transfer system | |
| CA2095514A1 (en) | Digital switching system interconnecting buses with incompatible protocols | |
| JPH0562784B2 (ja) | ||
| JPS59171237A (ja) | デ−タ転送方式 | |
| JPH0530137Y2 (ja) | ||
| JPH0426903Y2 (ja) | ||
| JPS6253049A (ja) | モテムインタフエ−ス切換方式 | |
| JPH0113472Y2 (ja) | ||
| JPS63181070A (ja) | バス切替方式 | |
| JP2765042B2 (ja) | 変復調装置 | |
| JPS5915173Y2 (ja) | アナログ信号検出回路 | |
| CS219115B1 (cs) | Přepínač zobrazení datových sběrnic | |
| JPS63204310A (ja) | ドライバ及びレシ−バ内蔵コネクタ | |
| JPS63135254U (ja) | ||
| JPH01142924A (ja) | プリンタ装置 | |
| JPS62191248A (ja) | 自己診断表示装置 | |
| JPS6230445U (ja) | ||
| JPS6293233U (ja) | ||
| JPS57172429A (en) | Integrated circuit device | |
| JPH01251999A (ja) | データ伝送方式 |