JPH0740056B2 - スペクトル分析器の周波数レスポンス補償用の回路網 - Google Patents
スペクトル分析器の周波数レスポンス補償用の回路網Info
- Publication number
- JPH0740056B2 JPH0740056B2 JP62242394A JP24239487A JPH0740056B2 JP H0740056 B2 JPH0740056 B2 JP H0740056B2 JP 62242394 A JP62242394 A JP 62242394A JP 24239487 A JP24239487 A JP 24239487A JP H0740056 B2 JPH0740056 B2 JP H0740056B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- value
- digital
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
- G01R23/173—Wobbulating devices similar to swept panoramic receivers
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Spectrometry And Color Measurement (AREA)
- Networks Using Active Elements (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトル分析器の周波数レスポンスを補償す
る回路網に関し、特に周波数処理回路のミキサーと協働
するヘテロダイン発振器が掃引電圧発生器の掃引電圧に
より制御され、且つその回路網は周波数レスポンスを補
償するように掃引電圧に応答するよう出力レベルを制御
する制御可能レベル変更回路を周波数処理回路内に有す
る回路網に関する。
る回路網に関し、特に周波数処理回路のミキサーと協働
するヘテロダイン発振器が掃引電圧発生器の掃引電圧に
より制御され、且つその回路網は周波数レスポンスを補
償するように掃引電圧に応答するよう出力レベルを制御
する制御可能レベル変更回路を周波数処理回路内に有す
る回路網に関する。
［従来の技術］ 高周波電圧レベルの周波数成分の選択的測定のために、
スペクトル分析器が使用されている。この分析器は、ヘ
テロダイン原理によってヘテロダイン掃引発振器ととも
に動作し、測定すべき高周波入力信号を中間周波に変換
するか、あるいは直接直流電圧信号に変換するものであ
る。このスペクトル分析器の周波数処理部には、フィル
タを有する各種ミキサー群が備えられており、レベルデ
バイダー等が設けられていることも多い。ところが、こ
れらの回路部品に起因して好ましくない周波数レスポン
スが生じる。すなわち、周波数ごとに好ましくないレベ
ル変化を生じ、周波数レスポンスに好ましくない影響を
与える。このような好ましくない周波数レスポンスに加
えて、スペクトル分析器自体も好ましくない温度依存性
を有する場合が多い。
スペクトル分析器が使用されている。この分析器は、ヘ
テロダイン原理によってヘテロダイン掃引発振器ととも
に動作し、測定すべき高周波入力信号を中間周波に変換
するか、あるいは直接直流電圧信号に変換するものであ
る。このスペクトル分析器の周波数処理部には、フィル
タを有する各種ミキサー群が備えられており、レベルデ
バイダー等が設けられていることも多い。ところが、こ
れらの回路部品に起因して好ましくない周波数レスポン
スが生じる。すなわち、周波数ごとに好ましくないレベ
ル変化を生じ、周波数レスポンスに好ましくない影響を
与える。このような好ましくない周波数レスポンスに加
えて、スペクトル分析器自体も好ましくない温度依存性
を有する場合が多い。
［発明が解決しようとする問題点］ 不要な周波数レスポンスを除去して精密なレベル測定を
行うために、掃引電圧が供給される抵抗−ダイオード回
路網を設け、これを介して周波数に比例するアナログ制
御値を得ることが知られている（ヒューレッド・パッカ
ードのスペクトル分析器hp8568A）。この制御値は、ス
ペクトル分析器のレベルを変更して、周波数レスポンス
を補償するために用いられる。これを実現するため、ス
ペクトル分析器の周波数シンセサイザーは、好ましくは
復調器後段の中間周波回路または直流電圧回路内に制御
増幅器または制御減衰器を有する。このような従来のア
ナログ補償回路では、平均的な周波数レスポンスを除去
できるだけであり、これを完全に取り除くことはできな
かった。
行うために、掃引電圧が供給される抵抗−ダイオード回
路網を設け、これを介して周波数に比例するアナログ制
御値を得ることが知られている（ヒューレッド・パッカ
ードのスペクトル分析器hp8568A）。この制御値は、ス
ペクトル分析器のレベルを変更して、周波数レスポンス
を補償するために用いられる。これを実現するため、ス
ペクトル分析器の周波数シンセサイザーは、好ましくは
復調器後段の中間周波回路または直流電圧回路内に制御
増幅器または制御減衰器を有する。このような従来のア
ナログ補償回路では、平均的な周波数レスポンスを除去
できるだけであり、これを完全に取り除くことはできな
かった。
処理装置のシンセサイザーによって、ヘテロダイン周波
数の調整可能なプロセッサー制御測定受信器において、
前記周波数レスポンスを補償するために、各ヘテロダイ
ン周波数に対応するレベル補正値をディジタル値として
記憶するディジタルメモリを付加することが知られてい
る。この記憶されたディジタル値は、周波数レスポンス
を補償するために、測定値の補正を行う処理装置におい
て直接使用される。この補償方法は正確ではあるが、ス
ペクトル分析器のように周波数変化の急なものには使用
できないという問題点があった。
数の調整可能なプロセッサー制御測定受信器において、
前記周波数レスポンスを補償するために、各ヘテロダイ
ン周波数に対応するレベル補正値をディジタル値として
記憶するディジタルメモリを付加することが知られてい
る。この記憶されたディジタル値は、周波数レスポンス
を補償するために、測定値の補正を行う処理装置におい
て直接使用される。この補償方法は正確ではあるが、ス
ペクトル分析器のように周波数変化の急なものには使用
できないという問題点があった。
また、スペクトル分析器において、出力レベルを手動調
整できる可変利得増幅器（DE−Z:フレクエンツ、28（19
74）3,66〜72頁）をミキサー後段の周波数処理部に設け
ることが知られている。さらに、マイクロプロセッター
制御による掃引発振器において、ゲイン制御のできる増
幅器を周波数処理部に設けることも知られている。な
お、この増幅器はマイクロプロセッサーによって制御可
能となっている（ヒューレット・パッカード・ジャーナ
ル、1982年９月、30〜36頁）。
整できる可変利得増幅器（DE−Z:フレクエンツ、28（19
74）3,66〜72頁）をミキサー後段の周波数処理部に設け
ることが知られている。さらに、マイクロプロセッター
制御による掃引発振器において、ゲイン制御のできる増
幅器を周波数処理部に設けることも知られている。な
お、この増幅器はマイクロプロセッサーによって制御可
能となっている（ヒューレット・パッカード・ジャーナ
ル、1982年９月、30〜36頁）。
本発明の目的は、簡単な回路構成でありながら、ヘテロ
ダイン周波数の変化が急なスペクトル分析器の場合にお
いても、周波数レスポンスの正確な補償を可能とする周
波数レスポンス補償回路網を提供することである。
ダイン周波数の変化が急なスペクトル分析器の場合にお
いても、周波数レスポンスの正確な補償を可能とする周
波数レスポンス補償回路網を提供することである。
［問題点を解決するための手段］ 本発明はスペクトル分析器の周波数レスポンスを補償す
る回路網であって、この分析器の周波数処理回路部は、
掃引電圧発生器の掃引電圧によって制御されるヘテロダ
イン発振器と、ヘテロダイン発振器の発振出力が印加さ
れるミキサーを具有し、このミキサーは、掃引電圧に応
じて周波数処理回路部の出力レベルを制御するための制
御可能な可変利得回路と直列的に設けられ、この制御可
能な可変利得回路によって周波数処理回路部の出力レベ
ルの周波数に対する変化を補償するようになされた構成
であって、この回路網は、前記制御可能な可変利得回路
の制御入力となる周波数ごとに値が互いに異なる制御値
を互いに異なるディジタルデータ値としてあらかじめ記
憶したディジタルメモリと、掃引電圧発生器と前記ディ
ジタルメモリとの間に配設され、掃引電圧発生器の電圧
に比例した記憶場所指示用ディジタル値を出力するA/D
変換器と、且つ前記記憶場所指示用ディジタル値に基づ
いて前記ディジタルメモリに記憶された周波数ごとに値
が異なるディジタルデータ値を選択し、その選択し出力
したディジタルデータ値にもとずく信号を前記制御可能
な可変利得回路へ供給する回路網を備えている。
る回路網であって、この分析器の周波数処理回路部は、
掃引電圧発生器の掃引電圧によって制御されるヘテロダ
イン発振器と、ヘテロダイン発振器の発振出力が印加さ
れるミキサーを具有し、このミキサーは、掃引電圧に応
じて周波数処理回路部の出力レベルを制御するための制
御可能な可変利得回路と直列的に設けられ、この制御可
能な可変利得回路によって周波数処理回路部の出力レベ
ルの周波数に対する変化を補償するようになされた構成
であって、この回路網は、前記制御可能な可変利得回路
の制御入力となる周波数ごとに値が互いに異なる制御値
を互いに異なるディジタルデータ値としてあらかじめ記
憶したディジタルメモリと、掃引電圧発生器と前記ディ
ジタルメモリとの間に配設され、掃引電圧発生器の電圧
に比例した記憶場所指示用ディジタル値を出力するA/D
変換器と、且つ前記記憶場所指示用ディジタル値に基づ
いて前記ディジタルメモリに記憶された周波数ごとに値
が異なるディジタルデータ値を選択し、その選択し出力
したディジタルデータ値にもとずく信号を前記制御可能
な可変利得回路へ供給する回路網を備えている。
［作用及び効果］ 本発明の補償回路網は、周波数対応制御値を掃引発振器
とディジタルメモリの間に設けたA/D変換器を介して読
み出し、簡単なスイッチングにより迅速な読み出しを可
能としている。この制御値は装置の製造時等に決定し
て、ディジタルメモリに記憶しておく。そしてこの読み
出された制御値に対応するようにレベル変化回路を直接
制御する。したがって、周波数変化の急激な場合であっ
ても、すべての周波数に依存したレベル変化は、迅速に
補正される。すなわち、本発明の回路網によれば、ヘテ
ロダイン周波数が急激に変化するスペクトル分析器の場
合にも、高精度の周波数レスポンス補償を行うことがで
きる。補償精度はもっぱらA/D変換器の分解能により決
定されるので、所望の精度を得ることができる。ディジ
タル的に直接制御できるレベル変更回路を使用する場
合、例えば、ディジタル制御増幅器またはディジタル制
御減衰回路を使用する場合には、ディジタルメモリのデ
ィジタル制御値により、スペクトル分析器のシンセサイ
ザー回路のレベルを直接変更、補正できる。しかし実際
には、制御電圧または制御電流によって増幅率または減
衰率を制御できるアナログ増幅器または減衰器が使用さ
れている。この場合には、ディジタルメモリからのディ
ジタル制御値を制御電圧等のアナログ制御値に変換する
D/Aコンバータを設けるだけでよいからである。これに
より、レベル可変回路が直接作動される。
とディジタルメモリの間に設けたA/D変換器を介して読
み出し、簡単なスイッチングにより迅速な読み出しを可
能としている。この制御値は装置の製造時等に決定し
て、ディジタルメモリに記憶しておく。そしてこの読み
出された制御値に対応するようにレベル変化回路を直接
制御する。したがって、周波数変化の急激な場合であっ
ても、すべての周波数に依存したレベル変化は、迅速に
補正される。すなわち、本発明の回路網によれば、ヘテ
ロダイン周波数が急激に変化するスペクトル分析器の場
合にも、高精度の周波数レスポンス補償を行うことがで
きる。補償精度はもっぱらA/D変換器の分解能により決
定されるので、所望の精度を得ることができる。ディジ
タル的に直接制御できるレベル変更回路を使用する場
合、例えば、ディジタル制御増幅器またはディジタル制
御減衰回路を使用する場合には、ディジタルメモリのデ
ィジタル制御値により、スペクトル分析器のシンセサイ
ザー回路のレベルを直接変更、補正できる。しかし実際
には、制御電圧または制御電流によって増幅率または減
衰率を制御できるアナログ増幅器または減衰器が使用さ
れている。この場合には、ディジタルメモリからのディ
ジタル制御値を制御電圧等のアナログ制御値に変換する
D/Aコンバータを設けるだけでよいからである。これに
より、レベル可変回路が直接作動される。
装置の製造時等に実測によって決定してディジタルメモ
リに記憶する補正値を何個にするかは、希望する周波数
レスポンス補償の精度により変わってくる。周波数レス
ポンスの変化がある特定の周波数帯域内にのみ生じる場
合には、必ずしもA/D変換器の分解能により決まる最大
個のディジタル制御値をディジタルメモリに記憶する必
要はない。掃引電圧が印加されるA/D変換器の分解能はA
/D変換器のビット数によって定まる。すなわち、８ビッ
ト変換器であれば、入力された掃引電圧、例えば直線状
に増加するのこぎり波を28＝256ステップで走査し得る
ことを意味する。この場合には、ディジタルメモリはデ
ィジタル制御値を記憶する最大256個の記憶番地を有す
る。しかし、前述のように、全番地を利用する必要がな
い場合もある。
リに記憶する補正値を何個にするかは、希望する周波数
レスポンス補償の精度により変わってくる。周波数レス
ポンスの変化がある特定の周波数帯域内にのみ生じる場
合には、必ずしもA/D変換器の分解能により決まる最大
個のディジタル制御値をディジタルメモリに記憶する必
要はない。掃引電圧が印加されるA/D変換器の分解能はA
/D変換器のビット数によって定まる。すなわち、８ビッ
ト変換器であれば、入力された掃引電圧、例えば直線状
に増加するのこぎり波を28＝256ステップで走査し得る
ことを意味する。この場合には、ディジタルメモリはデ
ィジタル制御値を記憶する最大256個の記憶番地を有す
る。しかし、前述のように、全番地を利用する必要がな
い場合もある。
切換可能なレベルデバイダーを入力側に有する分析器に
おいては、総合周波数レスポンスは各切換位置によって
異なる。この場合には、切換可能レベルデバイダーのこ
れらの周波数依存データを周波数レスポンス補償データ
として考えることが好ましい。これは、デイジタルメモ
リに、デバイダーの各切換位置ごとのデータを周波数依
存デイジタル修正値として記憶することにより可能とな
る。したがって、デバイダーの各切換位置に応じて、正
確な周波数依存補正値がデイジタルメモリから供給され
る。なお、周波数レスポンスの補償に加えて温度補償を
行うことも効果的であると確認された。この目的のため
には、前記レベル変更回路のアナログ制御値を処理する
ときに、該当する温度依存アナログ制御値をレべル変更
回路に直接重畳する。このアナログ制御値は、温度セン
サによって完全にアナログ的に発生させてもよく、また
装置に本来備っているプロセッサ・システムでの計算に
よって決定し、それをD/A変換器において適当な追加ア
ナログ制御値に変換して求めてもよい。もし妥当である
なら、プロセッタ・システムによって得られる温度補正
値を直接ディジタルメモリ内に考慮に入れることも可能
である。また、このディジタルメモリに記憶する周波数
比例ディジタル制御値は温度に応じて変更可能である。
また、温度特性のアナログ補償のためには、アナログ制
御値とレベル変化とがリニアな関係にあるレベル変更回
路を使用することが好ましい。リニアな関係を有するレ
ベル変更回路を用いれば不要な補正を行う必要がないか
らである。レベル変更回路は、分析器内のレベル処理部
分のどこへ設けてもよい。例えば、ミキサー前段の周波
数依存入力回路内に設けてもよい。とはいえ、このレベ
ル変更回路は、ミキサー後段の周波数的に独立した処理
部分、すなわち、中間周波回路または復調器後段の低周
波回路内に配設することが好ましい。
おいては、総合周波数レスポンスは各切換位置によって
異なる。この場合には、切換可能レベルデバイダーのこ
れらの周波数依存データを周波数レスポンス補償データ
として考えることが好ましい。これは、デイジタルメモ
リに、デバイダーの各切換位置ごとのデータを周波数依
存デイジタル修正値として記憶することにより可能とな
る。したがって、デバイダーの各切換位置に応じて、正
確な周波数依存補正値がデイジタルメモリから供給され
る。なお、周波数レスポンスの補償に加えて温度補償を
行うことも効果的であると確認された。この目的のため
には、前記レベル変更回路のアナログ制御値を処理する
ときに、該当する温度依存アナログ制御値をレべル変更
回路に直接重畳する。このアナログ制御値は、温度セン
サによって完全にアナログ的に発生させてもよく、また
装置に本来備っているプロセッサ・システムでの計算に
よって決定し、それをD/A変換器において適当な追加ア
ナログ制御値に変換して求めてもよい。もし妥当である
なら、プロセッタ・システムによって得られる温度補正
値を直接ディジタルメモリ内に考慮に入れることも可能
である。また、このディジタルメモリに記憶する周波数
比例ディジタル制御値は温度に応じて変更可能である。
また、温度特性のアナログ補償のためには、アナログ制
御値とレベル変化とがリニアな関係にあるレベル変更回
路を使用することが好ましい。リニアな関係を有するレ
ベル変更回路を用いれば不要な補正を行う必要がないか
らである。レベル変更回路は、分析器内のレベル処理部
分のどこへ設けてもよい。例えば、ミキサー前段の周波
数依存入力回路内に設けてもよい。とはいえ、このレベ
ル変更回路は、ミキサー後段の周波数的に独立した処理
部分、すなわち、中間周波回路または復調器後段の低周
波回路内に配設することが好ましい。
［実施例］ 次に、本発明の実施例を図面を参照して詳述する。
図面は、入力信号（Ｅ）の高周波レベルの周波数選択測
定用のスペクトル分析器の基本回路図である。入力信号
は、例えばディジタル調整可能なレベルデバイダー
（１）および高周波入力フィルター回路（２）を介して
ミキサー（３）へ供給される。ミキサー（３）において
前記入力信号（Ｅ）の周波数はヘテロダイン発振器
（４）のヘテロダイン周波数により一定の中間周波数に
変換される。その中間周波信号は、可変利得中間周波増
幅器（５）を介して復調器および直流電圧増幅器（６）
に供給される。このようにして処理された入力信号のレ
ベルは、レベル表示器（７）等により表示される。また
前記ヘテロダイン発振器（４）は掃引電圧発生器（８）
の掃引電圧（Ｕ）、例えばのこぎり波により制御され、
所定の周波数帯域内に同調する。この掃引電圧はA/D変
換器（９）に供給され、A/D変換器（９）において掃引
周波数に比例したディジタル値に変換される。このA/D
変換器（９）の分解能により掃引電圧（Ｕ）の走査点の
数が決まる。すなわち、８個の出力ライン（10）を有す
る８ビット変換器では、掃引電圧（Ｕ）により決定され
るヘテロダイン発振器（４）の掃引周波数帯域におい
て、256個の走査ステップが可能である。A/D変換器
（９）は、８つの出力ライン（10）を介して、ディジタ
ルメモリ（11）に接続されている。このディジタルメモ
リ（11）は、A/D変換器（９）の分解能によって決まる
最大数の記憶場所（すなわち256記憶場所）を有するも
のである。各記憶場所には、例えば本装置の製造時に、
各ヘテロダイン周波数に対応した周波数レスポンス特性
を記憶しておく。この例においては、これは最大で256
個の補正値になる。ディジタルメモリ（11）に記憶され
た周波数比例の補正値は、A/D変換器（９）の制御ライ
ン（10）を介して読み出すことができ、D/A変換器（1
2）によってアナログ出力信号（Ｓ）、例えば、可変利
得中間周波増幅器（５）への制御電圧に変換することが
できる。したがって、掃引電圧（Ｕ）の各直流値は、A/
D変換器（９）を介してディジタルメモリ（11）から急
速に読み出され、ディジタルメモリからD/A変換器（1
2）へ供給される関連した周波数比例のディジタル補正
値を持つこととなる。そして、これにより増幅器（５）
を即座に制御して、入力信号のレベルを補正する。
定用のスペクトル分析器の基本回路図である。入力信号
は、例えばディジタル調整可能なレベルデバイダー
（１）および高周波入力フィルター回路（２）を介して
ミキサー（３）へ供給される。ミキサー（３）において
前記入力信号（Ｅ）の周波数はヘテロダイン発振器
（４）のヘテロダイン周波数により一定の中間周波数に
変換される。その中間周波信号は、可変利得中間周波増
幅器（５）を介して復調器および直流電圧増幅器（６）
に供給される。このようにして処理された入力信号のレ
ベルは、レベル表示器（７）等により表示される。また
前記ヘテロダイン発振器（４）は掃引電圧発生器（８）
の掃引電圧（Ｕ）、例えばのこぎり波により制御され、
所定の周波数帯域内に同調する。この掃引電圧はA/D変
換器（９）に供給され、A/D変換器（９）において掃引
周波数に比例したディジタル値に変換される。このA/D
変換器（９）の分解能により掃引電圧（Ｕ）の走査点の
数が決まる。すなわち、８個の出力ライン（10）を有す
る８ビット変換器では、掃引電圧（Ｕ）により決定され
るヘテロダイン発振器（４）の掃引周波数帯域におい
て、256個の走査ステップが可能である。A/D変換器
（９）は、８つの出力ライン（10）を介して、ディジタ
ルメモリ（11）に接続されている。このディジタルメモ
リ（11）は、A/D変換器（９）の分解能によって決まる
最大数の記憶場所（すなわち256記憶場所）を有するも
のである。各記憶場所には、例えば本装置の製造時に、
各ヘテロダイン周波数に対応した周波数レスポンス特性
を記憶しておく。この例においては、これは最大で256
個の補正値になる。ディジタルメモリ（11）に記憶され
た周波数比例の補正値は、A/D変換器（９）の制御ライ
ン（10）を介して読み出すことができ、D/A変換器（1
2）によってアナログ出力信号（Ｓ）、例えば、可変利
得中間周波増幅器（５）への制御電圧に変換することが
できる。したがって、掃引電圧（Ｕ）の各直流値は、A/
D変換器（９）を介してディジタルメモリ（11）から急
速に読み出され、ディジタルメモリからD/A変換器（1
2）へ供給される関連した周波数比例のディジタル補正
値を持つこととなる。そして、これにより増幅器（５）
を即座に制御して、入力信号のレベルを補正する。
調整可能レベルデバイダー（１）もまた周波数依存性を
有するものであってよい。その場合には、各切換選択段
により総合周波数レスポンスが異なるので、レベルデバ
イダー（１）の各切換位置を考慮してレベル補正を行う
ことが有利と考えられる。この目的のために、レベルデ
バイダー（１）は各制御ライン（13）を介してディジタ
ルメモリ（11）に接続される。図示の実施例において
は、説明を明瞭にするため、２つの切換段に対する２本
の制御ライン（13）しか示していない。ディジタルメモ
リは、各切換段（すなわち図示の実施例においては２切
換段）に関連する総合周波数レスポンスの周波数比例制
御値を記憶するディジタルメモリ群を含む。このディジ
タルメモリ群は選択切換段に対応して、制御ライン（1
3）を介して選択され、ディジタルメモリ群の周波数比
例制御値がA/D変換器（９）を介して選択される。この
ようにして、周波数に依存しない増幅段と入力コネクタ
の間における、周波数分析器の周波数レスポンスを完全
に排除することができる。
有するものであってよい。その場合には、各切換選択段
により総合周波数レスポンスが異なるので、レベルデバ
イダー（１）の各切換位置を考慮してレベル補正を行う
ことが有利と考えられる。この目的のために、レベルデ
バイダー（１）は各制御ライン（13）を介してディジタ
ルメモリ（11）に接続される。図示の実施例において
は、説明を明瞭にするため、２つの切換段に対する２本
の制御ライン（13）しか示していない。ディジタルメモ
リは、各切換段（すなわち図示の実施例においては２切
換段）に関連する総合周波数レスポンスの周波数比例制
御値を記憶するディジタルメモリ群を含む。このディジ
タルメモリ群は選択切換段に対応して、制御ライン（1
3）を介して選択され、ディジタルメモリ群の周波数比
例制御値がA/D変換器（９）を介して選択される。この
ようにして、周波数に依存しない増幅段と入力コネクタ
の間における、周波数分析器の周波数レスポンスを完全
に排除することができる。
D/A変換器（12）の制御ラインと可変利得中間周波増幅
器（５）の制御入力との間に設けた加算回路（14）によ
って、アナログ電圧（Ｓ）に温度依存性の補償成分を重
畳することができる。この温度依存性補償成分は、例え
ば、適当な温度センサーによってアナログ値（Ｔ）とし
て供給されるかあるいはマイクロプロセッサにより計算
されD/A変換した後で入力（Ｔ）を介して供給される。
また、この追加温度補償を行う場合は、制御電圧と増幅
利得がリニアな関係にある可変利得中間周波増幅器
（５）を用いることが好ましい。
器（５）の制御入力との間に設けた加算回路（14）によ
って、アナログ電圧（Ｓ）に温度依存性の補償成分を重
畳することができる。この温度依存性補償成分は、例え
ば、適当な温度センサーによってアナログ値（Ｔ）とし
て供給されるかあるいはマイクロプロセッサにより計算
されD/A変換した後で入力（Ｔ）を介して供給される。
また、この追加温度補償を行う場合は、制御電圧と増幅
利得がリニアな関係にある可変利得中間周波増幅器
（５）を用いることが好ましい。
なお、ディジタルメモリ（11）はEPROMであってもよ
い。またその記憶容量は補正の精度により決定される。
い。またその記憶容量は補正の精度により決定される。
図面は、本発明のスペクトル分析器の周波数レスポンス
補償回路網の一実施例を示す図である。 1:レベルデバイダー 3:ミキサー 4:ヘテロダイン発振器 5:可変利得中間周波増幅器 8:掃引電圧発生器 9:A/D変換器 11:ディジタルメモリ 12:D/A変換器 14:加算回路 U:掃引電圧 S:アナログ制御値 T:追加の温度依存制御値
補償回路網の一実施例を示す図である。 1:レベルデバイダー 3:ミキサー 4:ヘテロダイン発振器 5:可変利得中間周波増幅器 8:掃引電圧発生器 9:A/D変換器 11:ディジタルメモリ 12:D/A変換器 14:加算回路 U:掃引電圧 S:アナログ制御値 T:追加の温度依存制御値
Claims (5)
- 【請求項１】スペクトル分析器の周波数レスポンスを補
償する回路網であって、この分析器の周波数処理回路部
は、 掃引電圧発生器の掃引電圧によって制御されるヘテロダ
イン発振器と、ヘテロダイン発振器の発振出力が印加さ
れるミキサーを具有し、このミキサーは、掃引電圧に応
じて周波数処理回路部の出力レベルを制御するための制
御可能な可変利得回路と直列的に設けられ、この制御可
能な可変利得回路によって周波数処理回路部の出力レベ
ルの周波数に対する変化を補償するようになされた構成
であって、 この回路網は、 前記制御可能な可変利得回路の制御入力となる周波数ご
とに値が互に異なる制御値を互に異なるディジタルデー
タ値としてあらかじめ記憶したディジタルメモリと、 掃引電圧発生器と前記ディジタルメモリとの間に配設さ
れ、掃引電圧発生器の電圧に比例した記憶場所指示用デ
ィジタル値を出力するA/D変換器と、 且つ前記記憶場所指示用ディジタル値に基づいて前記デ
ィジタルメモリに記憶された周波数ごとに値が異なるデ
ィジタルデータ値を選択し、その選択したディジタルデ
ータ値にもとずく信号を前記制御可能な可変利得回路へ
供給する回路網と、 を備えたことを特徴とするスペクトル分析器の周波数レ
スポンス補償用の回路網。 - 【請求項２】前記制御可能な可変利得回路は被制御増幅
器を含み、前記ディジタルメモリと前記可変利得回路へ
の制御入力との間には前記ディジタルメモリに記憶した
ディジタルデータ値を対応するアナログ制御値に変換す
るためのD/A変換器が設けられていることを特徴とする
特許請求の範囲第１項記載の回路網。 - 【請求項３】前記A/D変換器の分解能から得られる制御
値の最大数が前記ディジタルメモリにディジタルデータ
値として記憶されることを特徴とする特許請求の範囲第
１項もしくは第２項記載の回路網。 - 【請求項４】前記スペクトル分析器が複数段に切換可能
な入力レベルデバイダーを含み、この回路網において、
前記可変利得回路に対する周波数毎に値が異なるディジ
タルデータ値が前記入力レベルデバイダーの各切換段に
対して別々に記憶されるとともに、前記入力レベルデバ
イダーは、前記入力レベルデバイダーの各切換段におい
てその各々とそれぞれ関連する周波数毎に値が異なるデ
ィジタルデータ値が選択され且つ前記可変利得回路に供
給されるように前記ディジタルメモリに接続されること
を特徴とする特許請求の範囲第１項ないし第３項のいず
れかの１つに記載の回路網。 - 【請求項５】前記D/A変換器と前記可変利得回路の制御
入力との間に追加の温度依存制御値を前記周波数毎に値
が異なるディジタルデータ値を前記D/A変換器によって
変換したアナログ値に重畳するための加算回路を配設し
たことを特徴とする特許請求の範囲第２項ないし第４項
のいずれか１つに記載の回路網。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3634528.8 | 1986-10-10 | ||
| DE3634528A DE3634528C1 (de) | 1986-10-10 | 1986-10-10 | Schaltung zur Kompensation des Frequenzganges eines Spektrumanalysators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398571A JPS6398571A (ja) | 1988-04-30 |
| JPH0740056B2 true JPH0740056B2 (ja) | 1995-05-01 |
Family
ID=6311447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62242394A Expired - Lifetime JPH0740056B2 (ja) | 1986-10-10 | 1987-09-25 | スペクトル分析器の周波数レスポンス補償用の回路網 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4758783A (ja) |
| JP (1) | JPH0740056B2 (ja) |
| DE (1) | DE3634528C1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876654A (en) * | 1988-04-01 | 1989-10-24 | Wavetek Microwave, Inc. | True RMS power demodulation system and method for a modulated RF signal |
| US5059915A (en) * | 1989-12-01 | 1991-10-22 | Wiltron Company | Vector network analyzer RF pulse profiling method and apparatus |
| US5262957A (en) * | 1990-11-09 | 1993-11-16 | Global Communications, Inc. | Inexpensive portable RF spectrum analyzer with calibration features |
| US5736845A (en) * | 1994-11-11 | 1998-04-07 | Advantest Corp. | Spectrum analyzer having image frequency eliminating device |
| US8055226B2 (en) * | 2006-10-18 | 2011-11-08 | Tektronix, Inc. | Frequency response correction for a receiver having a frequency translation device |
| US8073648B2 (en) * | 2007-05-14 | 2011-12-06 | Sandisk Il Ltd. | Measuring threshold voltage distribution in memory using an aggregate characteristic |
| JP6113803B2 (ja) * | 2015-09-17 | 2017-04-12 | アンリツ株式会社 | フィルタ校正装置及び校正方法 |
| US10006952B1 (en) * | 2016-01-26 | 2018-06-26 | Anritsu Company | System and method for reducing the effects of spurs on measurements using averaging with specific null selection |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189563A (ja) * | 1984-10-08 | 1986-05-07 | Advantest Corp | スペクトラムアナライザ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955137A (en) * | 1974-08-02 | 1976-05-04 | Hughes Aircraft Company | Adjustable frequency scanning signal processor |
| DE2720896C2 (de) * | 1977-05-10 | 1983-09-15 | Rohde & Schwarz GmbH & Co KG, 8000 München | Schaltung zum Regeln der Ausgangsfrequenz eines Wobbeloszillators |
| US4238727A (en) * | 1978-12-22 | 1980-12-09 | Systron-Donner Corporation | Digitally programmable apparatus for generating a substantially linear ramp signal |
| JPS59157575A (ja) * | 1983-02-27 | 1984-09-06 | Anritsu Corp | スペクトラムアナライザ |
| JPS59157576A (ja) * | 1983-02-27 | 1984-09-06 | Anritsu Corp | スペクトラムアナライザ |
| US4703433A (en) * | 1984-01-09 | 1987-10-27 | Hewlett-Packard Company | Vector network analyzer with integral processor |
| US4568878A (en) * | 1984-03-19 | 1986-02-04 | Tektronix, Inc. | Spectrum analyzers |
| US4652816A (en) * | 1984-12-07 | 1987-03-24 | Hughes Aircraft Company | Calibrated radio frequency analog spectrum analyzer |
| US4613814A (en) * | 1985-04-01 | 1986-09-23 | Tektronix, Inc. | Method of measuring a frequency domain characteristic |
| US4719413A (en) * | 1986-10-30 | 1988-01-12 | Rca Corporation | RF crosspoint tester |
-
1986
- 1986-10-10 DE DE3634528A patent/DE3634528C1/de not_active Expired
-
1987
- 1987-09-25 JP JP62242394A patent/JPH0740056B2/ja not_active Expired - Lifetime
- 1987-09-28 US US07/101,442 patent/US4758783A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189563A (ja) * | 1984-10-08 | 1986-05-07 | Advantest Corp | スペクトラムアナライザ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4758783A (en) | 1988-07-19 |
| JPS6398571A (ja) | 1988-04-30 |
| DE3634528C1 (de) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414638A (en) | Sampling network analyzer with stored correction of gain errors | |
| US4578638A (en) | Spectrum analyzer | |
| US4531089A (en) | Electric power detecting circuit and gain control circuit using the same | |
| US6246865B1 (en) | Device and method for controlling distortion characteristic of predistorter | |
| US5313656A (en) | Logic controlled tuning signal level and deviation compensation in a radio telephone | |
| US4958139A (en) | Method and apparatus for automatically calibrating the gain and offset of a time-shifted digitizing channel | |
| JPH08125469A (ja) | 電力増幅器の出力制御装置 | |
| US5335362A (en) | Method of tuning and compensating the received signal strength indicator in a radio telephone | |
| JPS63502473A (ja) | 信号の自動利得制御のための方法及び回路 | |
| JPH0740056B2 (ja) | スペクトル分析器の周波数レスポンス補償用の回路網 | |
| KR100365971B1 (ko) | 신호처리회로보정방법및보정장치 | |
| US5179725A (en) | Voltage controlled oscillator with correction of tuning curve non-linearities | |
| JP3804113B2 (ja) | 固体撮像装置 | |
| US6477358B1 (en) | Method for controlling power gain | |
| EP0478071B1 (en) | Analogue-to-digital converter | |
| US6792253B2 (en) | Radio receiver for displaying input level and display method thereof | |
| JP2684848B2 (ja) | 送信電力制御方式 | |
| US4103223A (en) | Closed loop for automatic substitution of a signal of equal amplitude | |
| JP3616483B2 (ja) | レーダ受信機の自動利得制御回路 | |
| AU2003204811A1 (en) | Power-related amount measurement device | |
| US6449020B1 (en) | Chrominance signal amplitude regulation device | |
| JP2857243B2 (ja) | レーダ受信機 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPH05300039A (ja) | 受信装置 | |
| JPS63117569A (ja) | 映像信号処理装置 |