JPH0738137A - 半導体受光素子およびその製造方法と光電子集積回路 - Google Patents
半導体受光素子およびその製造方法と光電子集積回路Info
- Publication number
- JPH0738137A JPH0738137A JP5177955A JP17795593A JPH0738137A JP H0738137 A JPH0738137 A JP H0738137A JP 5177955 A JP5177955 A JP 5177955A JP 17795593 A JP17795593 A JP 17795593A JP H0738137 A JPH0738137 A JP H0738137A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor layer
- type semiconductor
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 良好なオーミック特性の得られる半導体受光
素子を提供する。 【構成】 ＩｎＰ基板１上にｎ型ＩｎＰ層２が形成さ
れ、ｎ型ＩｎＰ層２上の一部にはｉ型ＧａＩｎＡｓ層３
が堆積されている。また、ｎ型ＩｎＰ層２上の他の一部
にはｎ型オーミック電極５が形成されている。このｉ型
ＧａＩｎＡｓ層３中には、最表面からｐ型キャリア濃度
が深さ方向に略ガウス状に分布したＢｅ注入ｐ層８が形
成されている。Ｂｅ注入ｐ層８は、上面の一部がｐ型キ
ャリア濃度のピーク位置近傍まで除去されており、この
一部が除去されたＢｅ注入ｐ層８上にはｐ型オーミック
電極４が形成されている。
素子を提供する。 【構成】 ＩｎＰ基板１上にｎ型ＩｎＰ層２が形成さ
れ、ｎ型ＩｎＰ層２上の一部にはｉ型ＧａＩｎＡｓ層３
が堆積されている。また、ｎ型ＩｎＰ層２上の他の一部
にはｎ型オーミック電極５が形成されている。このｉ型
ＧａＩｎＡｓ層３中には、最表面からｐ型キャリア濃度
が深さ方向に略ガウス状に分布したＢｅ注入ｐ層８が形
成されている。Ｂｅ注入ｐ層８は、上面の一部がｐ型キ
ャリア濃度のピーク位置近傍まで除去されており、この
一部が除去されたＢｅ注入ｐ層８上にはｐ型オーミック
電極４が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体受光素子および
その製造方法と光電子集積回路に関する。
その製造方法と光電子集積回路に関する。
【０００２】
【従来の技術】従来、半導体受光素子のオーミック電極
を取り付けるｐ型半導体層は、主としてＺｎ（亜鉛）の
拡散により形成していた。（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．，５２（９），ｐ７３３，１９８８）また、光集
積回路においては、ｐ型半導体層の不純物濃度や深さ方
向分布等に高い制御性が要求されるため、この課題を満
たすべく制御性に優れたイオン注入法を用いて不純物の
ドーピングを行うことが知られている。（ＩＥＥＥ．Ｐ
ｈｏｔｏｎ．Ｔｅｃｈｎｏｌ．Ｌｅｔｔ．，４，ｐ７５
４，１９９２）
を取り付けるｐ型半導体層は、主としてＺｎ（亜鉛）の
拡散により形成していた。（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．，５２（９），ｐ７３３，１９８８）また、光集
積回路においては、ｐ型半導体層の不純物濃度や深さ方
向分布等に高い制御性が要求されるため、この課題を満
たすべく制御性に優れたイオン注入法を用いて不純物の
ドーピングを行うことが知られている。（ＩＥＥＥ．Ｐ
ｈｏｔｏｎ．Ｔｅｃｈｎｏｌ．Ｌｅｔｔ．，４，ｐ７５
４，１９９２）
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
受光素子のｐ型半導体層の形成にはＺｎ等の不純物拡散
によりドーピングしていたため、キャリアの表面濃度は
高くできるが、大面積に均一性良くｐ型半導体層を形成
することが困難であった。一方、大面積に均一性良くｐ
型半導体層を形成するためにイオン注入法を用いた場
合、注入不純物濃度はおおよそガウス分布を示すため、
基板表面のｐ型キャリア濃度が低くなり、このｐ型半導
体層上に形成されるｐ型オーミック電極の形成、特にノ
ンアロイオーミック電極の形成が難しいというトレード
オフの関係が問題となっていた。
受光素子のｐ型半導体層の形成にはＺｎ等の不純物拡散
によりドーピングしていたため、キャリアの表面濃度は
高くできるが、大面積に均一性良くｐ型半導体層を形成
することが困難であった。一方、大面積に均一性良くｐ
型半導体層を形成するためにイオン注入法を用いた場
合、注入不純物濃度はおおよそガウス分布を示すため、
基板表面のｐ型キャリア濃度が低くなり、このｐ型半導
体層上に形成されるｐ型オーミック電極の形成、特にノ
ンアロイオーミック電極の形成が難しいというトレード
オフの関係が問題となっていた。
【０００４】本発明はこのような問題に鑑みてなされた
ものであり、大面積に均一性良くｐ型半導体層を形成す
ると同時に、基板表面のｐ型キャリア濃度を高くするこ
とができる半導体受光素子およびその製造方法とこれを
用いた光電子集積回路を提供することを目的とする。
ものであり、大面積に均一性良くｐ型半導体層を形成す
ると同時に、基板表面のｐ型キャリア濃度を高くするこ
とができる半導体受光素子およびその製造方法とこれを
用いた光電子集積回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】このような目的を達成す
るため、本発明は、半導体受光素子を対象とするもので
あり、半導体基板上に形成された半導体層の表層部にイ
オン注入されたｐ型半導体層とｐ型半導体層の上面から
ｐ型キャリア濃度が最大となる近傍の深部まで埋設され
たバイアス印加用のｐ型オーミック電極とを備えること
とした。
るため、本発明は、半導体受光素子を対象とするもので
あり、半導体基板上に形成された半導体層の表層部にイ
オン注入されたｐ型半導体層とｐ型半導体層の上面から
ｐ型キャリア濃度が最大となる近傍の深部まで埋設され
たバイアス印加用のｐ型オーミック電極とを備えること
とした。
【０００６】また、このような目的を達成するため、本
発明は、ｎ型のＩｎＰ基板上にＧａＩｎＡｓを主成分と
するｉ型の光吸収層を成長させる第１の工程と光吸収層
にｐ型不純物となる元素をイオン注入する第２の工程
と、イオン注入された光吸収層内のｐ型不純物を熱処理
により活性化させることによりｐ型半導体層を形成する
第３の工程とｐ型半導体層のｐ型不純物濃度が最大とな
る近傍の深部までエッチングすることにより、ｐ型オー
ミック電極形成用の穴を形成する第４の工程と、穴内に
ｐ型オーミック電極を形成する第５の工程とを具備する
こととした。
発明は、ｎ型のＩｎＰ基板上にＧａＩｎＡｓを主成分と
するｉ型の光吸収層を成長させる第１の工程と光吸収層
にｐ型不純物となる元素をイオン注入する第２の工程
と、イオン注入された光吸収層内のｐ型不純物を熱処理
により活性化させることによりｐ型半導体層を形成する
第３の工程とｐ型半導体層のｐ型不純物濃度が最大とな
る近傍の深部までエッチングすることにより、ｐ型オー
ミック電極形成用の穴を形成する第４の工程と、穴内に
ｐ型オーミック電極を形成する第５の工程とを具備する
こととした。
【０００７】
【作用】かかる半導体受光素子の構成によれば、イオン
注入法によって形成されたｐ型層のｐ型キャリア濃度の
極大値近傍にｐ型オーミック電極が形成されていること
により、大面積に均一性良くｐ型層を形成できると同時
に、ｐ型層とオーミック電極を良好にオーミック接触さ
せることができる。
注入法によって形成されたｐ型層のｐ型キャリア濃度の
極大値近傍にｐ型オーミック電極が形成されていること
により、大面積に均一性良くｐ型層を形成できると同時
に、ｐ型層とオーミック電極を良好にオーミック接触さ
せることができる。
【０００８】また、ｐ型オーミック電極はノンアロイオ
ーミック電極であり、半導体層が、ｐ型半導体層下に接
合されたｉ型の光吸収層層と光吸収層下に接合されたｎ
型半導体層を有しｐ型半導体層と光吸収層およびｎ型半
導体層によりｐｉｎ構造を有することとした場合は、ｐ
型オーミック電極とｐ型半導体層の表面が合金化されな
くてもｐ型オーミック電極とｐ型半導体層を良好にオー
ミック接触させることができる。
ーミック電極であり、半導体層が、ｐ型半導体層下に接
合されたｉ型の光吸収層層と光吸収層下に接合されたｎ
型半導体層を有しｐ型半導体層と光吸収層およびｎ型半
導体層によりｐｉｎ構造を有することとした場合は、ｐ
型オーミック電極とｐ型半導体層の表面が合金化されな
くてもｐ型オーミック電極とｐ型半導体層を良好にオー
ミック接触させることができる。
【０００９】さらに、半導体基板上に形成されたｎ型半
導体層とｎ型半導体層上に形成されたｉ型の光吸収層
（例えば、ＧａＩｎＡｓ層）と光吸収層上に形成され、
光吸収層よりもエネルギーバンドギャップの広い材質か
らなる薄膜層（例えば、ＩｎＰ層）とこの表面から光吸
収層にまで及ぶイオン注入により形成されたｐ型半導体
層を有し、ｐ型半導体層を上面からｐ型キャリア濃度の
最大となる深部までエッチングすることにより形成され
たコンタクト穴に埋設されたバイアス印加用のｐ型オー
ミック電極とを備える構成とした場合にも上記と同様の
作用を奏する。
導体層とｎ型半導体層上に形成されたｉ型の光吸収層
（例えば、ＧａＩｎＡｓ層）と光吸収層上に形成され、
光吸収層よりもエネルギーバンドギャップの広い材質か
らなる薄膜層（例えば、ＩｎＰ層）とこの表面から光吸
収層にまで及ぶイオン注入により形成されたｐ型半導体
層を有し、ｐ型半導体層を上面からｐ型キャリア濃度の
最大となる深部までエッチングすることにより形成され
たコンタクト穴に埋設されたバイアス印加用のｐ型オー
ミック電極とを備える構成とした場合にも上記と同様の
作用を奏する。
【００１０】さらに、これらの半導体受光素子と他の素
子を同一基板上に形成する場合においては、イオン注入
法を利用することにより、大面積に均一性良くｐ型層を
形成できる。
子を同一基板上に形成する場合においては、イオン注入
法を利用することにより、大面積に均一性良くｐ型層を
形成できる。
【００１１】また、かかるｐｉｎ型の半導体受光素子の
製造方法によれば、大面積に均一性良くｐ型半導体層を
形成できると共に、ｐ型半導体層とｐ型オーミック電極
を良好にオーミック接触させることができる。
製造方法によれば、大面積に均一性良くｐ型半導体層を
形成できると共に、ｐ型半導体層とｐ型オーミック電極
を良好にオーミック接触させることができる。
【００１２】さらに、ＩｎＰ基板上にＧａＩｎＡｓを主
成分とするｉ型の光吸収層を成長させ、光吸収層上にＩ
ｎＰを主成分とする薄膜層を成長させ、薄膜層の上面か
ら薄膜層と光吸収層との界面近傍での不純物濃度が最大
となるようにｐ型不純物となる元素をイオン注入し、イ
オン注入された薄膜層と光吸収層内のｐ型不純物を熱処
理により活性化させることによりｐ型半導体層を形成
し、ｐ型半導体層の濃度が最大となる近傍の深部までエ
ッチングすることによりｐ型オーミック電極用の穴を形
成し、この穴内にバイアス印加用のｐ型オーミック電極
を形成することとしたので、大面積に均一性良くｐ型層
を形成できると共に、ｐ型層とｐ型オーミック電極を良
好にオーミック接触させることができ、ＩｎＰを主成分
とする薄膜層をＧａＩｎＡｓを主成分とする光吸収層に
対して選択的に制御性良くエッチングすることができ
る。
成分とするｉ型の光吸収層を成長させ、光吸収層上にＩ
ｎＰを主成分とする薄膜層を成長させ、薄膜層の上面か
ら薄膜層と光吸収層との界面近傍での不純物濃度が最大
となるようにｐ型不純物となる元素をイオン注入し、イ
オン注入された薄膜層と光吸収層内のｐ型不純物を熱処
理により活性化させることによりｐ型半導体層を形成
し、ｐ型半導体層の濃度が最大となる近傍の深部までエ
ッチングすることによりｐ型オーミック電極用の穴を形
成し、この穴内にバイアス印加用のｐ型オーミック電極
を形成することとしたので、大面積に均一性良くｐ型層
を形成できると共に、ｐ型層とｐ型オーミック電極を良
好にオーミック接触させることができ、ＩｎＰを主成分
とする薄膜層をＧａＩｎＡｓを主成分とする光吸収層に
対して選択的に制御性良くエッチングすることができ
る。
【００１３】
【実施例】図１に本発明の第１実施例に係る半導体受光
素子の縦断面構成を示す。
素子の縦断面構成を示す。
【００１４】ＩｎＰ基板１上にｎ型ＩｎＰ層２が形成さ
れ、ｎ型ＩｎＰ層２上の一部にはｉ型ＧａＩｎＡｓ層３
が堆積されており、このｉ型ＧａＩｎＡｓ層３領域に入
射した光エネルギーによってｉ型ＧａＩｎＡｓ層３内に
電子と正孔を生成する。また、ｎ型ＩｎＰ層２上の他の
一部にはｎ型オーミック電極５が形成されている。この
ｉ型ＧａＩｎＡｓ層３中には、図面左方に抜き出して示
すように、最表面からｐ型キャリア濃度が深さ方向に略
ガウス状に分布したＢｅ注入ｐ層８が形成されている。
Ｂｅ注入ｐ層８は、上面の一部がｐ型キャリア濃度のピ
ーク位置近傍まで除去されており、この一部が除去され
たＢｅ注入ｐ層８上にはｐ型オーミック電極４が形成さ
れている。この半導体受光素子の外面は、ＳｉＮ膜６で
覆われており、この発光素子を外部環境から保護・絶縁
している。なお、Ｂｅ注入ｐ層８は、良好なオーミック
特性がとれる程度（ｐ型キャリア濃度のピーク位置近
傍）まで除去されれば良く、必ずしもｐ型キャリア濃度
のピーク位置まで除去する必要はない。
れ、ｎ型ＩｎＰ層２上の一部にはｉ型ＧａＩｎＡｓ層３
が堆積されており、このｉ型ＧａＩｎＡｓ層３領域に入
射した光エネルギーによってｉ型ＧａＩｎＡｓ層３内に
電子と正孔を生成する。また、ｎ型ＩｎＰ層２上の他の
一部にはｎ型オーミック電極５が形成されている。この
ｉ型ＧａＩｎＡｓ層３中には、図面左方に抜き出して示
すように、最表面からｐ型キャリア濃度が深さ方向に略
ガウス状に分布したＢｅ注入ｐ層８が形成されている。
Ｂｅ注入ｐ層８は、上面の一部がｐ型キャリア濃度のピ
ーク位置近傍まで除去されており、この一部が除去され
たＢｅ注入ｐ層８上にはｐ型オーミック電極４が形成さ
れている。この半導体受光素子の外面は、ＳｉＮ膜６で
覆われており、この発光素子を外部環境から保護・絶縁
している。なお、Ｂｅ注入ｐ層８は、良好なオーミック
特性がとれる程度（ｐ型キャリア濃度のピーク位置近
傍）まで除去されれば良く、必ずしもｐ型キャリア濃度
のピーク位置まで除去する必要はない。
【００１５】第１実施例の発明によれば、Ｂｅ注入ｐ層
８の表層部をエッチングすることにより、ｐ型オーミッ
ク電極４をキャリア濃度の略ピーク位置に形成すること
としたので、イオン注入法によって大面積に均一にキャ
リア濃度を分布させつつも、ｐ型オーミック電極４とＢ
ｅ注入ｐ層８を良好にオーミック接触させることができ
る。
８の表層部をエッチングすることにより、ｐ型オーミッ
ク電極４をキャリア濃度の略ピーク位置に形成すること
としたので、イオン注入法によって大面積に均一にキャ
リア濃度を分布させつつも、ｐ型オーミック電極４とＢ
ｅ注入ｐ層８を良好にオーミック接触させることができ
る。
【００１６】図２に本発明の第２実施例に係る半導体受
光素子の縦断面構成を示す。
光素子の縦断面構成を示す。
【００１７】第１実施例と同様に、ＩｎＰ基板１上にｎ
型ＩｎＰ層２が形成され、ｎ型ＩｎＰ層２上の一部には
ｉ型ＧａＩｎＡｓ層３が堆積され、また、ｎ型ＩｎＰ層
２上の他の一部にはｎ型オーミック電極５が形成されて
いる。ｉ型ＧａＩｎＡｓ層３上には第１実施例とは異な
り、ｉ型ＩｎＰ層９（薄膜層）が堆積されている。そし
て、このｉ型ＩｎＰ層９を貫通して、ｉ型ＧａＩｎＡｓ
層３中には、図面左方に抜き出して示すように、最表面
からｐ型キャリア濃度が深さ方向に略ガウス状に分布し
たＢｅ注入ｐ層８が形成されている。Ｂｅ注入ｐ層８
は、上面の一部においてｉ型ＩｎＰ層９の部分のみが除
去されているが、このｉ型ＩｎＰ層９の厚さは、ガウス
分布となったｐ型キャリア濃度のピークの深さと略一致
しているため、ｐ型オーミック電極４はｐ型キャリア濃
度のピーク位置近傍において、Ｂｅ注入ｐ層８上に接し
て形成されることとなっている。この半導体受光素子の
外面は、ＳｉＮ膜６で覆われており、この発光素子を外
部環境から保護・絶縁している。
型ＩｎＰ層２が形成され、ｎ型ＩｎＰ層２上の一部には
ｉ型ＧａＩｎＡｓ層３が堆積され、また、ｎ型ＩｎＰ層
２上の他の一部にはｎ型オーミック電極５が形成されて
いる。ｉ型ＧａＩｎＡｓ層３上には第１実施例とは異な
り、ｉ型ＩｎＰ層９（薄膜層）が堆積されている。そし
て、このｉ型ＩｎＰ層９を貫通して、ｉ型ＧａＩｎＡｓ
層３中には、図面左方に抜き出して示すように、最表面
からｐ型キャリア濃度が深さ方向に略ガウス状に分布し
たＢｅ注入ｐ層８が形成されている。Ｂｅ注入ｐ層８
は、上面の一部においてｉ型ＩｎＰ層９の部分のみが除
去されているが、このｉ型ＩｎＰ層９の厚さは、ガウス
分布となったｐ型キャリア濃度のピークの深さと略一致
しているため、ｐ型オーミック電極４はｐ型キャリア濃
度のピーク位置近傍において、Ｂｅ注入ｐ層８上に接し
て形成されることとなっている。この半導体受光素子の
外面は、ＳｉＮ膜６で覆われており、この発光素子を外
部環境から保護・絶縁している。
【００１８】第２実施例の発明によれば、ＧａＩｎＡｓ
層３とｉ型ＩｎＰ層９との界面の深さが、イオン注入に
よって得られるキャリア濃度の略ピーク位置近傍になる
ように形成されているため、ＧａＩｎＡｓ層３に対し
て、選択的にｉ型ＩｎＰ層９をエッチングすることによ
り、キャリア濃度のピーク位置近傍に制御性良くｐ型オ
ーミック電極４を接触させることができる。これによ
り、Ｂｅ注入ｐ層８−ｐ型オーミック電極４間を良好か
つ再現性良くオーミック接触させることができる。
層３とｉ型ＩｎＰ層９との界面の深さが、イオン注入に
よって得られるキャリア濃度の略ピーク位置近傍になる
ように形成されているため、ＧａＩｎＡｓ層３に対し
て、選択的にｉ型ＩｎＰ層９をエッチングすることによ
り、キャリア濃度のピーク位置近傍に制御性良くｐ型オ
ーミック電極４を接触させることができる。これによ
り、Ｂｅ注入ｐ層８−ｐ型オーミック電極４間を良好か
つ再現性良くオーミック接触させることができる。
【００１９】図３に、本発明の第３実施例に係るｐｉｎ
型の半導体受光素子とＨＥＭＴ（高電子移動度トランジ
スタ）の縦断面構成を示す。
型の半導体受光素子とＨＥＭＴ（高電子移動度トランジ
スタ）の縦断面構成を示す。
【００２０】図中の左側にはデプレッションモードのＨ
ＥＭＴが形成されている。ｉ型のＩｎＰ基板１上にＧａ
ＩｎＡｓ層１０、ｎ型のＡｌＩｎＡｓ層１１が順次堆積
されている。このＡｌＩｎＡｓ層１１上には、ソース電
極１２、ゲート電極１４、ドレイン電極１３が直線上に
形成されており、ソース電極１２から注入された電流
は、ＧａＩｎＡｓ層１０とＡｌＩｎＡｓ層１１の界面を
チャネル層としてドレイン電極１３方向に走行する。
ＥＭＴが形成されている。ｉ型のＩｎＰ基板１上にＧａ
ＩｎＡｓ層１０、ｎ型のＡｌＩｎＡｓ層１１が順次堆積
されている。このＡｌＩｎＡｓ層１１上には、ソース電
極１２、ゲート電極１４、ドレイン電極１３が直線上に
形成されており、ソース電極１２から注入された電流
は、ＧａＩｎＡｓ層１０とＡｌＩｎＡｓ層１１の界面を
チャネル層としてドレイン電極１３方向に走行する。
【００２１】なお、ＡｌＩｎＡｓ層１１への不純物ドー
ピングには、大面積の均一性、深さ方向の制御性に優れ
たイオン注入法を用いた。
ピングには、大面積の均一性、深さ方向の制御性に優れ
たイオン注入法を用いた。
【００２２】図３中の右側には、本発明の第２実施例と
同じｐｉｎフォトダイオードがｉ型ＩｎＰ基板１上にＧ
ａＩｎＡｓ層１０、ＡｌＩｎＡｓ層１１を介して形成さ
れている。ｐ型オーミック電極４は配線１６を介してＨ
ＥＭＴのゲート電極１４と図示しない抵抗とに接続され
ており、ｐｉｎフォトダイオードからの光電流がこの抵
抗に流れることにより、ＨＥＭＴのゲート電極１４に電
圧を印加し、ソース電極１２−ドレイン電極１３間に流
れる電流を制御する。
同じｐｉｎフォトダイオードがｉ型ＩｎＰ基板１上にＧ
ａＩｎＡｓ層１０、ＡｌＩｎＡｓ層１１を介して形成さ
れている。ｐ型オーミック電極４は配線１６を介してＨ
ＥＭＴのゲート電極１４と図示しない抵抗とに接続され
ており、ｐｉｎフォトダイオードからの光電流がこの抵
抗に流れることにより、ＨＥＭＴのゲート電極１４に電
圧を印加し、ソース電極１２−ドレイン電極１３間に流
れる電流を制御する。
【００２３】第３実施例の発明によれば、不純物のドー
ピングにイオン注入法を用いることにより、大面積に均
一に制御性良く不純物をドーピングすることができる。
これによって、面内不純物の均一性、深さ方向の制御性
が要求される光電子集積回路（本第３実施例ではｐｉｎ
フォトダイオードとＨＥＭＴとの集積回路）を製造する
ことが可能となる。また、このようにｐｉｎフォトダイ
オードとＨＥＭＴ等のデバイスとを同一の基板に作製す
ることによって、配線やリード線などに起因する寄生抵
抗、寄生容量を減少させ、また配線長を短縮でき、高速
動作が可能となる。
ピングにイオン注入法を用いることにより、大面積に均
一に制御性良く不純物をドーピングすることができる。
これによって、面内不純物の均一性、深さ方向の制御性
が要求される光電子集積回路（本第３実施例ではｐｉｎ
フォトダイオードとＨＥＭＴとの集積回路）を製造する
ことが可能となる。また、このようにｐｉｎフォトダイ
オードとＨＥＭＴ等のデバイスとを同一の基板に作製す
ることによって、配線やリード線などに起因する寄生抵
抗、寄生容量を減少させ、また配線長を短縮でき、高速
動作が可能となる。
【００２４】図４に本発明の第２実施例に係る半導体受
光素子の製造方法を示す。
光素子の製造方法を示す。
【００２５】先ず、ＩｎＰ基板１を用意する（同図
ａ）。そして、このＩｎＰ基板１上にＭＯＶＰＥ（有機
金属気相成長法）等の結晶成長方法により、ｎ型ＩｎＰ
層２（キャリア濃度１×１０19ｃｍ-3、層厚３００ｎ
ｍ）、不純物無添加ｉ型ＧａＩｎＡｓ層３（層厚２．５
μｍ）、不純物無添加ｉ型ＩｎＰ層９（層厚２５０ｎ
ｍ）を順次成長させ、積層基板を形成する（同図ｂ）。
ａ）。そして、このＩｎＰ基板１上にＭＯＶＰＥ（有機
金属気相成長法）等の結晶成長方法により、ｎ型ＩｎＰ
層２（キャリア濃度１×１０19ｃｍ-3、層厚３００ｎ
ｍ）、不純物無添加ｉ型ＧａＩｎＡｓ層３（層厚２．５
μｍ）、不純物無添加ｉ型ＩｎＰ層９（層厚２５０ｎ
ｍ）を順次成長させ、積層基板を形成する（同図ｂ）。
【００２６】次に、イオン注入法により、Ｂｅをこの積
層基板に注入する。不純物が注入された領域をＢｅ注入
領域８とする。注入不純物分布は、ｉ型ＧａＩｎＡｓ層
３とｉ型ＩｎＰ層９との界面でＢｅ濃度が最大となるよ
うに、加速エネルギーは７０ｋｅＶ、ドーズ量は１．０
×１０14ｃｍ-2とする。さらに、ＳｉＮ膜を保護膜とし
て、注入したＢｅを６００℃、３０秒の熱処理により活
性化する（同図ｃ）。
層基板に注入する。不純物が注入された領域をＢｅ注入
領域８とする。注入不純物分布は、ｉ型ＧａＩｎＡｓ層
３とｉ型ＩｎＰ層９との界面でＢｅ濃度が最大となるよ
うに、加速エネルギーは７０ｋｅＶ、ドーズ量は１．０
×１０14ｃｍ-2とする。さらに、ＳｉＮ膜を保護膜とし
て、注入したＢｅを６００℃、３０秒の熱処理により活
性化する（同図ｃ）。
【００２７】続いて、ｐ型電極形成予定領域のｉ型Ｉｎ
Ｐ層９のみをＧａＩｎＡｓ層に対してＨＣｌ＋Ｈ2 Ｏ等
のエッチング液を用いて選択的に除去した後に、Ｔｉ／
Ｐｔ／Ａｕノンアロイオーミック電極４をｉ型ＧａＩｎ
Ａｓ層３上にリフトオフ等の方法により形成し、さらに
ＡｕＧｅ／Ｎｉ ｎ型オーミック電極５（図示せず）を
ＩｎＰ基板１上に形成してｐｉｎ型受光素子を得る（同
図ｄ）。
Ｐ層９のみをＧａＩｎＡｓ層に対してＨＣｌ＋Ｈ2 Ｏ等
のエッチング液を用いて選択的に除去した後に、Ｔｉ／
Ｐｔ／Ａｕノンアロイオーミック電極４をｉ型ＧａＩｎ
Ａｓ層３上にリフトオフ等の方法により形成し、さらに
ＡｕＧｅ／Ｎｉ ｎ型オーミック電極５（図示せず）を
ＩｎＰ基板１上に形成してｐｉｎ型受光素子を得る（同
図ｄ）。
【００２８】図４に示す製造方法の発明によれば、ｉ型
ＧａＩｎＡｓ層３に対して選択的にエッチングすること
ができるｉ型ＩｎＰ層９を成長させ、この上からＢｅを
注入したので、ｉ型ＩｎＰ層９をエッチングし、制御性
良く注入キャリア濃度のピーク位置付近にノンアロイオ
ーミック電極４を形成することができ、良好なオーミッ
ク特性を得ることができる。
ＧａＩｎＡｓ層３に対して選択的にエッチングすること
ができるｉ型ＩｎＰ層９を成長させ、この上からＢｅを
注入したので、ｉ型ＩｎＰ層９をエッチングし、制御性
良く注入キャリア濃度のピーク位置付近にノンアロイオ
ーミック電極４を形成することができ、良好なオーミッ
ク特性を得ることができる。
【００２９】
【発明の効果】以上の通り、本発明の半導体受光素子に
よれば、ｐ型半導体層表面のキャリア濃度を高くできる
ため、ｐ型半導体層とｐ型オーミック電極を良好にオー
ミック接触させることができる。
よれば、ｐ型半導体層表面のキャリア濃度を高くできる
ため、ｐ型半導体層とｐ型オーミック電極を良好にオー
ミック接触させることができる。
【００３０】これによって容易にｐ型オーミック電極を
形成できるばかりでなく、大面積の均一性、深さ方向の
制御性に優れたｐ型半導体層を形成できるため、生産性
を向上させることが可能である。また、ｐ型オーミック
電極がノンアロイオーミック電極である場合において
も、良好なオーミック接触を得ることができる。
形成できるばかりでなく、大面積の均一性、深さ方向の
制御性に優れたｐ型半導体層を形成できるため、生産性
を向上させることが可能である。また、ｐ型オーミック
電極がノンアロイオーミック電極である場合において
も、良好なオーミック接触を得ることができる。
【００３１】さらに、ｉ型の光吸収層（例えば、ＧａＩ
ｎＡｓ層）上に形成され、光吸収層よりもエネルギーバ
ンドギャップの広く、光吸収層に対して選択的にエッチ
ング可能な材質からなる薄膜層（例えば、ＩｎＰ層）を
用いることで、制御性良くこの薄膜層をエッチングで
き、さらに制御性の優れた半導体受光素子を得ることが
可能である。
ｎＡｓ層）上に形成され、光吸収層よりもエネルギーバ
ンドギャップの広く、光吸収層に対して選択的にエッチ
ング可能な材質からなる薄膜層（例えば、ＩｎＰ層）を
用いることで、制御性良くこの薄膜層をエッチングで
き、さらに制御性の優れた半導体受光素子を得ることが
可能である。
【００３２】また、本発明の半導体受光素子は、イオン
注入法を用いているため面内均一性、深さ方向の制御性
に優れており、光電子集積回路として、均一性、制御性
良く他の素子と同一基板上に形成することできるため、
生産性を向上させることができ、また、同一基板上に形
成することによって寄生抵抗や寄生容量を低減させ、回
路特性を向上させることが可能である。
注入法を用いているため面内均一性、深さ方向の制御性
に優れており、光電子集積回路として、均一性、制御性
良く他の素子と同一基板上に形成することできるため、
生産性を向上させることができ、また、同一基板上に形
成することによって寄生抵抗や寄生容量を低減させ、回
路特性を向上させることが可能である。
【００３３】また、本発明に係るｐｉｎ型の半導体受光
素子の製造方法によれば、ＧａＩｎＡｓを主成分とする
光吸収層上に対して選択的にエッチングされるＩｎＰを
主成分とする薄膜層を成長させ、これらの界面近傍での
キャリア濃度が最大となるようにイオン注入し、この近
傍まで薄膜層を除去してｐ型オーミック電極を形成する
こととしたので、大面積に均一性良くｐ型半導体層を形
成できると共に、ｐ型半導体層とｐ型オーミック電極を
良好にオーミック接触させることができ、制御性、生産
性に優れた半導体受光素子を作製することが可能であ
る。
素子の製造方法によれば、ＧａＩｎＡｓを主成分とする
光吸収層上に対して選択的にエッチングされるＩｎＰを
主成分とする薄膜層を成長させ、これらの界面近傍での
キャリア濃度が最大となるようにイオン注入し、この近
傍まで薄膜層を除去してｐ型オーミック電極を形成する
こととしたので、大面積に均一性良くｐ型半導体層を形
成できると共に、ｐ型半導体層とｐ型オーミック電極を
良好にオーミック接触させることができ、制御性、生産
性に優れた半導体受光素子を作製することが可能であ
る。
【図１】本発明の第１実施例に係る縦断面構成を示す図
である。
である。
【図２】本発明の第２実施例に係る縦断面構成を示す図
である。
である。
【図３】本発明の第３実施例に係る縦断面構成を示す図
である。
である。
【図４】本発明の第２実施例に係る半導体受光素子の製
造工程を説明する説明図である。
造工程を説明する説明図である。
１…ＩｎＰ基板、２…ｎ型ＩｎＰ層、３…ｉ型ＧａＩｎ
Ａｓ層、４…ｐ型オーミック電極、５…ｎ型オーミック
電極、６…ＳｉＮ膜、８…Ｂｅ注入ｐ層、９…ｉ型Ｉｎ
Ｐ層、１０…ＧａＩｎＡｓ層、１１…ＡｌＩｎＡｓ層、
１２…ソース電極、１３…ドレイン電極、１４…ゲート
電極、１５，１６…配線。
Ａｓ層、４…ｐ型オーミック電極、５…ｎ型オーミック
電極、６…ＳｉＮ膜、８…Ｂｅ注入ｐ層、９…ｉ型Ｉｎ
Ｐ層、１０…ＧａＩｎＡｓ層、１１…ＡｌＩｎＡｓ層、
１２…ソース電極、１３…ドレイン電極、１４…ゲート
電極、１５，１６…配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 吾朗 神奈川県横浜市栄区田谷町１番地 住友電 気工業株式会社横浜製作所内
Claims (7)
- 【請求項１】 半導体基板上に形成された半導体層の表
層部にイオン注入されたｐ型半導体層と、 上記ｐ型半導体層の上面からｐ型キャリア濃度が最大と
なる近傍の深部まで埋設されたバイアス印加用のｐ型オ
ーミック電極とを備えることを特徴とする半導体受光素
子。 - 【請求項２】 前記ｐ型オーミック電極はノンアロイオ
ーミック電極であり、 前記半導体層は、前記ｐ型半導
体層下に接合されたｉ型の光吸収層層と、 前記光吸収層下に接合されたｎ型半導体層を有し、 前記ｐ型半導体層と光吸収層およびｎ型半導体層により
ｐｉｎ構造を有することを特徴とする請求項１に記載の
半導体受光素子。 - 【請求項３】 半導体基板上に形成されたｎ型半導体層
と、 前記ｎ型半導体層上に形成されたｉ型の光吸収層と、 前記光吸収層上に形成され、光吸収層よりもエネルギー
バンドギャップの広い材質からなる薄膜層と、 前記薄膜層の表面から前記光吸収層にまで及ぶイオン注
入により形成されたｐ型半導体層を有し、前記ｐ型半導
体層を上面からｐ型キャリア濃度の最大となる深部まで
エッチングすることにより形成されたコンタクト穴に埋
設されたバイアス印加用のｐ型オーミック電極とを備え
ることを特徴とするｐｉｎ型の半導体受光素子。 - 【請求項４】 前記光吸収層がＧａＩｎＡｓを主成分と
して、前記薄膜層がＩｎＰを主成分として構成されてい
ることを特徴とする請求項３に記載の半導体受光素子。 - 【請求項５】 請求項３に記載の半導体受光素子と他の
素子が同一基板上に形成されていることを特徴とする光
電子集積回路。 - 【請求項６】 ＩｎＰ基板上にＧａＩｎＡｓを主成分と
するｉ型の光吸収層を成長させる第１の工程と、 前記光吸収層にｐ型不純物となる元素をイオン注入する
第２の工程と、 イオン注入された前記光吸収層内の前記ｐ型不純物を熱
処理により活性化させることによりｐ型半導体層を形成
する第３の工程と、 前記ｐ型半導体層のｐ型不純物濃度が最大となる近傍の
深部までエッチングすることにより、ｐ型オーミック電
極形成用の穴を形成する第４の工程と、 前記穴内にｐ型オーミック電極を形成する第５の工程と
を備えることを特徴とするｐｉｎ型の半導体受光素子の
製造方法。 - 【請求項７】 ＩｎＰ基板上にＧａＩｎＡｓを主成分と
するｉ型の光吸収層を成長させる第１の工程と、 前記光吸収層上にＩｎＰを主成分とする薄膜層を成長す
る第２の工程と、 前記薄膜層の上面から前記薄膜層と前記光吸収層との界
面近傍での不純物濃度が最大となるようにｐ型不純物と
なる元素をイオン注入する第３の工程と、 イオン注入された前記薄膜層と前記光吸収層内の前記ｐ
型不純物を熱処理により活性化させることによりｐ型半
導体層を形成する第４の工程と、 前記ｐ型半導体層の濃度が最大となる近傍の深部までエ
ッチングすることによりｐ型オーミック電極用の穴を形
成する第５の工程と、 前記穴内にバイアス印加用のｐ型オーミック電極を形成
する第６の工程とを備えることを特徴とするｐｉｎ型の
半導体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5177955A JPH0738137A (ja) | 1993-07-19 | 1993-07-19 | 半導体受光素子およびその製造方法と光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5177955A JPH0738137A (ja) | 1993-07-19 | 1993-07-19 | 半導体受光素子およびその製造方法と光電子集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738137A true JPH0738137A (ja) | 1995-02-07 |
Family
ID=16040009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5177955A Pending JPH0738137A (ja) | 1993-07-19 | 1993-07-19 | 半導体受光素子およびその製造方法と光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738137A (ja) |
-
1993
- 1993-07-19 JP JP5177955A patent/JPH0738137A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651187A (en) | Avalanche photodiode | |
| US4481523A (en) | Avalanche photodiodes | |
| JP2762939B2 (ja) | 超格子アバランシェフォトダイオード | |
| EP0043734B1 (en) | Avalanche photodiodes | |
| KR940011103B1 (ko) | 반도체 수광소자 | |
| EP0163295B1 (en) | A semiconductor photodetector and fabrication process for the same | |
| JP3996699B2 (ja) | 半導体光検出器 | |
| JP2007080920A (ja) | アバランシェフォトダイオード | |
| US4956698A (en) | Group III-V compound semiconductor device having p-region formed by Be and Group V ions | |
| US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
| US7838330B1 (en) | Method of field-controlled diffusion and devices formed thereby | |
| KR930002320B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| EP0205899B1 (en) | Planar heterojunction avalanche photodiode | |
| KR100303471B1 (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| JPH0738137A (ja) | 半導体受光素子およびその製造方法と光電子集積回路 | |
| JPH0658972B2 (ja) | ラテラルｐ−ｉ−ｎヘテロ接合デバイス及びその形成方法 | |
| JP2885164B2 (ja) | 超格子アバランシェフォトダイオード | |
| JPH06112516A (ja) | 半導体受光素子 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JPH11330529A (ja) | 半導体受光装置及びその製造方法 | |
| KR970006610B1 (ko) | 매립 메사 애벌런치 포토다이오드(Buried Mesa Avalanche Photodiode)구조 및 제조방법 | |
| JP2670525B2 (ja) | 受光素子およびその製造方法 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPS6286772A (ja) | 光検出器 | |
| JPH0541393A (ja) | 接合型電界効果トランジスタ |