JP2885164B2 - 超格子アバランシェフォトダイオード - Google Patents
超格子アバランシェフォトダイオードInfo
- Publication number
- JP2885164B2 JP2885164B2 JP8008451A JP845196A JP2885164B2 JP 2885164 B2 JP2885164 B2 JP 2885164B2 JP 8008451 A JP8008451 A JP 8008451A JP 845196 A JP845196 A JP 845196A JP 2885164 B2 JP2885164 B2 JP 2885164B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- region
- type semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高速光通信用の高
信頼特性を有するプレーナ型の超格子アバランシェフォ
トダイオード（ＡＰＤ）の構造に関する。
信頼特性を有するプレーナ型の超格子アバランシェフォ
トダイオード（ＡＰＤ）の構造に関する。
【０００２】
【従来の技術】次世代の高速、高感度な光通信システム
用受光素子として、図４に示すような超格子アバランシ
ェフォトダイオードが報告されている（アプライド フ
ィジックス レターズ。Appl. Phys. Lett., 1895 〜18
97ページ、５７巻、１９９０年）。この素子では増倍層
として用いるＩｎＧａＡｓ／ＩｎＡｌＡｓ超格子のイオ
ン化率比増大効果で高利得帯域幅積（ＧＢ積）、低雑音
化がなされている。
用受光素子として、図４に示すような超格子アバランシ
ェフォトダイオードが報告されている（アプライド フ
ィジックス レターズ。Appl. Phys. Lett., 1895 〜18
97ページ、５７巻、１９９０年）。この素子では増倍層
として用いるＩｎＧａＡｓ／ＩｎＡｌＡｓ超格子のイオ
ン化率比増大効果で高利得帯域幅積（ＧＢ積）、低雑音
化がなされている。
【０００３】図４において、４１はｎ+ 型ＩｎＰ基板、
４２はｎ+ 型ＩｎＰバッファ層、４３はノンドープＩｎ
ＧａＡｓ／ＩｎＡｌＡｓ超格子増倍層、４４はｐ型Ｉｎ
Ｐ電界緩和層、４５はｐ- 型ＩｎＧａＡｓ光吸収層、４
６はｐ+ 型ＩｎＰキャップ層、４７はｐ+ 型ＩｎＧａＡ
ｓコンタクト層、４８は表面パッシベーション膜、４９
はｐ電極、４１０はｎ電極である。
４２はｎ+ 型ＩｎＰバッファ層、４３はノンドープＩｎ
ＧａＡｓ／ＩｎＡｌＡｓ超格子増倍層、４４はｐ型Ｉｎ
Ｐ電界緩和層、４５はｐ- 型ＩｎＧａＡｓ光吸収層、４
６はｐ+ 型ＩｎＰキャップ層、４７はｐ+ 型ＩｎＧａＡ
ｓコンタクト層、４８は表面パッシベーション膜、４９
はｐ電極、４１０はｎ電極である。
【０００４】
【発明が解決しようとする課題】しかし、この従来例で
代表される従来の超格子ＡＰＤはメサ型構造であり、メ
サ端面の表面パッシベーション膜４８としてＳｉＮもし
くはポリイミドが用いられているが、このような構造で
は、素子雑音を支配する暗電流（主に表面リーク暗電
流）が経時的に増大するため、素子寿命が短いという欠
点を有している。
代表される従来の超格子ＡＰＤはメサ型構造であり、メ
サ端面の表面パッシベーション膜４８としてＳｉＮもし
くはポリイミドが用いられているが、このような構造で
は、素子雑音を支配する暗電流（主に表面リーク暗電
流）が経時的に増大するため、素子寿命が短いという欠
点を有している。
【０００５】一方、ＧＢ積は超格子ＡＰＤよりも小さい
ものの、すでに高信頼特性が確認されているプレーナ型
３元ＡＰＯ（ジャーナル オブ ライトウェイブ テク
ノロジー。Journal of Lightwave Technology, 1643 〜
1655ページ、６巻、１９８８年）の素子構造を図５に示
す。図５において、５１はｎ+ 型ＩｎＰ基板、５２はｎ
型ＩｎＰバッファ層、５３はノンドープＩｎＧａＡｓ光
吸収層、５４はｎ型ＩｎＧａＡｓＰ中間組成層、５５は
ｎ型ＩｎＰ増倍層、５６はｐ+ 型ＩｎＰキャップ層、５
７はｐ+ 型ガードリング部である。
ものの、すでに高信頼特性が確認されているプレーナ型
３元ＡＰＯ（ジャーナル オブ ライトウェイブ テク
ノロジー。Journal of Lightwave Technology, 1643 〜
1655ページ、６巻、１９８８年）の素子構造を図５に示
す。図５において、５１はｎ+ 型ＩｎＰ基板、５２はｎ
型ＩｎＰバッファ層、５３はノンドープＩｎＧａＡｓ光
吸収層、５４はｎ型ＩｎＧａＡｓＰ中間組成層、５５は
ｎ型ＩｎＰ増倍層、５６はｐ+ 型ＩｎＰキャップ層、５
７はｐ+ 型ガードリング部である。
【０００６】この構造ではｐｎ接合のｐ型領域は、主接
合部５６は急峻なプロファイルの得られるＺｎ拡散で、
また、ガードリング部５７はグレーデッドな（濃度が徐
々に変化している）プロファイルの得られるＢｅイオン
注入により形成されている。しかし、同様の構造を電子
を倍増するＩｎ（Ａｌ）ＧａＡｓ／ＩｎＡｌＡｓ超格子
もしくはＩｎＧａＡｓ（Ｐ）／ＩｎＡｌＡｓ超格子を用
いる超格子ＡＰＤで実現するには、ｎ型領域を形成しな
ければならないが、現在の拡散、イオン注入技術では、
ＩｎＰやＩｎＡｌＡｓ等の半導体材料に所望のプロファ
イルを深さ精度良く形成することができないという問題
点がある。
合部５６は急峻なプロファイルの得られるＺｎ拡散で、
また、ガードリング部５７はグレーデッドな（濃度が徐
々に変化している）プロファイルの得られるＢｅイオン
注入により形成されている。しかし、同様の構造を電子
を倍増するＩｎ（Ａｌ）ＧａＡｓ／ＩｎＡｌＡｓ超格子
もしくはＩｎＧａＡｓ（Ｐ）／ＩｎＡｌＡｓ超格子を用
いる超格子ＡＰＤで実現するには、ｎ型領域を形成しな
ければならないが、現在の拡散、イオン注入技術では、
ＩｎＰやＩｎＡｌＡｓ等の半導体材料に所望のプロファ
イルを深さ精度良く形成することができないという問題
点がある。
【０００７】また、別のプレーナ型素子を実現するもの
として小川らが提案する構造（特開昭６１−１９９６７
５）を図６に示す。図６において、６１はｎ+ 型ＩｎＰ
基板、６２はｎ- 型ＩｎＧａＡｓ光吸収層、６３はｐ+
型ＩｎＧａＡｓ、６４は高抵抗領域、６５は絶縁膜、６
６はｐ電極、６７はｎ電極、６８は受光領域である。
として小川らが提案する構造（特開昭６１−１９９６７
５）を図６に示す。図６において、６１はｎ+ 型ＩｎＰ
基板、６２はｎ- 型ＩｎＧａＡｓ光吸収層、６３はｐ+
型ＩｎＧａＡｓ、６４は高抵抗領域、６５は絶縁膜、６
６はｐ電極、６７はｎ電極、６８は受光領域である。
【０００８】この構造では、プロトン等の軽質量イオン
打ち込みにより形成した高抵抗領域６４がｐｎ接合端面
を埋め込んでいるが、一般にプロトンのイオン注入によ
る高抵抗化は、イオン注入ダメージにより半導体中に欠
陥が導入され、これが深い準位（禁制帯の中央付近に形
成される不純物準位）を形成して、キャリアを補償して
高抵抗化するというメカニズムをもつ。特に、この従来
例では受光領域６８外の高濃度ｐ型領域を高抵抗化して
いるが、このような高濃度ｐ領域を高抵抗化するには、
高ドーズのイオン打ち込みが必要となり、これにより高
濃度の欠陥が導入されるという欠点を有する。このため
ｐｉｎ構造に逆方向電界を印加する受光素子の場合、こ
の欠陥が暗電流の増大を招き実用上使用不可能なレベル
に達する。すなわち、本従来例に記載の高抵抗形成手法
（プロトンに代表される軽質量元素のイオン注入）で
は、元ウェハにおいて高濃度ｐ、あるいはｎ型キャップ
層が全面につながっている層構造である場合、低暗電流
の受光素子を形成することができない。
打ち込みにより形成した高抵抗領域６４がｐｎ接合端面
を埋め込んでいるが、一般にプロトンのイオン注入によ
る高抵抗化は、イオン注入ダメージにより半導体中に欠
陥が導入され、これが深い準位（禁制帯の中央付近に形
成される不純物準位）を形成して、キャリアを補償して
高抵抗化するというメカニズムをもつ。特に、この従来
例では受光領域６８外の高濃度ｐ型領域を高抵抗化して
いるが、このような高濃度ｐ領域を高抵抗化するには、
高ドーズのイオン打ち込みが必要となり、これにより高
濃度の欠陥が導入されるという欠点を有する。このため
ｐｉｎ構造に逆方向電界を印加する受光素子の場合、こ
の欠陥が暗電流の増大を招き実用上使用不可能なレベル
に達する。すなわち、本従来例に記載の高抵抗形成手法
（プロトンに代表される軽質量元素のイオン注入）で
は、元ウェハにおいて高濃度ｐ、あるいはｎ型キャップ
層が全面につながっている層構造である場合、低暗電流
の受光素子を形成することができない。
【０００９】本発明の目的は、高信頼の新しいプレーナ
型超格子ＡＰＤを提供することである。
型超格子ＡＰＤを提供することである。
【００１０】
【課題を解決するための手段】本発明の超格子アバラン
シェフォトダイオードは、第１導電型半導体基板に、第
１導電型半導体バッファ層、ノンドープ超格子増倍層、
第２導電型半導体電界緩和層、第２導電型半導体光吸収
層、第１導電型半導体キャップ層、第１導電型半導体コ
ンタクト層を順次積層した光吸収増倍分離型の超格子ア
バランシェフォトダイオードの受光領域の外周領域で、
第２導電型半導体電界緩和層と該第２導電型光吸収層の
２層もしくは第２導電型光吸収層の１層を選択的に第１
導電型化もしくは高抵抗化し、かつ、前記第１導電型半
導体キャップ層および第１導電型半導体コンタクト層
の、受光領域で限定された領域と、選択的に第１導電型
化した光吸収層で受光領域と接する領域の、第１導電型
半導体キャップ層および第１導電型半導体コンタクト層
を含む領域とを選択的に第２導電型化した構造を有する
ことを特徴とする。
シェフォトダイオードは、第１導電型半導体基板に、第
１導電型半導体バッファ層、ノンドープ超格子増倍層、
第２導電型半導体電界緩和層、第２導電型半導体光吸収
層、第１導電型半導体キャップ層、第１導電型半導体コ
ンタクト層を順次積層した光吸収増倍分離型の超格子ア
バランシェフォトダイオードの受光領域の外周領域で、
第２導電型半導体電界緩和層と該第２導電型光吸収層の
２層もしくは第２導電型光吸収層の１層を選択的に第１
導電型化もしくは高抵抗化し、かつ、前記第１導電型半
導体キャップ層および第１導電型半導体コンタクト層
の、受光領域で限定された領域と、選択的に第１導電型
化した光吸収層で受光領域と接する領域の、第１導電型
半導体キャップ層および第１導電型半導体コンタクト層
を含む領域とを選択的に第２導電型化した構造を有する
ことを特徴とする。
【００１１】上記超格子アバランシェフォトダイオード
は、選択的第１導電型化もしくは高抵抗化領域を、Ｔ
ｉ，Ｆｅ，Ｃｏ，Ｏのイオン注入とそれに引き続く熱ア
ニールを用いて形成されている。
は、選択的第１導電型化もしくは高抵抗化領域を、Ｔ
ｉ，Ｆｅ，Ｃｏ，Ｏのイオン注入とそれに引き続く熱ア
ニールを用いて形成されている。
【００１２】または、上記超格子アバランシェフォトダ
イオードは、選択的第１導電型化もしくは高抵抗化領域
を、Ｈ，Ｈｅ，Ｂのイオン注入によって形成されてい
る。
イオードは、選択的第１導電型化もしくは高抵抗化領域
を、Ｈ，Ｈｅ，Ｂのイオン注入によって形成されてい
る。
【００１３】
【発明の実施の形態】図１は本発明の超格子アバランシ
ェフォトダイオードの素子構造を示す図、図２は本発明
と従来例の電界分布を説明する図である。
ェフォトダイオードの素子構造を示す図、図２は本発明
と従来例の電界分布を説明する図である。
【００１４】図１に示すように、本発明の超格子アバラ
ンシェフォトダイオードは、第１導電型半導体基板１１
に、第１導電型半導体バッファ層１２、ノンドープ半導
体超格子増倍層１３、第２導電型半導体電界緩和層１
４、第２導電型半導体光吸収層１５、第１導電型半導体
キャップ層１６、第１導電型半導体コンタクト層１７を
順次積層した光吸収倍増分離型の超格子アバランシェフ
ォトダイオードであって、受光領域１９の外周領域で、
第２導電型半導体電界緩和層１４と第２導電型光吸収層
１５の２層（第２導電型光吸収層１５の１層でもよい）
を選択的に第１導電型化もしくは高抵抗化した領域１８
を有し、かつ、第１導電型半導体キャップ層１６および
第１導電型半導体コンタクト層１７の、受光領域１９で
限定された領域１１０1と、前記の選択的第１導電型化
もしくは高抵抗化した光吸収層１８で受光領域１９と接
する領域の、第１導電型半導体キャップ層１６および第
１導電型半導体コンタクト層１７を含む領域１１０2と
を選択的に第２導電型化した構造を有する。
ンシェフォトダイオードは、第１導電型半導体基板１１
に、第１導電型半導体バッファ層１２、ノンドープ半導
体超格子増倍層１３、第２導電型半導体電界緩和層１
４、第２導電型半導体光吸収層１５、第１導電型半導体
キャップ層１６、第１導電型半導体コンタクト層１７を
順次積層した光吸収倍増分離型の超格子アバランシェフ
ォトダイオードであって、受光領域１９の外周領域で、
第２導電型半導体電界緩和層１４と第２導電型光吸収層
１５の２層（第２導電型光吸収層１５の１層でもよい）
を選択的に第１導電型化もしくは高抵抗化した領域１８
を有し、かつ、第１導電型半導体キャップ層１６および
第１導電型半導体コンタクト層１７の、受光領域１９で
限定された領域１１０1と、前記の選択的第１導電型化
もしくは高抵抗化した光吸収層１８で受光領域１９と接
する領域の、第１導電型半導体キャップ層１６および第
１導電型半導体コンタクト層１７を含む領域１１０2と
を選択的に第２導電型化した構造を有する。
【００１５】このような本発明の構造では、図２（ａ）
のように、選択的に第２導電型化した領域１１０が、選
択的に第１導電型化あるいは高抵抗化した領域１８の一
部の上部を覆うような構造となっているため、電界緩和
層１４の受光領域１９外周部では、電界分布２１の曲率
が大きくなっていることがわかる。このためエッジ部２
０での電界集中が抑制され、エッジ増倍（エッジ部２０
のみ強調された不均一増幅）が抑制されて均一な増倍分
布が得られる。さらに、選択的に第１導電型化あるいは
高抵抗化した領域１８を形成する手段としてＴｉ，Ｆ
ｅ，Ｃｏ，Ｏのイオン注入とそれに引き続いて熱アニー
ルを用いるため、軽質量イオン注入で形成される欠陥が
生成されないので、素子の暗電流が小さいという利点を
有する。
のように、選択的に第２導電型化した領域１１０が、選
択的に第１導電型化あるいは高抵抗化した領域１８の一
部の上部を覆うような構造となっているため、電界緩和
層１４の受光領域１９外周部では、電界分布２１の曲率
が大きくなっていることがわかる。このためエッジ部２
０での電界集中が抑制され、エッジ増倍（エッジ部２０
のみ強調された不均一増幅）が抑制されて均一な増倍分
布が得られる。さらに、選択的に第１導電型化あるいは
高抵抗化した領域１８を形成する手段としてＴｉ，Ｆ
ｅ，Ｃｏ，Ｏのイオン注入とそれに引き続いて熱アニー
ルを用いるため、軽質量イオン注入で形成される欠陥が
生成されないので、素子の暗電流が小さいという利点を
有する。
【００１６】また、別の例として、元ウェハにおいて高
濃度ｐあるいはｎ型キャップ層が全面につながっていな
い層構造であるため、選択的高抵抗化領域１８を形成す
る手段としてＨ，Ｈｅ，Ｂ等の軽質量イオン注入を用い
ても、これにより形成される欠陥が少量でも高抵抗化が
生じるので、素子の暗電流が小さいという利点を有す
る。
濃度ｐあるいはｎ型キャップ層が全面につながっていな
い層構造であるため、選択的高抵抗化領域１８を形成す
る手段としてＨ，Ｈｅ，Ｂ等の軽質量イオン注入を用い
ても、これにより形成される欠陥が少量でも高抵抗化が
生じるので、素子の暗電流が小さいという利点を有す
る。
【００１７】これに対して、図２（ｂ）で示される従来
例では、選択的第２導電型領域１１０’が、選択的高抵
抗化領域１８の一部の上部を覆わない構造となっている
ため、増倍層１３の受光領域外周部では、電界分布２１
の曲率が小さくなっていることがわかる。このためエッ
ジ部２０での電界集中が発生し、エッジ増倍が発生して
均一な増倍分布が得られない。さらに、元ウェハにおい
て高濃度ｐ、あるいはｎ型キャップ層が全面につながっ
ている層構造であるため、選択的高抵抗化領域１８を形
成する手段として高ドーズの軽質量イオン注入を用いて
いるので、非常に多くの欠陥が生成され、素子の暗電流
が大きいという欠点を有する。
例では、選択的第２導電型領域１１０’が、選択的高抵
抗化領域１８の一部の上部を覆わない構造となっている
ため、増倍層１３の受光領域外周部では、電界分布２１
の曲率が小さくなっていることがわかる。このためエッ
ジ部２０での電界集中が発生し、エッジ増倍が発生して
均一な増倍分布が得られない。さらに、元ウェハにおい
て高濃度ｐ、あるいはｎ型キャップ層が全面につながっ
ている層構造であるため、選択的高抵抗化領域１８を形
成する手段として高ドーズの軽質量イオン注入を用いて
いるので、非常に多くの欠陥が生成され、素子の暗電流
が大きいという欠点を有する。
【００１８】
【実施例】次に、本発明の実施例について図３により説
明する。
明する。
【００１９】ｎ+ −ＩｎＰ基板上のＩｎＡｌＧａＡｓ／
ＩｎＡｌＡｓ超格子ＡＰＤの場合の実施例について説明
する。
ＩｎＡｌＡｓ超格子ＡＰＤの場合の実施例について説明
する。
【００２０】まず、ｎ+ −Ｉｎｐ基板上１１に、ｎ型Ｉ
ｎＰバッファ層１２を０．２μｍ、ノンドープＩｎＡｌ
ＧａＡｓ／ＩｎＡｌＡｓ超格子倍増層１３を０．２３μ
ｍ、ｐ+ 型ＩｎＰ電界緩和層１４を３０〜１００ｎｍ、
ｐ- 型ＩｎＧａＡｓ光吸収層１５を１μｍ、ｎ- 型Ｉｎ
Ｐキャップ層１６を０．５μｍ、ｎ- 型ＩｎＧａＡｓコ
ンタクト層１７を０．１μｍ、順次ガスソースＭＢＥ法
で積層する（図３（ａ））。次に、受光領域１９の外周
領域で、前述のｐ+ 型ＩｎＰ電界緩和層１４とｐ- Ｉｎ
ＧａＡｓ光吸収層１５、およびｎ- ＩｎＰキャップ層１
６、ｎ- 型ＩｎＧａＡｓコンタクト層１７に選択的にＴ
ｉイオンを注入し、引き続いてアニールを６００〜７０
０℃で施し高抵抗化領域１８を形成する（図３
（ｂ））。次に、受光領域１９のｎ- 型ＩｎＰキャップ
層１６とｎ- 型ＩｎＧａＡｓコンタクト層１７を含む領
域１１０1と、前述の選択的に高抵抗化した光吸収層１
８で受光領域１９と接する領域の上部の、ＩｎＰキャッ
プ層１６とＩｎＧａＡｓコンタクト層１７を含む領域１
１０2を、選択的にＺｎの熱拡散によりｐ+ 型化した領
域１１０を形成する（図３（ｃ））。最後に、パッシベ
ーション膜１１１、ｐ電極１１２、ｎ電極１１３、ＡＲ
コート１１４を形成する。
ｎＰバッファ層１２を０．２μｍ、ノンドープＩｎＡｌ
ＧａＡｓ／ＩｎＡｌＡｓ超格子倍増層１３を０．２３μ
ｍ、ｐ+ 型ＩｎＰ電界緩和層１４を３０〜１００ｎｍ、
ｐ- 型ＩｎＧａＡｓ光吸収層１５を１μｍ、ｎ- 型Ｉｎ
Ｐキャップ層１６を０．５μｍ、ｎ- 型ＩｎＧａＡｓコ
ンタクト層１７を０．１μｍ、順次ガスソースＭＢＥ法
で積層する（図３（ａ））。次に、受光領域１９の外周
領域で、前述のｐ+ 型ＩｎＰ電界緩和層１４とｐ- Ｉｎ
ＧａＡｓ光吸収層１５、およびｎ- ＩｎＰキャップ層１
６、ｎ- 型ＩｎＧａＡｓコンタクト層１７に選択的にＴ
ｉイオンを注入し、引き続いてアニールを６００〜７０
０℃で施し高抵抗化領域１８を形成する（図３
（ｂ））。次に、受光領域１９のｎ- 型ＩｎＰキャップ
層１６とｎ- 型ＩｎＧａＡｓコンタクト層１７を含む領
域１１０1と、前述の選択的に高抵抗化した光吸収層１
８で受光領域１９と接する領域の上部の、ＩｎＰキャッ
プ層１６とＩｎＧａＡｓコンタクト層１７を含む領域１
１０2を、選択的にＺｎの熱拡散によりｐ+ 型化した領
域１１０を形成する（図３（ｃ））。最後に、パッシベ
ーション膜１１１、ｐ電極１１２、ｎ電極１１３、ＡＲ
コート１１４を形成する。
【００２１】以上のプロセスにより本発明の実施例のプ
レーナ型超格子アバランシェフォトダイオードが製作で
きる。
レーナ型超格子アバランシェフォトダイオードが製作で
きる。
【００２２】本素子では、増倍暗電流が２０〜１００ｎ
Ａの低暗電流で高速な（ＧＢ積１２０ＧＨｚ）特性が確
認され、さらには、暗電流の経時的安定性も、例えば１
５０℃のエージングで１０００時間経過後も暗電流の増
加が全くない高信頼な特性が確認された。
Ａの低暗電流で高速な（ＧＢ積１２０ＧＨｚ）特性が確
認され、さらには、暗電流の経時的安定性も、例えば１
５０℃のエージングで１０００時間経過後も暗電流の増
加が全くない高信頼な特性が確認された。
【００２３】なお、イオン注入する元素を他のＦｅ，Ｃ
ｏ，Ｏ等にした場合も基本的プロセスは同様である。
ｏ，Ｏ等にした場合も基本的プロセスは同様である。
【００２４】次に、ｎ+ −ＩｎＰ基板上のＩｎＡｌＧａ
Ａｓ／ＩｎＡｌＡｓ超格子ＡＰＤの場合の実施例につい
て説明する。
Ａｓ／ＩｎＡｌＡｓ超格子ＡＰＤの場合の実施例につい
て説明する。
【００２５】まず、ｎ+ −ＩｎＰ基板上１１に、ｎ型Ｉ
ｎＰバッファ層１２を０．２μｍ、ノンドープＩｎＡｌ
ＧａＡｓ／ＩｎＡｌＡｓ超格子増倍層１３を０．２３μ
ｍ、ｐ+ 型ＩｎＰ電界緩和層１４を３０〜１００ｎｍ、
ｐ- 型ＩｎＧａＡｓ光吸収層１５を１μｍ、ｎ- 型Ｉｎ
Ｐキャップ層１６を０．５μｍ、ｎ- 型ＩｎＧａＡｓコ
ンタクト層１７を０．１μｍ、順次ガスソースＭＢＥ法
で積層する。次に、受光領域１９となる領域の、ｎ- 型
ＩｎＰキャップ層１６とｎ- 型ＩｎＧａＡｓコンタクト
層１７を含む領域を、選択的にＺｎの熱拡散によりｐ+
型化した領域１１０を形成する。次に、受光領域１９の
外周域でｐ+ 型化ＩｎＰキャップ層とｐ + 型化ＩｎＧａ
Ａｓコンタクト層と重なる部分を持ちながら、ＩｎＰキ
ャップ層とＩｎＧａＡｓコンタクト層およびｐ+ 型Ｉｎ
Ｐ電界緩和層１４に選択的にＨｅイオンを注入し高抵抗
化領域１８を形成する。最後に、パッシベーション膜１
１１、ｐ電極１１２、ｎ電極１１３、ＡＲコート１１４
を形成する。
ｎＰバッファ層１２を０．２μｍ、ノンドープＩｎＡｌ
ＧａＡｓ／ＩｎＡｌＡｓ超格子増倍層１３を０．２３μ
ｍ、ｐ+ 型ＩｎＰ電界緩和層１４を３０〜１００ｎｍ、
ｐ- 型ＩｎＧａＡｓ光吸収層１５を１μｍ、ｎ- 型Ｉｎ
Ｐキャップ層１６を０．５μｍ、ｎ- 型ＩｎＧａＡｓコ
ンタクト層１７を０．１μｍ、順次ガスソースＭＢＥ法
で積層する。次に、受光領域１９となる領域の、ｎ- 型
ＩｎＰキャップ層１６とｎ- 型ＩｎＧａＡｓコンタクト
層１７を含む領域を、選択的にＺｎの熱拡散によりｐ+
型化した領域１１０を形成する。次に、受光領域１９の
外周域でｐ+ 型化ＩｎＰキャップ層とｐ + 型化ＩｎＧａ
Ａｓコンタクト層と重なる部分を持ちながら、ＩｎＰキ
ャップ層とＩｎＧａＡｓコンタクト層およびｐ+ 型Ｉｎ
Ｐ電界緩和層１４に選択的にＨｅイオンを注入し高抵抗
化領域１８を形成する。最後に、パッシベーション膜１
１１、ｐ電極１１２、ｎ電極１１３、ＡＲコート１１４
を形成する。
【００２６】以上のプロセスにより本発明の実施例のプ
レーナ型超格子アバランシェフォトダイオードが製作で
きる。
レーナ型超格子アバランシェフォトダイオードが製作で
きる。
【００２７】本素子では、増倍暗電流が２０〜１００ｎ
Ａの低暗電流で高速な（ＧＢ積１２０ＧＨｚ）特性が確
認され、さらには、暗電流の経時的安定性も、例えば１
５０℃のエージングで１０００時間経過後も暗電流の増
加が全くない高信頼な特性が確認された。
Ａの低暗電流で高速な（ＧＢ積１２０ＧＨｚ）特性が確
認され、さらには、暗電流の経時的安定性も、例えば１
５０℃のエージングで１０００時間経過後も暗電流の増
加が全くない高信頼な特性が確認された。
【００２８】なお、イオン注入する元素を他のＨ，Ｂ等
にした場合も基本的プロセスは同様である。
にした場合も基本的プロセスは同様である。
【００２９】
【発明の効果】以上説明したように、本発明により、高
信頼性で、低暗電流、高速応答のプレーナ型超格子ＡＰ
Ｄが製作でき、２．５〜１０Ｇｂ／ｓの高信頼な幹線系
光通信システム用受光素子が実現できる。
信頼性で、低暗電流、高速応答のプレーナ型超格子ＡＰ
Ｄが製作でき、２．５〜１０Ｇｂ／ｓの高信頼な幹線系
光通信システム用受光素子が実現できる。
【図１】本発明の超格子アバランシェフォトダイオード
の素子構造を示す図である。
の素子構造を示す図である。
【図２】本発明と従来例との電界分布を説明する図であ
る。
る。
【図３】本発明の第１の実施例の製作工程を示す図であ
る。
る。
【図４】従来例の素子構造を示す図である。
【図５】他の従来例の素子構造を示す図である。
【図６】さらに他の従来例の素子構造を示す図である。
１１ 第１導電型半導体基板 １２ 第１導電型半導体バッファ層 １３ ノンドープ半導体超格子増倍層 １４ 第２導電型半導体電界緩和層 １５ 第２導電型半導体光吸収層 １６ 第１導電型半導体キャップ層 １７ 第１導電型半導体コンタクト層 １８ 選択的に第１導電型化もしくは高抵抗化した領
域 １９ 受光領域 ２０ エッジ部 ２１ 電界分布 １１０，１１０1，１１０2 選択的に第２導電型化し
た領域 １１１ パッシベーション膜 １１２ ｐ電極 １１３ ｎ電極 １１４ ＡＲコート ４１ ｎ+ 型ＩｎＰ基板 ４２ ｎ+ 型ＩｎＰバッファ層 ４３ ノンドープＩｎＧａＡｓ／ＩｎＡｌＡｓ超格子
増倍層 ４４ ｐ型ＩｎＰ電界緩和層 ４５ ｐ- 型ＩｎＧａＡｓ光吸収層 ４６ ｐ+ 型ＩｎＰキャップ層 ４７ ｐ+ 型ＩｎＧａＡｓコンタクト層 ４８ 表面パッシベーション膜 ４９ ｐ電極 ４１０ ｎ電極 ５１ ｎ+ 型ＩｎＰ基板 ５２ ｎ型ＩｎＰバッファ層 ５３ ノンドープＩｎＧａＡｓ光吸収層 ５４ ｎ型ＩｎＧａＡｓ中間組成層 ５５ ｎ型ＩｎＰ増倍層 ５６ ｐ+ 型ＩｎＰキャップ層 ５７ ｐ+ 型ガードリング ６１ ｎ+ ＩｎＰ基板 ６２ ｎ- 型ＩｎＧａＡｓ光吸収層 ６３ ｐ+ 型ＩｎＧａＡｓ ６４ 高抵抗領域 ６５ 絶縁膜 ６６ ｐ電極 ６７ ｎ電極 ６８ 受光領域
域 １９ 受光領域 ２０ エッジ部 ２１ 電界分布 １１０，１１０1，１１０2 選択的に第２導電型化し
た領域 １１１ パッシベーション膜 １１２ ｐ電極 １１３ ｎ電極 １１４ ＡＲコート ４１ ｎ+ 型ＩｎＰ基板 ４２ ｎ+ 型ＩｎＰバッファ層 ４３ ノンドープＩｎＧａＡｓ／ＩｎＡｌＡｓ超格子
増倍層 ４４ ｐ型ＩｎＰ電界緩和層 ４５ ｐ- 型ＩｎＧａＡｓ光吸収層 ４６ ｐ+ 型ＩｎＰキャップ層 ４７ ｐ+ 型ＩｎＧａＡｓコンタクト層 ４８ 表面パッシベーション膜 ４９ ｐ電極 ４１０ ｎ電極 ５１ ｎ+ 型ＩｎＰ基板 ５２ ｎ型ＩｎＰバッファ層 ５３ ノンドープＩｎＧａＡｓ光吸収層 ５４ ｎ型ＩｎＧａＡｓ中間組成層 ５５ ｎ型ＩｎＰ増倍層 ５６ ｐ+ 型ＩｎＰキャップ層 ５７ ｐ+ 型ガードリング ６１ ｎ+ ＩｎＰ基板 ６２ ｎ- 型ＩｎＧａＡｓ光吸収層 ６３ ｐ+ 型ＩｎＧａＡｓ ６４ 高抵抗領域 ６５ 絶縁膜 ６６ ｐ電極 ６７ ｎ電極 ６８ 受光領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/107
Claims (3)
- 【請求項１】 第１導電型半導体基板に、第１導電型半
導体バッファ層、ノンドープ超格子増倍層、第２導電型
半導体電界緩和層、第２導電型半導体光吸収層、第１導
電型半導体キャップ層、第１導電型半導体コンタクト層
を順次積層した光吸収増倍分離型の超格子アバランシェ
フォトダイオードにおいて、 受光領域の外周領域で、前記第２導電型半導体電界緩和
層と前記第２導電型光吸収層の２層もしくは前記第２導
電型光吸収層の１層を選択的に第１導電型化もしくは高
抵抗化し、かつ、前記第１導電型半導体キャップ層およ
び前記第１導電型半導体コンタクト層の、前記受光領域
で限定された領域と、前記の選択的に第１導電型化ある
いは高抵抗化された光吸収層で前記受光領域と接する領
域の、前記第１導電型半導体キャップ層および前記第１
導電型半導体コンタクト層を含む領域とを選択的に第２
導電型化した構造を有することを特徴とする超格子アバ
ランシェフォトダイオード。 - 【請求項２】 選択的第１導電型化もしくは高抵抗化領
域の形成のために、Ｔｉ，Ｆｅ，Ｃｏ，Ｏのイオン注入
とそれに引き続いて熱アニールを用いて形成された請求
項１記載の超格子アバランシェフォトダイオード。 - 【請求項３】 選択的第１導電型化もしくは高抵抗化領
域の形成のために、Ｈ，Ｈｅ，Ｂのイオン注入を用いて
形成された請求項１記載の超格子アバランシェフォトダ
イオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008451A JP2885164B2 (ja) | 1996-01-22 | 1996-01-22 | 超格子アバランシェフォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008451A JP2885164B2 (ja) | 1996-01-22 | 1996-01-22 | 超格子アバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199753A JPH09199753A (ja) | 1997-07-31 |
| JP2885164B2 true JP2885164B2 (ja) | 1999-04-19 |
Family
ID=11693499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8008451A Expired - Fee Related JP2885164B2 (ja) | 1996-01-22 | 1996-01-22 | 超格子アバランシェフォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885164B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3177962B2 (ja) | 1998-05-08 | 2001-06-18 | 日本電気株式会社 | プレーナ型アバランシェフォトダイオード |
| CA2474560C (en) * | 2002-02-01 | 2012-03-20 | Picometrix, Inc. | Planar avalanche photodiode |
-
1996
- 1996-01-22 JP JP8008451A patent/JP2885164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199753A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762939B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP2601231B2 (ja) | 超格子アバランシェフォトダイオード | |
| EP0159544B1 (en) | Avalanche photodiode and its manufacturing method | |
| US20030226952A1 (en) | Three-terminal avalanche photodiode | |
| JP3177962B2 (ja) | プレーナ型アバランシェフォトダイオード | |
| JP2845081B2 (ja) | 半導体受光素子 | |
| US8697554B2 (en) | Lateral collection architecture for SLS detectors | |
| JP3287458B2 (ja) | 超高速・低電圧駆動アバランシェ増倍型半導体受光素子 | |
| JPH08242016A (ja) | フォトダイオードの製造方法 | |
| JP2006040919A (ja) | アバランシェフォトダイオード | |
| JP2937166B2 (ja) | アバランシェフォトダイオード | |
| JP2885164B2 (ja) | 超格子アバランシェフォトダイオード | |
| US5939729A (en) | Optical controlled resonant tunneling diode | |
| JP4166560B2 (ja) | アバランシェフォトダイオード及びその製造方法 | |
| Bulman et al. | Proton isolated In0. 2Ga0. 8As/GaAs strained‐layer superlattice avalanche photodiode | |
| JPH02121382A (ja) | 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JP2854634B2 (ja) | 受光装置 | |
| US5459333A (en) | Semiconductor photodetector with potential barrier regions | |
| JPH07202252A (ja) | 超格子アバランシェフォトダイオード | |
| KR0175441B1 (ko) | 애벌랜치 포토다이오드의 제조방법 | |
| JP3204430B2 (ja) | 光検出器の製造方法 | |
| JP3238823B2 (ja) | 受光素子 | |
| JPH02119271A (ja) | アバランシェフォトダイオード | |
| JPH06112516A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |