JPH06112516A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH06112516A JPH06112516A JP4255183A JP25518392A JPH06112516A JP H06112516 A JPH06112516 A JP H06112516A JP 4255183 A JP4255183 A JP 4255183A JP 25518392 A JP25518392 A JP 25518392A JP H06112516 A JPH06112516 A JP H06112516A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light receiving
- type
- light
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 従来と変わらない製造工程により、受光感度
の高いＰＩＮ型受光素子を提供する点。 【構成】 ＩｎＰから成る半絶縁性基板に設ける凹部
に、ｐ+ ＩｎＰバッフア層、ｎ- ＩｎＧａＡｓ光吸収層
ならびにｎ- ＩｎＰウインド層を公知の例えば有機金属
気相成長法により選択的に堆積してエピタキシャル成長
して受光部を構成する。また、拡散領域１８は、受光部
を構成する各層１４、１５及び１６を囲むように設けて
半導体受光素子を得る。
の高いＰＩＮ型受光素子を提供する点。 【構成】 ＩｎＰから成る半絶縁性基板に設ける凹部
に、ｐ+ ＩｎＰバッフア層、ｎ- ＩｎＧａＡｓ光吸収層
ならびにｎ- ＩｎＰウインド層を公知の例えば有機金属
気相成長法により選択的に堆積してエピタキシャル成長
して受光部を構成する。また、拡散領域１８は、受光部
を構成する各層１４、１５及び１６を囲むように設けて
半導体受光素子を得る。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＩＮ型半導体受光素
子の改良に関する。
子の改良に関する。
【０００２】
【従来の技術】従来の半導体受光素子は、ｎ型半導体結
晶層表面から不純物を拡散して、〜１００μｍΦ程度の
円形領域をｐ型に変換する方式が採られており、ｐｎ接
合の位置が素子特性を決める重要な因子である。しか
し、このような方式では、精密な制御が難しく歩留まり
が低い難点があった。また、光通信などに利用する光検
出器としては、ｐ層−真性領域層（Ｉｎｔｒｉｎｓｉｃ
層）−ｎ+ 層接合型のＰＩＮ型受光素子が知られてい
る。
晶層表面から不純物を拡散して、〜１００μｍΦ程度の
円形領域をｐ型に変換する方式が採られており、ｐｎ接
合の位置が素子特性を決める重要な因子である。しか
し、このような方式では、精密な制御が難しく歩留まり
が低い難点があった。また、光通信などに利用する光検
出器としては、ｐ層−真性領域層（Ｉｎｔｒｉｎｓｉｃ
層）−ｎ+ 層接合型のＰＩＮ型受光素子が知られてい
る。
【０００３】プレ−ナ型のＰＩＮ型受光素子の構成を示
す図１により説明すると、ｎ+ ＩｎＰ基板１には、ｎＩ
ｎＰバッファ層２、ｎ- ＩｎＧａＡｓ光吸収層３、ｎ-
ＩｎＰウインド層４をこの順に積層して形成する。更に
最上部を構成するｎ- ＩｎＰウインド層４には、ｐ+ 拡
散領域５を設け、そのＸｊをｎ- ＩｎＧａＡｓ光吸収層
３に達する程度とする。ｎ- ＩｎＰウインド層４の表面
部分には、絶縁物層６を被覆する。素子の裏面を構成す
るに基板１露出面には、ｎ型電極７を設置しｐ+ 拡散領
域５には、これを覆う絶縁物層６に開口を形成し、ここ
にｐ+ 拡散領域５用電極８を形成する。
す図１により説明すると、ｎ+ ＩｎＰ基板１には、ｎＩ
ｎＰバッファ層２、ｎ- ＩｎＧａＡｓ光吸収層３、ｎ-
ＩｎＰウインド層４をこの順に積層して形成する。更に
最上部を構成するｎ- ＩｎＰウインド層４には、ｐ+ 拡
散領域５を設け、そのＸｊをｎ- ＩｎＧａＡｓ光吸収層
３に達する程度とする。ｎ- ＩｎＰウインド層４の表面
部分には、絶縁物層６を被覆する。素子の裏面を構成す
るに基板１露出面には、ｎ型電極７を設置しｐ+ 拡散領
域５には、これを覆う絶縁物層６に開口を形成し、ここ
にｐ+ 拡散領域５用電極８を形成する。
【０００４】このような構造のＰＩＮ型受光素子にあっ
ては、ｐｎ接合に対して、逆バイアスを印加してｎ- Ｉ
ｎＧａＡｓ光吸収層３内に空乏層を作り、入射光が主と
してこの空乏層内に吸収された際に生ずる電子と正孔を
電界内でドリフトすることにより入射光を光電流に変換
する。
ては、ｐｎ接合に対して、逆バイアスを印加してｎ- Ｉ
ｎＧａＡｓ光吸収層３内に空乏層を作り、入射光が主と
してこの空乏層内に吸収された際に生ずる電子と正孔を
電界内でドリフトすることにより入射光を光電流に変換
する。
【０００５】
【発明が解決しようとする課題】従来のＰＩＮ型受光素
子は、信号増幅のためにＦＥＴやＨＥＭＴなど用の半絶
縁性基板に、トランジスタとのモノリシックな集積化が
困難であった。また、入射光の経路にｐ+ ＩｎＧａＡｓ
光吸収層３が存在するために、光電流に寄与しない光吸
収や再結合が行われて受光感度が低下する問題がある。
子は、信号増幅のためにＦＥＴやＨＥＭＴなど用の半絶
縁性基板に、トランジスタとのモノリシックな集積化が
困難であった。また、入射光の経路にｐ+ ＩｎＧａＡｓ
光吸収層３が存在するために、光電流に寄与しない光吸
収や再結合が行われて受光感度が低下する問題がある。
【０００６】また、受光感度を向上するためには、ｐｎ
接合位置即ち拡散フロントをｎ- ＩｎＧａＡｓ光吸収層
３の表面近傍に制御する必要があるが、前記の理由によ
り歩留まりが低下する問題がある。
接合位置即ち拡散フロントをｎ- ＩｎＧａＡｓ光吸収層
３の表面近傍に制御する必要があるが、前記の理由によ
り歩留まりが低下する問題がある。
【０００７】この対策としては、基板側から光を入射す
ると良いが、基板の表面及び裏面でのマスク合わせが必
要になり、製造プロセスが複雑になる。更に、ｐｎ接合
をｎ- ＩｎＰウインド層４に形成して逆バイアスを印加
して空乏層をｎ- ＩｎＧａＡｓ光吸収層３まで伸ばせば
良いが、受光領域全面にｎ- ＩｎＰウインド層４／ｎ-
ＩｎＧａＡｓ光吸収層３界面が空乏層中に存在すること
になり、この界面は高電界下におかれて暗電流が増加す
る問題がある。
ると良いが、基板の表面及び裏面でのマスク合わせが必
要になり、製造プロセスが複雑になる。更に、ｐｎ接合
をｎ- ＩｎＰウインド層４に形成して逆バイアスを印加
して空乏層をｎ- ＩｎＧａＡｓ光吸収層３まで伸ばせば
良いが、受光領域全面にｎ- ＩｎＰウインド層４／ｎ-
ＩｎＧａＡｓ光吸収層３界面が空乏層中に存在すること
になり、この界面は高電界下におかれて暗電流が増加す
る問題がある。
【０００８】本発明は、このような事情により成された
もので、特に従来と変らないプロセスにより、受光感度
の高いプレ−ナ型のＰＩＮ型受光素子を提供することを
目的とする。
もので、特に従来と変らないプロセスにより、受光感度
の高いプレ−ナ型のＰＩＮ型受光素子を提供することを
目的とする。
【０００９】
【課題を解決するための手段】半絶縁性基板に形成する
凹部と，この凹部底部から順に設置する第１導電型の半
導体層と，これに重ねる第２導電型の光吸収層と，この
光吸収層に積層する禁制帯幅がより大きい第２導電型の
低濃度半導体層と，この低濃度半導体層表面から内部に
かけて形成する受光領域と，この受光領域を囲み前記第
１導電型の半導体層に接して設ける第１導電型の電極領
域とに本発明に係わる半導体受光素子の特徴がある。ま
た、前記第２導電型の半吸収層が、使用するバイアス電
圧によりすべてが空乏化するように、キャリア濃度と層
厚を設定する点にも特徴がある。
凹部と，この凹部底部から順に設置する第１導電型の半
導体層と，これに重ねる第２導電型の光吸収層と，この
光吸収層に積層する禁制帯幅がより大きい第２導電型の
低濃度半導体層と，この低濃度半導体層表面から内部に
かけて形成する受光領域と，この受光領域を囲み前記第
１導電型の半導体層に接して設ける第１導電型の電極領
域とに本発明に係わる半導体受光素子の特徴がある。ま
た、前記第２導電型の半吸収層が、使用するバイアス電
圧によりすべてが空乏化するように、キャリア濃度と層
厚を設定する点にも特徴がある。
【００１０】
【作用】本発明に係わる半導体受光素子は、半絶縁性基
板に形成するので、トランジスタとの集積化が容易であ
ると共に、拡散される領域は受光部以外であり、入射光
の経路にｐ+ 拡散領域が存在しない。従ってｐ+ 拡散領
域において発生する光電流に寄与しない吸収・再結合が
発生しない。また光吸収層は、受光領域ですべて空乏化
するために受光感度を高くすることができる。その上、
ｐｎ接合位置の制御は、結晶成長工程だけで行い、構造
上光吸収層中の表面近傍に拡散フロントを制御する必要
がなく、結果的に素子の歩留まりを上げることができ
る。
板に形成するので、トランジスタとの集積化が容易であ
ると共に、拡散される領域は受光部以外であり、入射光
の経路にｐ+ 拡散領域が存在しない。従ってｐ+ 拡散領
域において発生する光電流に寄与しない吸収・再結合が
発生しない。また光吸収層は、受光領域ですべて空乏化
するために受光感度を高くすることができる。その上、
ｐｎ接合位置の制御は、結晶成長工程だけで行い、構造
上光吸収層中の表面近傍に拡散フロントを制御する必要
がなく、結果的に素子の歩留まりを上げることができ
る。
【００１１】
【実施例】本発明の実施例を図２乃至図６を参照して説
明する。図２は、本発明に係わる半導体受光素子の断面
構造図であり、図３乃至図６には、その製造工程を順を
追って示した。
明する。図２は、本発明に係わる半導体受光素子の断面
構造図であり、図３乃至図６には、その製造工程を順を
追って示した。
【００１２】即ち、先ず製造工程を図３及び図４により
説明すると、Ｆｅをドープした半絶縁性ＩｎＰ基板１１
表面には、絶縁膜例えばＳｉＮx 膜１２を堆積被覆後、
ＡＺレジストなどを利用する公知のフォトリソグラフィ
技術によりパタ−ニングする。
説明すると、Ｆｅをドープした半絶縁性ＩｎＰ基板１１
表面には、絶縁膜例えばＳｉＮx 膜１２を堆積被覆後、
ＡＺレジストなどを利用する公知のフォトリソグラフィ
技術によりパタ−ニングする。
【００１３】更に、ケミカルドライエッチング法により
ＳｉＮx 膜１２をエッチングする。更に残ったＳｉＮx
膜１２をマスクとしてＢｒ−メタノ−ルエッチング液に
よりＦｅドープ半絶縁性ＩｎＰ基板１１をエッチングし
て図３に明らかにする断面形状とする。この等方性エッ
チング工程の結果凹部１３が形成できるが、開口面に
は、ＳｉＮx 膜１２が張出したいわゆるひさし状となる
ものの、フッ化アンモニウムにより除去する。
ＳｉＮx 膜１２をエッチングする。更に残ったＳｉＮx
膜１２をマスクとしてＢｒ−メタノ−ルエッチング液に
よりＦｅドープ半絶縁性ＩｎＰ基板１１をエッチングし
て図３に明らかにする断面形状とする。この等方性エッ
チング工程の結果凹部１３が形成できるが、開口面に
は、ＳｉＮx 膜１２が張出したいわゆるひさし状となる
ものの、フッ化アンモニウムにより除去する。
【００１４】続いてＳｉＮx 膜１２をマスクとしてＦｅ
ドープ半絶縁性ＩｎＰ基板１１に形成した凹部１３の底
部から順にｐ+ ＩｎＰバッフア層１４、ｎ- ＩｎＧａＡ
ｓ光吸収層１５ならびにｎ- ＩｎＰウインド層１６を公
知の例えば有機金属気相成長法により選択的に堆積して
エピタキシャル成長して（図４参照）受光部を構成す
る。前記エピタキシャル成長工程においては、ｎ- Ｉｎ
ＧａＡｓ光吸収層１５の層厚ならびにキャリア濃度は、
５Ｖの逆バイアス時にｎ- ＩｎＧａＡｓ光吸収層１５
が、光の入射経路方向にすべて空乏化するように設定す
る。例えばキャリア濃度２Ｅ１５ｃｍ- 3 の時層厚を２
μｍとする。
ドープ半絶縁性ＩｎＰ基板１１に形成した凹部１３の底
部から順にｐ+ ＩｎＰバッフア層１４、ｎ- ＩｎＧａＡ
ｓ光吸収層１５ならびにｎ- ＩｎＰウインド層１６を公
知の例えば有機金属気相成長法により選択的に堆積して
エピタキシャル成長して（図４参照）受光部を構成す
る。前記エピタキシャル成長工程においては、ｎ- Ｉｎ
ＧａＡｓ光吸収層１５の層厚ならびにキャリア濃度は、
５Ｖの逆バイアス時にｎ- ＩｎＧａＡｓ光吸収層１５
が、光の入射経路方向にすべて空乏化するように設定す
る。例えばキャリア濃度２Ｅ１５ｃｍ- 3 の時層厚を２
μｍとする。
【００１５】次にマスクとなったＳｉＮx 膜１２を除去
して新たにＳｉＮx 膜１７を堆積してから、ＡＺレジス
トなどを利用する公知のフォトリソグラフィ技術により
円形にパタ−ニングする。これには、前記のように例え
ばドライケミカルエッチング法（ＣＤＥ法）によるエッ
チング工程を利用する。
して新たにＳｉＮx 膜１７を堆積してから、ＡＺレジス
トなどを利用する公知のフォトリソグラフィ技術により
円形にパタ−ニングする。これには、前記のように例え
ばドライケミカルエッチング法（ＣＤＥ法）によるエッ
チング工程を利用する。
【００１６】このような工程により円形にパタ−ニング
したＳｉＮx 膜１７をマスクとしてｐ+ ＩｎＰバッフア
１４との電気的接続を行う例えば亜鉛やカドミゥムなど
のＰ+ 拡散領域１８を図５に示すように形成する。図５
に明らかなように、拡散領域１８は、受光部を構成する
各層１４、１５及び１６を囲むように設ける。拡散工程
は、拡散フロントがｐ+ ＩｎＰバッフア層１４に達する
まで行い、最終位置はどこでも良いので、厳密な条件指
定は要らない。拡散工程を終えた断面構造が図５であ
る。
したＳｉＮx 膜１７をマスクとしてｐ+ ＩｎＰバッフア
１４との電気的接続を行う例えば亜鉛やカドミゥムなど
のＰ+ 拡散領域１８を図５に示すように形成する。図５
に明らかなように、拡散領域１８は、受光部を構成する
各層１４、１５及び１６を囲むように設ける。拡散工程
は、拡散フロントがｐ+ ＩｎＰバッフア層１４に達する
まで行い、最終位置はどこでも良いので、厳密な条件指
定は要らない。拡散工程を終えた断面構造が図５であ
る。
【００１７】最終的には、拡散領域１８表面には、ｐ型
電極金属をエレクトロンビ−ム法により蒸着して、更に
イオンミ−リングによりｐ型電極１９を形成する。ま
た、ｎ- ＩｎＰウインド層１６表面を覆うＳｉＮx 膜１
７を選択的に除去後、ｎ型電極金属を蒸着法により蒸着
後、いわゆるリフトオフ法によりｎ型電極２０を形成し
てＰＩＮ型半導体受光素子を完成する（図６参照）。
電極金属をエレクトロンビ−ム法により蒸着して、更に
イオンミ−リングによりｐ型電極１９を形成する。ま
た、ｎ- ＩｎＰウインド層１６表面を覆うＳｉＮx 膜１
７を選択的に除去後、ｎ型電極金属を蒸着法により蒸着
後、いわゆるリフトオフ法によりｎ型電極２０を形成し
てＰＩＮ型半導体受光素子を完成する（図６参照）。
【００１８】以上の実施例では、Ｆｅドープ半絶縁性Ｉ
ｎＰ基板１１に形成する凹部１３を利用したが、その形
状はどのようなもので良く、絶縁膜の種類はＳｉＮに特
定化する必要はない。
ｎＰ基板１１に形成する凹部１３を利用したが、その形
状はどのようなもので良く、絶縁膜の種類はＳｉＮに特
定化する必要はない。
【００１９】更に構成材料としては、ＩｎＰ、ＩｎＧａ
Ａｓ以外のＩｎＧａＡｓＰ、ＡｌＧａＡｓＳｂ、ＧａＡ
ｓなども適用可能である。
Ａｓ以外のＩｎＧａＡｓＰ、ＡｌＧａＡｓＳｂ、ＧａＡ
ｓなども適用可能である。
【００２０】
【発明の効果】以上のように本発明に係わるＰＩＮ型半
導体受光素子によれば、半絶縁性基板に他のＦＥＴ、Ｈ
ＥＭＴなどと容易に集積化できる。また、入射光はすべ
て空乏化した光吸収層に直接導かれ、また、入射光が最
も強い光吸収層の上部で光電変換するので、受光感度が
高くできる。また、拡散フロントを制御する必要がない
ために、拡散工程における歩留まりは、非常に高く結果
的にＰＩＮ型半導体受光装置の歩留まりも上げることが
できる。
導体受光素子によれば、半絶縁性基板に他のＦＥＴ、Ｈ
ＥＭＴなどと容易に集積化できる。また、入射光はすべ
て空乏化した光吸収層に直接導かれ、また、入射光が最
も強い光吸収層の上部で光電変換するので、受光感度が
高くできる。また、拡散フロントを制御する必要がない
ために、拡散工程における歩留まりは、非常に高く結果
的にＰＩＮ型半導体受光装置の歩留まりも上げることが
できる。
【００２１】このように、プレ−ナ構造を簡単なプロセ
スで、実現できるので、高い信頼性やＯＥＩＣ（Ｏｐｔ
ｏ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｔｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ）化も容易であるなど多くの利点がある。
スで、実現できるので、高い信頼性やＯＥＩＣ（Ｏｐｔ
ｏ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｔｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ）化も容易であるなど多くの利点がある。
【図１】従来のＰＩＮ型半導体受光素子の構造を示す断
面図である。
面図である。
【図２】本発明に係わる半導体受光素子の構造を示す断
面図である。
面図である。
【図３】図２の素子の製造工程を明らかにする断面図で
ある。
ある。
【図４】図３に続く製造工程を明らかにする断面図であ
る。
る。
【図５】図４に続く製造工程を明らかにする断面図であ
る。
る。
【図６】図５に続く製造工程を明かにする断面図であ
る。
る。
１、１１：ＩｎＰ基板、 ２、１４：ｐ+ ＩｎＰバッフア層、 ３、１５：ｎ- ＩｎＧａＡｓ光吸収層、 １２、１７：絶縁膜、 １３：凹部、 ４、１６：ｎ- ＩｎＰウインド層、 ５、１８：ｐ+ 拡散領域、 ６、２０：ｎ型電極、 ７、１９：ｐ型電極。
Claims (2)
- 【請求項１】 半絶縁性基板に形成する凹部と，この凹
部底部から順に設置する第１導電型の半導体層と，これ
に重ねる第２導電型の光吸収層と，この光吸収層に積層
する禁制帯幅がより大きい第２導電型の低濃度半導体層
と，この低濃度半導体層表面から内部にかけて形成する
受光領域と，この受光領域を囲み前記第１導電型の半導
体層に接して設ける第１導電型の電極領域とを具備する
ことを特徴とする半導体受光素子 - 【請求項２】前記第２導電型の光吸収層が、使用するバ
イアス電圧によりすべてが空乏化するように、キャリア
濃度と層厚を設定することをと特徴とする半導体受光素
子
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255183A JPH06112516A (ja) | 1992-09-25 | 1992-09-25 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255183A JPH06112516A (ja) | 1992-09-25 | 1992-09-25 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112516A true JPH06112516A (ja) | 1994-04-22 |
Family
ID=17275193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255183A Pending JPH06112516A (ja) | 1992-09-25 | 1992-09-25 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008214819A (ja) * | 2007-03-06 | 2008-09-18 | Teijin Ltd | ピッチ系炭素繊維フィラー |
| JP2016152272A (ja) * | 2015-02-16 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 受光素子を有する光検出半導体装置 |
-
1992
- 1992-09-25 JP JP4255183A patent/JPH06112516A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008214819A (ja) * | 2007-03-06 | 2008-09-18 | Teijin Ltd | ピッチ系炭素繊維フィラー |
| JP2016152272A (ja) * | 2015-02-16 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 受光素子を有する光検出半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053513B1 (en) | Avalanche photodiodes | |
| US4651187A (en) | Avalanche photodiode | |
| US7348608B2 (en) | Planar avalanche photodiode | |
| US5190883A (en) | Method for making an integrated light guide detector structure made of a semiconductive material | |
| US7345325B2 (en) | Avalanche photodiode | |
| US5843804A (en) | Method of making avalanche photodiodes with epitaxially-regrown guard rings | |
| US4442444A (en) | Avalanche photodiodes | |
| US20080121867A1 (en) | Avalanche Photodiode | |
| US5880489A (en) | Semiconductor photodetector | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| US4587544A (en) | Avalanche photodetector | |
| US4586067A (en) | Photodetector with isolated avalanche region | |
| US11978812B2 (en) | Waveguide photodetector | |
| US4586066A (en) | Avalanche photodetector | |
| JPH06112516A (ja) | 半導体受光素子 | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JPH05343731A (ja) | 受光素子 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JP3610910B2 (ja) | 半導体受光素子 | |
| JP2645460B2 (ja) | 受光素子の製造方法 | |
| JPS63281480A (ja) | 半導体受光素子及びその製造方法 | |
| JPS6130085A (ja) | 光伝導検出素子 | |
| JPH0529642A (ja) | 半導体光検出素子 |