JPH0736626A - 記憶制御装置 - Google Patents
記憶制御装置Info
- Publication number
- JPH0736626A JPH0736626A JP6088223A JP8822394A JPH0736626A JP H0736626 A JPH0736626 A JP H0736626A JP 6088223 A JP6088223 A JP 6088223A JP 8822394 A JP8822394 A JP 8822394A JP H0736626 A JPH0736626 A JP H0736626A
- Authority
- JP
- Japan
- Prior art keywords
- data
- record
- format information
- format
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 可変長形式のデータと固定長形式のデータの
間の変換を高速に行う。 【構成】 バッファメモリ１２には、フォーマット情報
ブロックＦＩＢが格納される。ＦＩＢは、各レコードに
対応したフォーマット情報コードＦＩＣを含む。ＦＩＣ
には、対応するレコードのセクタ番号Ｓ、キー長ＫＬ、
およびデータ長ＤＬが格納される。上位装置２から書込
／読出動作を指示された制御部１４は、バッファメモリ
１２を参照し、指示されたレコードに対応するＦＩＣの
内容から、このレコードが格納される絶対セクタ番号を
計算する。記憶装置３は、この絶対セクタ番号で指示さ
れるセクタから読出／書込動作を開始する。絶対セクタ
番号の計算において、キー長ＫＬおよびデータ長ＤＬを
考慮することによって、レコードのキー部Ｋおよびデー
タ部Ｄのみをアクセスすることもできる。
間の変換を高速に行う。 【構成】 バッファメモリ１２には、フォーマット情報
ブロックＦＩＢが格納される。ＦＩＢは、各レコードに
対応したフォーマット情報コードＦＩＣを含む。ＦＩＣ
には、対応するレコードのセクタ番号Ｓ、キー長ＫＬ、
およびデータ長ＤＬが格納される。上位装置２から書込
／読出動作を指示された制御部１４は、バッファメモリ
１２を参照し、指示されたレコードに対応するＦＩＣの
内容から、このレコードが格納される絶対セクタ番号を
計算する。記憶装置３は、この絶対セクタ番号で指示さ
れるセクタから読出／書込動作を開始する。絶対セクタ
番号の計算において、キー長ＫＬおよびデータ長ＤＬを
考慮することによって、レコードのキー部Ｋおよびデー
タ部Ｄのみをアクセスすることもできる。
Description
【０００１】
【産業上の利用分野】本発明は記憶制御装置に関し、特
に可変長形式のデータを扱う上位装置と固定長形式のデ
ータを扱う記憶装置の間に設けられ、可変長形式のデー
タと固定長形式のデータとを相互に変換する記憶制御装
置に関する。
に可変長形式のデータを扱う上位装置と固定長形式のデ
ータを扱う記憶装置の間に設けられ、可変長形式のデー
タと固定長形式のデータとを相互に変換する記憶制御装
置に関する。
【０００２】
【従来の技術】可変長形式のデータでは、可変長の論理
レコード（以下単に「レコード」という）がアクセスの
単位となる。固定長形式の記憶装置では、固定長のセク
タがアクセスの単位となる。このため、各レコードが格
納されているセクタ番号を特定する手段を設ける必要が
ある。
レコード（以下単に「レコード」という）がアクセスの
単位となる。固定長形式の記憶装置では、固定長のセク
タがアクセスの単位となる。このため、各レコードが格
納されているセクタ番号を特定する手段を設ける必要が
ある。
【０００３】米国特許公報５，２０６，９３９号には、
このような手段が設けられた記憶制御装置の一例が開示
されている。この公報のシステムでは、複数のレコード
がトラックを構成し、複数のトラックがシリンダを構成
する。各レコードは、カウント部Ｃ、キー部Ｋ、および
データ部Ｄの３つのフィールドを有するＣＫＤ形式であ
る。各レコードのキー部Ｋおよびデータ部Ｄは、記憶装
置の連続したブロック（セクタに対応する）に、分離さ
れることなく、格納される。
このような手段が設けられた記憶制御装置の一例が開示
されている。この公報のシステムでは、複数のレコード
がトラックを構成し、複数のトラックがシリンダを構成
する。各レコードは、カウント部Ｃ、キー部Ｋ、および
データ部Ｄの３つのフィールドを有するＣＫＤ形式であ
る。各レコードのキー部Ｋおよびデータ部Ｄは、記憶装
置の連続したブロック（セクタに対応する）に、分離さ
れることなく、格納される。
【０００４】この公報に記載された技術では、レコード
・ロケータ・テーブル（ｒｅｃｏｒｄ ｌｏｃａｔｏｒ
ｔａｂｌｅ）が設けられる。このテーブルには、各シ
リンダの物理アドレスが格納される（同公報第６欄第６
６行目参照）。また、レコード・ロケータ・テーブルに
は、各レコードのキー長およびデータ長も格納される。
・ロケータ・テーブル（ｒｅｃｏｒｄ ｌｏｃａｔｏｒ
ｔａｂｌｅ）が設けられる。このテーブルには、各シ
リンダの物理アドレスが格納される（同公報第６欄第６
６行目参照）。また、レコード・ロケータ・テーブルに
は、各レコードのキー長およびデータ長も格納される。
【０００５】レコード・ロケータ・テーブルは、記憶装
置の各シリンダの先頭に記憶される。また、同じレコー
ド・ロケータ・テーブルは、高速アクセス可能なキャッ
シュにも記憶される。なお、レコード・ロケータ・テー
ブルの内容は、データ圧縮されている。小容量のキャッ
シュに格納するためである。
置の各シリンダの先頭に記憶される。また、同じレコー
ド・ロケータ・テーブルは、高速アクセス可能なキャッ
シュにも記憶される。なお、レコード・ロケータ・テー
ブルの内容は、データ圧縮されている。小容量のキャッ
シュに格納するためである。
【０００６】所望のレコードが格納されているブロック
の物理アドレス（以下単に「所望のレコードの物理アド
レス」という）を求めるには、次の手順を実行する。
の物理アドレス（以下単に「所望のレコードの物理アド
レス」という）を求めるには、次の手順を実行する。
【０００７】第１に、レコード・ロケータ・テーブルか
ら、所望のレコードが含まれるシリンダの物理アドレス
を読み出す。
ら、所望のレコードが含まれるシリンダの物理アドレス
を読み出す。
【０００８】第２に、このシリンダの先頭から所望のレ
コードが格納されているセクタまでのセクタ数を求め
る。この処理は、所望のレコードよりも前に配置されて
いるレコードが占有するセクタ数の総和を求めればよ
い。個々のレコードが占有するセクタ数は、このレコー
ドのキー長とデータ長とから計算する。各レコードのキ
ー長およびデータ長は、レコード・ロケータ・テーブル
に格納されている。
コードが格納されているセクタまでのセクタ数を求め
る。この処理は、所望のレコードよりも前に配置されて
いるレコードが占有するセクタ数の総和を求めればよ
い。個々のレコードが占有するセクタ数は、このレコー
ドのキー長とデータ長とから計算する。各レコードのキ
ー長およびデータ長は、レコード・ロケータ・テーブル
に格納されている。
【０００９】このように、公報に記載の技術では、レコ
ード・ロケータ・テーブルの内容から、所望のレコード
が格納されているブロックの物理アドレスを求めること
ができる。
ード・ロケータ・テーブルの内容から、所望のレコード
が格納されているブロックの物理アドレスを求めること
ができる。
【００１０】
【発明が解決しようとする課題】以上の技術には、以下
のような問題点がある。
のような問題点がある。
【００１１】第１に、所望のレコードの物理アドレスを
求めるのに時間がかかるという問題点があった。すなわ
ち、所望のレコードの物理アドレスを求めるには、この
レコード以前のレコードのキー長およびデータ長を累算
しなくてはならない。
求めるのに時間がかかるという問題点があった。すなわ
ち、所望のレコードの物理アドレスを求めるには、この
レコード以前のレコードのキー長およびデータ長を累算
しなくてはならない。
【００１２】第２に、レコード・ロケータ・テーブルの
内容がデータ圧縮されているので、このデータを伸長す
る手間がかかる。
内容がデータ圧縮されているので、このデータを伸長す
る手間がかかる。
【００１３】第３に、各レコードのキー部Ｋおよびデー
タ部Ｄを、それぞれ独立にアクセスすることができない
という問題点があった。これは、キー部Ｋとデータ部Ｄ
とを分離せずにブロックに書込むことに問題がある。
タ部Ｄを、それぞれ独立にアクセスすることができない
という問題点があった。これは、キー部Ｋとデータ部Ｄ
とを分離せずにブロックに書込むことに問題がある。
【００１４】これらの問題点に鑑み、本発明の１つの目
的は、記憶制御装置の処理を高速化することにある。
的は、記憶制御装置の処理を高速化することにある。
【００１５】本発明の他の目的は、可変長形式のデータ
と固定長形式のデータとの間の変換を高速に実行する記
憶制御装置を提供することである。
と固定長形式のデータとの間の変換を高速に実行する記
憶制御装置を提供することである。
【００１６】本発明の他の目的は、特定のレコードが記
憶されているセクタ番号を高速に求めることができる記
憶制御装置を提供することにある。
憶されているセクタ番号を高速に求めることができる記
憶制御装置を提供することにある。
【００１７】本発明の他の目的は、レコードの配置情報
を格納するテーブルの内容がデータ圧縮されない記憶制
御装置を提供することにある。
を格納するテーブルの内容がデータ圧縮されない記憶制
御装置を提供することにある。
【００１８】本発明の他の目的は、より柔軟な処理を実
現できる記憶制御装置を提供することにある。
現できる記憶制御装置を提供することにある。
【００１９】本発明の他の目的は、論理レコードを構成
する各部分を独立にアクセスすることができる記憶制御
装置を提供することにある。
する各部分を独立にアクセスすることができる記憶制御
装置を提供することにある。
【００２０】本発明の他の目的は、ＣＫＤ形式の論理レ
コードの、カウント部Ｃ、キー部Ｋおよびデータ部Ｄを
独立にアクセスすることができる記憶制御装置を提供す
ることにある。
コードの、カウント部Ｃ、キー部Ｋおよびデータ部Ｄを
独立にアクセスすることができる記憶制御装置を提供す
ることにある。
【００２１】本発明の他の目的は、データの保守性に優
れた記憶制御装置を提供することにある。
れた記憶制御装置を提供することにある。
【００２２】
【課題を解決するための手段】以上の目的を達成するた
め、本発明の記憶制御装置は、可変長形式の論理レコー
ドの読出／書込を要求する上位装置とこの論理レコード
の内容を固定長形式で格納する記憶装置との間に設けら
れ前記可変長形式のデータと前記固定長形式のデータと
の間の変換を行う記憶制御装置において、各論理レコー
ドに対応して設けられ前記記憶制御装置内における前記
論理レコードのアドレスを示すフォーマット情報を保持
するメモリと、前記上位装置が前記論理レコードの書込
を要求したときには前記メモリから前記論理レコードに
対応する前記フォーマット情報を読み出しこのフォーマ
ット情報を基に書込開始アドレスを特定し前記記憶装置
の前記書込開始アドレスに対応する領域から前記上位装
置から送出されるデータを書き込み、前記上位装置が前
記論理レコードの読込を要求したときには前記メモリか
ら前記論理レコードに対応する前記フォーマット情報を
読み出しこのフォーマット情報を基に読出開始アドレス
を特定し前記記憶装置の前記読出開始アドレスに対応す
る領域からデータを読み出しこのデータを上位装置に送
出する制御部とを含む。
め、本発明の記憶制御装置は、可変長形式の論理レコー
ドの読出／書込を要求する上位装置とこの論理レコード
の内容を固定長形式で格納する記憶装置との間に設けら
れ前記可変長形式のデータと前記固定長形式のデータと
の間の変換を行う記憶制御装置において、各論理レコー
ドに対応して設けられ前記記憶制御装置内における前記
論理レコードのアドレスを示すフォーマット情報を保持
するメモリと、前記上位装置が前記論理レコードの書込
を要求したときには前記メモリから前記論理レコードに
対応する前記フォーマット情報を読み出しこのフォーマ
ット情報を基に書込開始アドレスを特定し前記記憶装置
の前記書込開始アドレスに対応する領域から前記上位装
置から送出されるデータを書き込み、前記上位装置が前
記論理レコードの読込を要求したときには前記メモリか
ら前記論理レコードに対応する前記フォーマット情報を
読み出しこのフォーマット情報を基に読出開始アドレス
を特定し前記記憶装置の前記読出開始アドレスに対応す
る領域からデータを読み出しこのデータを上位装置に送
出する制御部とを含む。
【００２３】本発明の他の実施態様では、制御部はフォ
ーマット情報に含まれる論理レコードのキー部の長さお
よびデータ部の長さから、この論理レコードが記憶装置
内で占有するセクタ数を求める機能を有する。
ーマット情報に含まれる論理レコードのキー部の長さお
よびデータ部の長さから、この論理レコードが記憶装置
内で占有するセクタ数を求める機能を有する。
【００２４】本発明の他の実施態様では、フォーマット
情報は１トラック毎にフォーマット情報ブロックを構成
し、フォーマット情報ブロックは記憶装置の各トラック
の先頭に格納される。
情報は１トラック毎にフォーマット情報ブロックを構成
し、フォーマット情報ブロックは記憶装置の各トラック
の先頭に格納される。
【００２５】本発明の他の実施態様では、制御部は記憶
装置から送出されたデータをＣＫＤ形式に変換する機能
を有する。
装置から送出されたデータをＣＫＤ形式に変換する機能
を有する。
【００２６】本発明の他の実施態様では、制御部は上位
装置から送出された記憶命令および読出命令の種類を判
定し、命令の種類に応じて記憶開始アドレスおよび読出
開始アドレスを求める機能を有する。
装置から送出された記憶命令および読出命令の種類を判
定し、命令の種類に応じて記憶開始アドレスおよび読出
開始アドレスを求める機能を有する。
【００２７】
【実施例】次に本発明の第１の実施例について図面を参
照して説明する。
照して説明する。
【００２８】図１を参照すると、本発明の記憶制御装置
１は、信号線９１を介して上位装置２に接続されてい
る。また、記憶制御装置１は、信号線９２を介して記憶
装置３に接続されている。
１は、信号線９１を介して上位装置２に接続されてい
る。また、記憶制御装置１は、信号線９２を介して記憶
装置３に接続されている。
【００２９】上位装置２は、記憶制御装置１を介して、
記憶装置３に対して、データの書込および読出を指示す
る。上位装置２が扱うデータは、可変長形式である。よ
り具体的には、上位装置２はＣＫＤ形式のデータを扱
う。ＣＫＤ形式については、後に詳述する。
記憶装置３に対して、データの書込および読出を指示す
る。上位装置２が扱うデータは、可変長形式である。よ
り具体的には、上位装置２はＣＫＤ形式のデータを扱
う。ＣＫＤ形式については、後に詳述する。
【００３０】記憶装置３は、信号線９１を介して受信し
た書込命令および読出命令に応答して、データの書込お
よび読出を行う。記憶装置３が扱うデータは固定長形式
である。
た書込命令および読出命令に応答して、データの書込お
よび読出を行う。記憶装置３が扱うデータは固定長形式
である。
【００３１】記憶制御装置１は、上位装置２から送出さ
れたＣＫＤ形式の命令およびデータを、記憶装置３で扱
える固定長形式のデータに変換する。また、記憶制御装
置１は、記憶装置３から送出された固定長形式のデータ
を、ＣＫＤ形式のデータに変換する。
れたＣＫＤ形式の命令およびデータを、記憶装置３で扱
える固定長形式のデータに変換する。また、記憶制御装
置１は、記憶装置３から送出された固定長形式のデータ
を、ＣＫＤ形式のデータに変換する。
【００３２】次に、ＣＫＤ形式の詳細について説明す
る。
る。
【００３３】図２を参照すると、ＣＫＤ形式の論理トラ
ックは、ホームアドレスＨＡと、レコードＲ１〜Ｒｍと
を含む。
ックは、ホームアドレスＨＡと、レコードＲ１〜Ｒｍと
を含む。
【００３４】各レコードは、カウント部Ｃ、キー部Ｋお
よびデータ部Ｄとを含む。
よびデータ部Ｄとを含む。
【００３５】カウント部Ｃは、このレコードを特定する
ための情報を含む。カウント部Ｃに含まれる代表的な情
報は、シリンダアドレスＣＣ、トラックヘッダＨおよび
レコード番号Ｒである。これらの値を定めることによ
り、レコードを特定できる。
ための情報を含む。カウント部Ｃに含まれる代表的な情
報は、シリンダアドレスＣＣ、トラックヘッダＨおよび
レコード番号Ｒである。これらの値を定めることによ
り、レコードを特定できる。
【００３６】キー部Ｋ内の情報は、レコード検索のため
のキーである。データ部Ｄ内の情報は、格納すべきデー
タである。キー部Ｋおよびデータ部Ｄの長さは可変であ
る。
のキーである。データ部Ｄ内の情報は、格納すべきデー
タである。キー部Ｋおよびデータ部Ｄの長さは可変であ
る。
【００３７】次に、ＣＫＤ形式のデータを固定長形式の
記憶装置３に格納する際の、情報の配置方法について説
明する。
記憶装置３に格納する際の、情報の配置方法について説
明する。
【００３８】図２を再び参照すると、この場合、レコー
ドＲ１〜Ｒｍが、記憶装置３のＮトラックに格納され
る。記憶装置３の各トラックは、９６個のセクタを含
む。各セクタは、５１２バイトの情報を格納する。記憶
装置３の各セクタには、絶対セクタ番号が付与されてい
る。図２では、Ｎトラックの最初のセクタの絶対セクタ
番号はｎである。
ドＲ１〜Ｒｍが、記憶装置３のＮトラックに格納され
る。記憶装置３の各トラックは、９６個のセクタを含
む。各セクタは、５１２バイトの情報を格納する。記憶
装置３の各セクタには、絶対セクタ番号が付与されてい
る。図２では、Ｎトラックの最初のセクタの絶対セクタ
番号はｎである。
【００３９】セクタｎは、フォーマット情報ブロック
（以下「ＦＩＢ」）に割り当てられる。ＦＩＢには、レ
コードＲ１〜Ｒｍのカウント部Ｃの情報を合わせたもの
が格納される。セクタｎ＋１は、予備のフォーマット情
報ブロックＦＩＢ’に割り当てられる。
（以下「ＦＩＢ」）に割り当てられる。ＦＩＢには、レ
コードＲ１〜Ｒｍのカウント部Ｃの情報を合わせたもの
が格納される。セクタｎ＋１は、予備のフォーマット情
報ブロックＦＩＢ’に割り当てられる。
【００４０】セクタｎ＋２以降のセクタには、各レコー
ドのキー部Ｋおよびデータ部Ｄが、格納される。各キー
部Ｋおよび各データ部Ｄには、最低１つのセクタが割り
当てられる。キー部Ｋおよびデータ部Ｄが１つのセクタ
に混在して格納されることはない。また、他のデータ部
Ｄ同士が１つのセクタに混在して格納されることもな
い。このため、１つのトラックに格納できるレコードの
数は、最大９４個である。
ドのキー部Ｋおよびデータ部Ｄが、格納される。各キー
部Ｋおよび各データ部Ｄには、最低１つのセクタが割り
当てられる。キー部Ｋおよびデータ部Ｄが１つのセクタ
に混在して格納されることはない。また、他のデータ部
Ｄ同士が１つのセクタに混在して格納されることもな
い。このため、１つのトラックに格納できるレコードの
数は、最大９４個である。
【００４１】図２を再び参照すると、レコードＲ１のキ
ー部Ｒ１Ｋは、セクタｎ＋２に格納される。キー部Ｒ１
Ｋは５１２バイトに満たない。セクタｎ＋２のうち、情
報が格納されなかったバイトには、０が格納される（パ
ッディングされる）。
ー部Ｒ１Ｋは、セクタｎ＋２に格納される。キー部Ｒ１
Ｋは５１２バイトに満たない。セクタｎ＋２のうち、情
報が格納されなかったバイトには、０が格納される（パ
ッディングされる）。
【００４２】レコードＲ１のデータ部Ｒ１Ｄは、３つに
分割される。分割されたＲ１Ｄは、セクタｎ＋３〜セク
タｎ＋５に格納される。
分割される。分割されたＲ１Ｄは、セクタｎ＋３〜セク
タｎ＋５に格納される。
【００４３】次に、ＦＩＢについて説明する。
【００４４】図３を参照すると、ＦＩＢは、１２５ワー
ド＝５１２バイトの情報である。
ド＝５１２バイトの情報である。
【００４５】ワードＷ０には、ホームアドレスＨＡが格
納される。より詳細には、最初の２バイトにシリンダア
ドレスＣＣが格納される。続く１バイトにトラックヘッ
ダＨが格納される。トラックヘッダＨは、シリンダ内の
トラックを特定するための情報である。
納される。より詳細には、最初の２バイトにシリンダア
ドレスＣＣが格納される。続く１バイトにトラックヘッ
ダＨが格納される。トラックヘッダＨは、シリンダ内の
トラックを特定するための情報である。
【００４６】ワードｗ１〜ｗ９４には、９４個のフォー
マット情報コード（以下「ＦＩＣ」）ＦＩＣ１〜９４が
割り当てられる。ＦＩＣは、各レコードに関する情報を
格納する領域である。ＦＩＣに格納される情報の詳細は
後述する。各ＦＩＣ１〜９４は、１つのトラックに格納
されるレコードに対応している。１つのトラックに格納
されるレコードの最大数は９４である。レコードの数が
９４個以下の場合は、いくつかのＦＩＣは使用されな
い。
マット情報コード（以下「ＦＩＣ」）ＦＩＣ１〜９４が
割り当てられる。ＦＩＣは、各レコードに関する情報を
格納する領域である。ＦＩＣに格納される情報の詳細は
後述する。各ＦＩＣ１〜９４は、１つのトラックに格納
されるレコードに対応している。１つのトラックに格納
されるレコードの最大数は９４である。レコードの数が
９４個以下の場合は、いくつかのＦＩＣは使用されな
い。
【００４７】各ＦＩＣは、相対セクタ番号Ｓ、キー長Ｋ
Ｌおよびデータ長ＤＬとを格納する。
Ｌおよびデータ長ＤＬとを格納する。
【００４８】相対セクタ番号Ｓは、対応するレコードが
格納されているセクタのうち、先頭のセクタの相対セク
タ番号を示す。トラックの先頭のセクタの絶対セクタ番
号にこの相対セクタ番号を加算すると、このセクタの絶
対セクタ番号が得られる。図２の第Ｎトラックの場合、
セクタｎ＋２の相対セクタ番号は２である。
格納されているセクタのうち、先頭のセクタの相対セク
タ番号を示す。トラックの先頭のセクタの絶対セクタ番
号にこの相対セクタ番号を加算すると、このセクタの絶
対セクタ番号が得られる。図２の第Ｎトラックの場合、
セクタｎ＋２の相対セクタ番号は２である。
【００４９】キー長ＫＬは、キー部Ｋの長さを示す。デ
ータ長ＤＬは、データ部の長さを示す。
ータ長ＤＬは、データ部の長さを示す。
【００５０】論理ブロックアドレス（以下「ＬＢＡ」）
は、対応するトラックの先頭のセクタの絶対セクタ番号
を格納する領域である。図２の第Ｎトラックの場合、Ｌ
ＢＡにはｎが格納される。
は、対応するトラックの先頭のセクタの絶対セクタ番号
を格納する領域である。図２の第Ｎトラックの場合、Ｌ
ＢＡにはｎが格納される。
【００５１】ワードＷ９６〜１２５には、何も格納され
ない。
ない。
【００５２】次に、本実施例の記憶制御装置１について
説明する。
説明する。
【００５３】図４を参照すると、本実施例の記憶制御装
置１は、制御部１４を含む。制御部１４は、信号線９１
を介して、上位装置２と信号の授受を行う。制御部１４
は、信号線９２を介して、記憶装置３と信号の授受を行
う。
置１は、制御部１４を含む。制御部１４は、信号線９１
を介して、上位装置２と信号の授受を行う。制御部１４
は、信号線９２を介して、記憶装置３と信号の授受を行
う。
【００５４】フォーマット情報作成部１１は、ＦＩＢを
作成し、バッファメモリ１２に格納する。
作成し、バッファメモリ１２に格納する。
【００５５】バッファメモリ１２は、フォーマット情報
作成部１１が作成したＦＩＢを格納する。図５を参照す
ると、バッファメモリ１２には、シリンダ内の各トラッ
クに対応するＦＩＢが連続して格納されている。ｉ番目
のシリンダのｊ番目のトラックのＦＩＢをＦＩＢｉｊと
記述すると、バッファメモリ１２にはＦＩＢｉｊが順に
格納されている。バッファメモリ１２に格納されたＦＩ
Ｂは、信号線９３を介して、記憶装置３にも格納され
る。つまり、本実施例では、バッファメモリ１２および
記憶装置３の両方に、ＦＩＢが格納される。
作成部１１が作成したＦＩＢを格納する。図５を参照す
ると、バッファメモリ１２には、シリンダ内の各トラッ
クに対応するＦＩＢが連続して格納されている。ｉ番目
のシリンダのｊ番目のトラックのＦＩＢをＦＩＢｉｊと
記述すると、バッファメモリ１２にはＦＩＢｉｊが順に
格納されている。バッファメモリ１２に格納されたＦＩ
Ｂは、信号線９３を介して、記憶装置３にも格納され
る。つまり、本実施例では、バッファメモリ１２および
記憶装置３の両方に、ＦＩＢが格納される。
【００５６】アドレス計算部１３は、指定されたシリン
ダアドレスＣＣ、トラックヘッダＨおよびレコード番号
Ｒを基にして、ワードアドレスＡ１もしくはＡ２を計算
する。
ダアドレスＣＣ、トラックヘッダＨおよびレコード番号
Ｒを基にして、ワードアドレスＡ１もしくはＡ２を計算
する。
【００５７】ワードアドレスＡ１は、指定されるレコー
ドのＦＩＣのワードアドレスである。レコードを指定す
るのは、シリンダアドレスＣＣ、トラックヘッダＨ、お
よびレコード番号Ｒである。
ドのＦＩＣのワードアドレスである。レコードを指定す
るのは、シリンダアドレスＣＣ、トラックヘッダＨ、お
よびレコード番号Ｒである。
【００５８】ワードアドレスＡ２は、指定されるトラッ
クのＬＡＢのワードアドレスである。 ＦＩＢｉｊが、
図５に示される順序でバッファメモリ１２に格納されて
いるとき、ワードアドレスＡ１およびＡ２は、図６に示
される計算式で求められる。
クのＬＡＢのワードアドレスである。 ＦＩＢｉｊが、
図５に示される順序でバッファメモリ１２に格納されて
いるとき、ワードアドレスＡ１およびＡ２は、図６に示
される計算式で求められる。
【００５９】次に、上位装置２が送出する命令について
説明する。
説明する。
【００６０】上位装置２は、書込命令と読出命令とを有
する。これらの命令は、信号線９１を介して記憶制御装
置１に送出される。
する。これらの命令は、信号線９１を介して記憶制御装
置１に送出される。
【００６１】通常、記憶装置３への書込動作および読出
動作は、シーク命令、サーチＩＤ命令および書込／読出
命令の３つの３つの連続した命令の実行により実現され
る。しかしながら、ここでは簡単のため、これら３つの
命令を合わせて表記する。すなわち、本明細書における
ライト命令は、シーク命令、サーチＩＤ命令および書込
命令が合わさったものである。また、本明細書における
リード命令は、シーク命令、サーチＩＤ命令および読出
命令が合わさったものである。このため、本明細書中の
ライト命令およびリード命令は、通常のものより多くの
オペランドを有する。
動作は、シーク命令、サーチＩＤ命令および書込／読出
命令の３つの３つの連続した命令の実行により実現され
る。しかしながら、ここでは簡単のため、これら３つの
命令を合わせて表記する。すなわち、本明細書における
ライト命令は、シーク命令、サーチＩＤ命令および書込
命令が合わさったものである。また、本明細書における
リード命令は、シーク命令、サーチＩＤ命令および読出
命令が合わさったものである。このため、本明細書中の
ライト命令およびリード命令は、通常のものより多くの
オペランドを有する。
【００６２】書込命令には、ライトＤ命令、ライトＫＤ
命令およびライトＣＫＤ命令の３種類がある。ライトＤ
命令は、指定されたレコードに、データ部Ｄのみを書込
む。ライトＫＤ命令は、キー部Ｋおよびデータ部Ｄを書
込む。ライトＣＫＤ命令は、カウント部Ｃ、キー部Ｋお
よびデータ部Ｄの全てを書込む。
命令およびライトＣＫＤ命令の３種類がある。ライトＤ
命令は、指定されたレコードに、データ部Ｄのみを書込
む。ライトＫＤ命令は、キー部Ｋおよびデータ部Ｄを書
込む。ライトＣＫＤ命令は、カウント部Ｃ、キー部Ｋお
よびデータ部Ｄの全てを書込む。
【００６３】読出命令には、リードＤ命令、リードＫＤ
命令およびリードＣＫＤ命令の３種類がある。リードＤ
命令は、指定されたレコードのデータ部Ｄのみを読み出
す。リードＫＤ命令は、キー部Ｋおよびデータ部Ｄを読
み出す。リードＣＫＤ命令は、カウント部Ｃ、キー部Ｋ
およびデータ部Ｄを読み出す。
命令およびリードＣＫＤ命令の３種類がある。リードＤ
命令は、指定されたレコードのデータ部Ｄのみを読み出
す。リードＫＤ命令は、キー部Ｋおよびデータ部Ｄを読
み出す。リードＣＫＤ命令は、カウント部Ｃ、キー部Ｋ
およびデータ部Ｄを読み出す。
【００６４】図７（Ａ）を参照すると、ライトＤ命令
は、オペランドとして、シリンダアドレスＣＣ、トラッ
クヘッダＨ、レコード番号Ｒおよびデータ部Ｄを含む。
書込が行われるレコードは、シリンダアドレスＣＣ、ト
ラックヘッダＨおよびレコード番号Ｒで指定される。シ
リンダアドレスＣＣは、書込対象レコードが存在するシ
リンダを特定する。トラックヘッダＨは、シリンダアド
レスＣＣが指定するシリンダ内のトラックのうち、書込
対象レコードが存在するものを特定する。レコード番号
Ｒは、トラックヘッダＨが指定するトラック内のレコー
ド内における、書込対象レコードの番号を指定する。
は、オペランドとして、シリンダアドレスＣＣ、トラッ
クヘッダＨ、レコード番号Ｒおよびデータ部Ｄを含む。
書込が行われるレコードは、シリンダアドレスＣＣ、ト
ラックヘッダＨおよびレコード番号Ｒで指定される。シ
リンダアドレスＣＣは、書込対象レコードが存在するシ
リンダを特定する。トラックヘッダＨは、シリンダアド
レスＣＣが指定するシリンダ内のトラックのうち、書込
対象レコードが存在するものを特定する。レコード番号
Ｒは、トラックヘッダＨが指定するトラック内のレコー
ド内における、書込対象レコードの番号を指定する。
【００６５】図７（Ｂ）を参照すると、ライトＫＤ命令
のオペランドには、キー部Ｋが追加されている。
のオペランドには、キー部Ｋが追加されている。
【００６６】図７（Ｃ）を参照すると、ライトＣＫＤ命
令のオペランドには、カウント部Ｃが追加されている。
令のオペランドには、カウント部Ｃが追加されている。
【００６７】図７（Ｄ）を参照すると、各リード命令の
オペランドは、シリンダアドレスＣＣ、トラックヘッダ
Ｈおよびレコード番号Ｒを含む。
オペランドは、シリンダアドレスＣＣ、トラックヘッダ
Ｈおよびレコード番号Ｒを含む。
【００６８】次に記憶装置３が受信する命令について説
明する。
明する。
【００６９】記憶装置３は、書込命令と読出命令とを受
信する。これらの命令は、信号線９２を介して、記憶制
御装置１から受信する。
信する。これらの命令は、信号線９２を介して、記憶制
御装置１から受信する。
【００７０】図８（Ａ）を参照すると、書込命令のオペ
ランドは、絶対セクタ番号ＡＮ、セクタ数ＳＮおよびデ
ータ部Ｄ’から構成される。絶対セクタ番号ＡＮは、書
込動作を開始すべきセクタの絶対セクタ番号である。
ランドは、絶対セクタ番号ＡＮ、セクタ数ＳＮおよびデ
ータ部Ｄ’から構成される。絶対セクタ番号ＡＮは、書
込動作を開始すべきセクタの絶対セクタ番号である。
【００７１】図８（Ｂ）を参照すると、読出命令のオペ
ランドは、絶対セクタ番号ＡＮおよびセクタ数ＳＮを含
む。絶対セクタ番号ＡＮは、読出動作を開始すべきセク
タの絶対セクタ番号である。
ランドは、絶対セクタ番号ＡＮおよびセクタ数ＳＮを含
む。絶対セクタ番号ＡＮは、読出動作を開始すべきセク
タの絶対セクタ番号である。
【００７２】次に本発明の第１の実施例の記憶管理装置
の動作について、図面を参照して説明する。
の動作について、図面を参照して説明する。
【００７３】本発明の記憶管理装置は、上位装置２から
の送出される命令に応じて３種類の動作を実行する。
の送出される命令に応じて３種類の動作を実行する。
【００７４】はじめに、上位装置２からフォーマット指
示を受けた場合の動作について説明する。上位装置２
は、フォーマットの指示とともに、新たに追加されるレ
コードのシリンダアドレスＣＣ、トラックヘッダＨ、レ
コード番号Ｒ、キー長ＫＬおよびデータ長ＤＬを送出す
る。
示を受けた場合の動作について説明する。上位装置２
は、フォーマットの指示とともに、新たに追加されるレ
コードのシリンダアドレスＣＣ、トラックヘッダＨ、レ
コード番号Ｒ、キー長ＫＬおよびデータ長ＤＬを送出す
る。
【００７５】図９を参照すると、制御部１４は、ステッ
プ１において、上位装置２から送出されるシリンダアド
レスＣＣ、トラックヘッダＨ、レコード番号Ｒ、キー長
ＫＬおよびデータ長ＤＬを受信する。
プ１において、上位装置２から送出されるシリンダアド
レスＣＣ、トラックヘッダＨ、レコード番号Ｒ、キー長
ＫＬおよびデータ長ＤＬを受信する。
【００７６】制御部１４は、ステップ２において、ステ
ップ１で受信した情報をフォーマット情報作成部１１へ
送出する。
ップ１で受信した情報をフォーマット情報作成部１１へ
送出する。
【００７７】図１０を参照すると、ステップ１において
フォーマット情報作成部１１は、制御部１４から送出さ
れた情報を受信する。
フォーマット情報作成部１１は、制御部１４から送出さ
れた情報を受信する。
【００７８】ステップ２においてフォーマット情報作成
部１１は、シリンダアドレスＣＣ、トラックヘッダＨお
よびレコード番号Ｒをアドレス計算部１３へ送出する。
アドレス計算部１３は、これらの情報を基にワードアド
レスＡ１を計算する。計算されたワードアドレスＡ１
は、フォーマット情報作成部１１へ送出される。
部１１は、シリンダアドレスＣＣ、トラックヘッダＨお
よびレコード番号Ｒをアドレス計算部１３へ送出する。
アドレス計算部１３は、これらの情報を基にワードアド
レスＡ１を計算する。計算されたワードアドレスＡ１
は、フォーマット情報作成部１１へ送出される。
【００７９】ステップ３においてフォーマット情報作成
部１１は、アドレス計算部１３が送出したワードアドレ
スＡ１を受信する。
部１１は、アドレス計算部１３が送出したワードアドレ
スＡ１を受信する。
【００８０】ステップ４においてフォーマット情報作成
部１１は、レコード番号Ｒの大きさを判断する。詳細に
は、レコード番号Ｒが１より大きいか否かを判定する。
１より大きい場合には、ステップＳ７が実行される。Ｒ
＝１の場合は、ステップＳ５が実行される。
部１１は、レコード番号Ｒの大きさを判断する。詳細に
は、レコード番号Ｒが１より大きいか否かを判定する。
１より大きい場合には、ステップＳ７が実行される。Ｒ
＝１の場合は、ステップＳ５が実行される。
【００８１】ステップ５においてフォーマット情報作成
部１１は、相対セクタ番号Ｓに２を設定する。
部１１は、相対セクタ番号Ｓに２を設定する。
【００８２】ステップ６においてフォーマット情報作成
部１１は、ワードアドレスＡ１で指定されるバッファメ
モリ１２のワードに、相対セクタ番号Ｓ、キー長ＫＬお
よびデータ長ＤＬを設定する。バッファメモリ１２に設
定されたデータは、信号線９３を介して記憶装置３にも
送出される。記憶装置３に送出されたデータは、記憶装
置３の対応するセクタに格納される。
部１１は、ワードアドレスＡ１で指定されるバッファメ
モリ１２のワードに、相対セクタ番号Ｓ、キー長ＫＬお
よびデータ長ＤＬを設定する。バッファメモリ１２に設
定されたデータは、信号線９３を介して記憶装置３にも
送出される。記憶装置３に送出されたデータは、記憶装
置３の対応するセクタに格納される。
【００８３】ステップ７においてフォーマット情報作成
部１１は、バッファメモリ１２の（Ａ１−１）番地のＦ
ＩＣに格納されている相対セクタ番号Ｓ’、キー長Ｋ
Ｌ’およびデータ長ＤＬ’を読み出す。これらは、（Ｒ
−１）番目のレコードのものである。
部１１は、バッファメモリ１２の（Ａ１−１）番地のＦ
ＩＣに格納されている相対セクタ番号Ｓ’、キー長Ｋ
Ｌ’およびデータ長ＤＬ’を読み出す。これらは、（Ｒ
−１）番目のレコードのものである。
【００８４】ステップ８においてフォーマット情報作成
部１１は、相対セクタ番号Ｓ’、キー長ＫＬ’およびデ
ータ長ＤＬ’を基にして、新たに追加されるレコードが
格納されるセクタの相対セクタ番号Ｓを計算する。この
計算を行うには、キー長ＫＬ’およびデータ長ＤＬ’を
基にして、（Ｒ−１）番目のレコードが占有するセクタ
数をＳＮを求める。相対セクタ番号Ｓ’にＳＮを加算す
れば、追加すべきレコードの相対セクタ番号Ｓが得られ
る。ステップ８の終了の後、フォーマット情報作成部１
１はステップ６を実行する。
部１１は、相対セクタ番号Ｓ’、キー長ＫＬ’およびデ
ータ長ＤＬ’を基にして、新たに追加されるレコードが
格納されるセクタの相対セクタ番号Ｓを計算する。この
計算を行うには、キー長ＫＬ’およびデータ長ＤＬ’を
基にして、（Ｒ−１）番目のレコードが占有するセクタ
数をＳＮを求める。相対セクタ番号Ｓ’にＳＮを加算す
れば、追加すべきレコードの相対セクタ番号Ｓが得られ
る。ステップ８の終了の後、フォーマット情報作成部１
１はステップ６を実行する。
【００８５】次に上位装置２からライト命令を受信した
場合の記憶制御装置１の動作について説明する。
場合の記憶制御装置１の動作について説明する。
【００８６】図１１を参照すると、ステップ１において
制御部１４は、上位装置２が送出した命令を入力する。
上位装置２が送出する命令は、ライトＣＫＤ命令、ライ
トＫＤ命令およびライトＤ命令のいずれかである。
制御部１４は、上位装置２が送出した命令を入力する。
上位装置２が送出する命令は、ライトＣＫＤ命令、ライ
トＫＤ命令およびライトＤ命令のいずれかである。
【００８７】ステップ２において制御部１４は、ワード
アドレスＡ１およびＡ２を計算する。より詳細には、制
御部１４は、ライト命令に含まれるシリンダアドレスＣ
Ｃ、トラックヘッダＨおよびレコード番号Ｒを、アドレ
ス計算部１３に送出する。この後、制御部１４はアドレ
ス計算部１３が送出するワードアドレスＡ１およびＡ２
を受信する。
アドレスＡ１およびＡ２を計算する。より詳細には、制
御部１４は、ライト命令に含まれるシリンダアドレスＣ
Ｃ、トラックヘッダＨおよびレコード番号Ｒを、アドレ
ス計算部１３に送出する。この後、制御部１４はアドレ
ス計算部１３が送出するワードアドレスＡ１およびＡ２
を受信する。
【００８８】ステップ３において制御部１４は、ステッ
プ１で受信した命令がライトＣＫＤ命令であるか否かを
判定する。ライトＣＫＤ命令である場合、ステップ４が
実行される。ライトＣＫＤ命令でない場合、ステップ６
が実行される。
プ１で受信した命令がライトＣＫＤ命令であるか否かを
判定する。ライトＣＫＤ命令である場合、ステップ４が
実行される。ライトＣＫＤ命令でない場合、ステップ６
が実行される。
【００８９】ステップ４において、制御部１４はワード
アドレスＡ１で指定されるＦＩＣの内容を変更する。こ
の操作は、フォーマット動作の場合と同じ操作で実現で
きる。ただし、シリンダアドレスＣＣ、トラックヘッダ
Ｈおよびレコード番号Ｒは、ステップ１で受信した命令
で指定されるものである。また、キー長ＫＬおよびデー
タ長ＤＬは、ステップ１で受信した命令のカウント部Ｃ
に含まれているものである。
アドレスＡ１で指定されるＦＩＣの内容を変更する。こ
の操作は、フォーマット動作の場合と同じ操作で実現で
きる。ただし、シリンダアドレスＣＣ、トラックヘッダ
Ｈおよびレコード番号Ｒは、ステップ１で受信した命令
で指定されるものである。また、キー長ＫＬおよびデー
タ長ＤＬは、ステップ１で受信した命令のカウント部Ｃ
に含まれているものである。
【００９０】ステップ５において制御部１４は、ワード
アドレスＡ２で指定されるＬＢＡの内容を読み出す。ス
テップ５が終了した後、制御部１４はステップ８を実行
する。
アドレスＡ２で指定されるＬＢＡの内容を読み出す。ス
テップ５が終了した後、制御部１４はステップ８を実行
する。
【００９１】ステップ６において制御部１４は、ワード
アドレスＡ１およびＡ２でそれぞれで指定されるＦＩＣ
およびＬＢＡの内容を読み出す。目的とするＦＩＣおよ
びＬＢＡがバッファメモリ１２に存在しないときは、こ
れらを記憶装置３から読み出す。
アドレスＡ１およびＡ２でそれぞれで指定されるＦＩＣ
およびＬＢＡの内容を読み出す。目的とするＦＩＣおよ
びＬＢＡがバッファメモリ１２に存在しないときは、こ
れらを記憶装置３から読み出す。
【００９２】ステップ７において制御部１４は、ステッ
プ１で受信した命令の種類を判定する。それがライトＫ
Ｄ命令であるとき、ステップ８が実行される。それがラ
イトＤ命令であるとき、ステップ１１が実行される。
プ１で受信した命令の種類を判定する。それがライトＫ
Ｄ命令であるとき、ステップ８が実行される。それがラ
イトＤ命令であるとき、ステップ１１が実行される。
【００９３】ステップ８において制御部１４は、ＦＩＣ
およびＬＢＡの内容に応じて、書込むべきレコードの絶
対セクタ番号ＡＳを計算する。この処理は、図１０のス
テップ４〜ステップ８と同じ手順で実行できる。このス
テップで計算される絶対セクタ番号ＡＳは、書込まれる
べきレコードのキー部Ｋの絶対セクタ番号ＡＳである。
およびＬＢＡの内容に応じて、書込むべきレコードの絶
対セクタ番号ＡＳを計算する。この処理は、図１０のス
テップ４〜ステップ８と同じ手順で実行できる。このス
テップで計算される絶対セクタ番号ＡＳは、書込まれる
べきレコードのキー部Ｋの絶対セクタ番号ＡＳである。
【００９４】ステップ９において制御部１４は、書込ま
れるべきレコードのキー長ＫＬおよびデータ長ＤＬに応
じて、書込まれるセクタ数ＳＮを計算する。キー長ＫＬ
およびデータ長ＤＬは、ワードアドレスＡ１で指定され
るＦＩＣに格納されたものである。
れるべきレコードのキー長ＫＬおよびデータ長ＤＬに応
じて、書込まれるセクタ数ＳＮを計算する。キー長ＫＬ
およびデータ長ＤＬは、ワードアドレスＡ１で指定され
るＦＩＣに格納されたものである。
【００９５】ステップ１０において制御部１４は、記憶
装置３にデータの書き込み指示を行う。この際、絶対セ
クタ番号としてＡＳが、セクタ数としてＳＮが、書込む
べきデータＤ’としてステップ１で入力した命令のデー
タ部Ｄが、それぞれ指定される。
装置３にデータの書き込み指示を行う。この際、絶対セ
クタ番号としてＡＳが、セクタ数としてＳＮが、書込む
べきデータＤ’としてステップ１で入力した命令のデー
タ部Ｄが、それぞれ指定される。
【００９６】ステップ１１において制御部１４は、ＦＩ
ＣおよびＬＢＡの内容に応じて、書込むべきレコードの
絶対セクタ番号ＡＳを計算する。この処理は、図１０の
ステップ４〜ステップ８と同じ手順で実行できる。この
ステップで計算される絶対セクタ番号ＡＳは、書込まれ
るべきレコードのデータ部Ｄの絶対セクタ番号ＡＳであ
る。
ＣおよびＬＢＡの内容に応じて、書込むべきレコードの
絶対セクタ番号ＡＳを計算する。この処理は、図１０の
ステップ４〜ステップ８と同じ手順で実行できる。この
ステップで計算される絶対セクタ番号ＡＳは、書込まれ
るべきレコードのデータ部Ｄの絶対セクタ番号ＡＳであ
る。
【００９７】ステップ１２において制御部１４は、書込
まれるべきレコードのデータ長ＤＬに応じて、書込まれ
るセクタ数ＳＮを計算する。データ長ＤＬは、ワードア
ドレスＡ１で指定されるＦＩＣに格納されたものであ
る。
まれるべきレコードのデータ長ＤＬに応じて、書込まれ
るセクタ数ＳＮを計算する。データ長ＤＬは、ワードア
ドレスＡ１で指定されるＦＩＣに格納されたものであ
る。
【００９８】ステップ１３において制御部１４は、記憶
装置３にデータの書き込み指示を行う。この際、絶対セ
クタ番号としてＡＳが、セクタ数としてＳＮが、書込む
べきデータＤ’としてステップ１で入力した命令のデー
タ部Ｄが、それぞれ指定される。
装置３にデータの書き込み指示を行う。この際、絶対セ
クタ番号としてＡＳが、セクタ数としてＳＮが、書込む
べきデータＤ’としてステップ１で入力した命令のデー
タ部Ｄが、それぞれ指定される。
【００９９】以上のようにライト動作時において、レコ
ードが書込まれるセクタの絶対セクタ番号はバッファメ
モリ１２の内容を参照することにより計算される。この
際、各レコードに対してセクタ番号Ｓが記憶されている
ので、計算は１回の加算で終了する。
ードが書込まれるセクタの絶対セクタ番号はバッファメ
モリ１２の内容を参照することにより計算される。この
際、各レコードに対してセクタ番号Ｓが記憶されている
ので、計算は１回の加算で終了する。
【０１００】次に上位装置２からリード命令を受信した
場合の記憶制御装置１の動作について説明する。
場合の記憶制御装置１の動作について説明する。
【０１０１】図１２を参照すると、ステップ１において
制御部１４は、リード命令を受信する。リード命令に
は、シリンダアドレスＣＣ、トラックヘッダＨおよびレ
コード番号Ｒが含まれている。
制御部１４は、リード命令を受信する。リード命令に
は、シリンダアドレスＣＣ、トラックヘッダＨおよびレ
コード番号Ｒが含まれている。
【０１０２】ステップ２において制御部１４は、ステッ
プ１で受信したデータを基に、ワードアドレスＡ１およ
びＡ２を計算する。このステップの処理は、図１１のス
テップ２と同様の手順で実現できる。
プ１で受信したデータを基に、ワードアドレスＡ１およ
びＡ２を計算する。このステップの処理は、図１１のス
テップ２と同様の手順で実現できる。
【０１０３】ステップ３において制御部１４は、ワード
アドレスＡ１およびＡ２でそれぞれ指定されるＦＩＣお
よびＬＢＡの内容を読み出す。目的とするＦＩＣおよび
ＬＢＡがバッファメモリ１２に存在しないときには、こ
れらを記憶装置３から読み出す。
アドレスＡ１およびＡ２でそれぞれ指定されるＦＩＣお
よびＬＢＡの内容を読み出す。目的とするＦＩＣおよび
ＬＢＡがバッファメモリ１２に存在しないときには、こ
れらを記憶装置３から読み出す。
【０１０４】ステップ４において制御部１４は、命令の
種類を判定する。命令がリードＤ命令であるとき、ステ
ップ１０が実行される。それ以外の場合、ステップ５が
実行される。
種類を判定する。命令がリードＤ命令であるとき、ステ
ップ１０が実行される。それ以外の場合、ステップ５が
実行される。
【０１０５】ステップ５において制御部１４は、ステッ
プ３で読み出したＦＩＣおよびＬＢＡの内容を基にし
て、読み出すべきデータの絶対セクタ番号ＡＳを計算す
る。ＡＳは、読み出すべきレコードのキー部Ｋが格納さ
れているセクタの絶対セクタ番号である。
プ３で読み出したＦＩＣおよびＬＢＡの内容を基にし
て、読み出すべきデータの絶対セクタ番号ＡＳを計算す
る。ＡＳは、読み出すべきレコードのキー部Ｋが格納さ
れているセクタの絶対セクタ番号である。
【０１０６】ステップ６において制御部１４は、読み出
すべきレコードのキー長ＫＬおよびデータ長ＤＬから、
読み出すべきセクタ数ＳＮを計算する。
すべきレコードのキー長ＫＬおよびデータ長ＤＬから、
読み出すべきセクタ数ＳＮを計算する。
【０１０７】ステップ７において制御部１４は、命令の
種類を判定する。命令がリードＣＫＤ命令のとき、ステ
ップ８が実行される。それ以外の場合、すなわち命令が
リードＫＤ命令のとき、ステップ９が実行される。
種類を判定する。命令がリードＣＫＤ命令のとき、ステ
ップ８が実行される。それ以外の場合、すなわち命令が
リードＫＤ命令のとき、ステップ９が実行される。
【０１０８】ステップ８において制御部１４は、ワード
アドレスＡ１で指定されるＦＩＣの内容からカウント部
Ｃの内容を生成する。
アドレスＡ１で指定されるＦＩＣの内容からカウント部
Ｃの内容を生成する。
【０１０９】ステップ９において制御部１４は、記憶装
置３に読み出し命令を送出する。その際、開始絶対アド
レス番号としてＡＳが、セクタ数としてＳＮが、それぞ
れ指定される。
置３に読み出し命令を送出する。その際、開始絶対アド
レス番号としてＡＳが、セクタ数としてＳＮが、それぞ
れ指定される。
【０１１０】ステップ１０において制御部１４は、ステ
ップ３で読み出したＦＩＣおよびＬＢＡの内容を基にし
て、読み出すべきデータの絶対セクタ番号ＡＳを計算す
る。ＡＳは、読み出すべきレコードのデータ部Ｄが格納
されているセクタの絶対セクタ番号である。
ップ３で読み出したＦＩＣおよびＬＢＡの内容を基にし
て、読み出すべきデータの絶対セクタ番号ＡＳを計算す
る。ＡＳは、読み出すべきレコードのデータ部Ｄが格納
されているセクタの絶対セクタ番号である。
【０１１１】ステップ１１において制御部１４は、読み
出すべきレコードのデータ長ＤＬから、読み出すべきセ
クタ数ＳＮを計算する。
出すべきレコードのデータ長ＤＬから、読み出すべきセ
クタ数ＳＮを計算する。
【０１１２】ステップ１２において制御部１４は、記憶
装置３に読み出し命令を送出する。その際、絶対アドレ
ス番号としてＡＳが、セクタ数としてＳＮが、それぞれ
指定される。
装置３に読み出し命令を送出する。その際、絶対アドレ
ス番号としてＡＳが、セクタ数としてＳＮが、それぞれ
指定される。
【０１１３】ステップ１３において制御部１４は、記憶
装置３が読み出したデータを上位装置２へ転送する。そ
の際、キー部Ｋが格納されたセクタの内容を修飾する。
より詳細には、パッディングされたデータ”０”を削除
する。
装置３が読み出したデータを上位装置２へ転送する。そ
の際、キー部Ｋが格納されたセクタの内容を修飾する。
より詳細には、パッディングされたデータ”０”を削除
する。
【０１１４】以上のようにリード動作時において、読み
出し始めるセクタの絶対セクタ番号はバッファメモリ１
２の内容を参照することにより計算される。この際、各
レコードに対してセクタ番号Ｓが記憶されているので、
計算は１回の加算で終了する。
出し始めるセクタの絶対セクタ番号はバッファメモリ１
２の内容を参照することにより計算される。この際、各
レコードに対してセクタ番号Ｓが記憶されているので、
計算は１回の加算で終了する。
【０１１５】以上のように本実施例では、バッファメモ
リ１２内にフォーマット情報ブロックＦＩＢを格納す
る。ＦＩＢには、各レコードの相対セクタ番号Ｓ、キー
長ＫＬおよびデータ長ＤＬが含まれる。制御部１４は、
ライト命令およびリード命令を受信した時に、このバッ
ファメモリ１２を参照して、レコードが格納されている
セクタの絶対セクタ番号ＡＳを計算する。このため、本
実施例の記憶制御装置は以下の効果を達成する。
リ１２内にフォーマット情報ブロックＦＩＢを格納す
る。ＦＩＢには、各レコードの相対セクタ番号Ｓ、キー
長ＫＬおよびデータ長ＤＬが含まれる。制御部１４は、
ライト命令およびリード命令を受信した時に、このバッ
ファメモリ１２を参照して、レコードが格納されている
セクタの絶対セクタ番号ＡＳを計算する。このため、本
実施例の記憶制御装置は以下の効果を達成する。
【０１１６】第１の効果は、レコードの絶対セクタ番号
の計算が容易かつ高速に行えるということである。すな
わち従来の技術のように、複数のレコードのキー長ＫＬ
およびデータ長ＤＬを累算する必要がない。この効果
は、バッファメモリ１２に各レコードの相対セクタ番号
Ｓを保持したために実現された。
の計算が容易かつ高速に行えるということである。すな
わち従来の技術のように、複数のレコードのキー長ＫＬ
およびデータ長ＤＬを累算する必要がない。この効果
は、バッファメモリ１２に各レコードの相対セクタ番号
Ｓを保持したために実現された。
【０１１７】第２の効果は、バッファメモリ１２の内容
がデータ圧縮されないので、バッファメモリ１２の内容
を読出／書込するのに手間がかからないということであ
る。この効果は、比較的容量の大きいバッファメモリ１
２にＦＩＢを記憶したことによって実現された。ただ
し、バッファメモリ１２はキャッシュではないため、ア
クセススピードは若干遅い。
がデータ圧縮されないので、バッファメモリ１２の内容
を読出／書込するのに手間がかからないということであ
る。この効果は、比較的容量の大きいバッファメモリ１
２にＦＩＢを記憶したことによって実現された。ただ
し、バッファメモリ１２はキャッシュではないため、ア
クセススピードは若干遅い。
【０１１８】第３の効果は、レコードのカウント部Ｃ、
キー部Ｋおよびデータ部Ｄを、それぞれ独立にアクセス
できるというということである。この効果は、キー部Ｋ
とデータ部Ｄとを別個のセクタに記憶したことによって
実現された。
キー部Ｋおよびデータ部Ｄを、それぞれ独立にアクセス
できるというということである。この効果は、キー部Ｋ
とデータ部Ｄとを別個のセクタに記憶したことによって
実現された。
【０１１９】次に本発明の第２の実施例について図面を
参照して説明する。
参照して説明する。
【０１２０】図１３を参照すると、本実施例の記憶制御
装置１は、バッファメモリ１２に代わってキャッシュメ
モリ１５を有する。制御部１４は、キャッシュメモリ１
５を介してＦＩＢの読出／書込を行う。また、アドレス
計算部１３は取り除かれている。
装置１は、バッファメモリ１２に代わってキャッシュメ
モリ１５を有する。制御部１４は、キャッシュメモリ１
５を介してＦＩＢの読出／書込を行う。また、アドレス
計算部１３は取り除かれている。
【０１２１】次にキャッシュメモリ１５の動作について
説明する。
説明する。
【０１２２】図１４を参照すると、キャッシュメモリ１
５は、複数のＦＩＢを保持している。また、ＦＩＢに対
応するトラックのシリンダアドレスＣＣおよびトラック
ヘッダＨがタッグとして記憶される。必要とされるＦＩ
Ｂを格納していないとき、現在格納しているＦＩＢの１
つを記憶装置３に書込む。この後、キャッシュメモリ１
５は記憶装置３から必要なＦＩＢを読み出して格納す
る。
５は、複数のＦＩＢを保持している。また、ＦＩＢに対
応するトラックのシリンダアドレスＣＣおよびトラック
ヘッダＨがタッグとして記憶される。必要とされるＦＩ
Ｂを格納していないとき、現在格納しているＦＩＢの１
つを記憶装置３に書込む。この後、キャッシュメモリ１
５は記憶装置３から必要なＦＩＢを読み出して格納す
る。
【０１２３】図１５を参照すると、ＦＩＢを読込むと
き、制御部１４はキャッシュメモリ１５に、シリンダア
ドレスＣＣ、トラックヘッダＨおよびレコード番号Ｒを
送出する。シリンダアドレスＣＣおよびトラックヘッダ
Ｈで指定されるトラックのＦＩＢを保持しているとき、
キャッシュメモリ１５はこのＦＩＢのＲ番面のＦＩＣの
内容を送出する。このトラックのＦＩＢを保持していな
いとき、キャッシュメモリ１５は記憶装置３からこのＦ
ＩＢを読み出す。記憶装置３から目的のＦＩＢを読み出
した後、キャッシュメモリ１５は、このＦＩＢのＲ番目
のＦＩＣの内容を送出する。
き、制御部１４はキャッシュメモリ１５に、シリンダア
ドレスＣＣ、トラックヘッダＨおよびレコード番号Ｒを
送出する。シリンダアドレスＣＣおよびトラックヘッダ
Ｈで指定されるトラックのＦＩＢを保持しているとき、
キャッシュメモリ１５はこのＦＩＢのＲ番面のＦＩＣの
内容を送出する。このトラックのＦＩＢを保持していな
いとき、キャッシュメモリ１５は記憶装置３からこのＦ
ＩＢを読み出す。記憶装置３から目的のＦＩＢを読み出
した後、キャッシュメモリ１５は、このＦＩＢのＲ番目
のＦＩＣの内容を送出する。
【０１２４】記憶装置３からＦＩＢを読み出したとき、
ＦＩＢを書込むとき、制御部１４はキャッシュメモリ１
５にシリンダアドレスＣＣ、トラックヘッダＨ、レコー
ド番号ＲおよびＦＩＣの内容を送出する。シリンダアド
レスＣＣおよびトラックヘッダＨで指定されるトラック
のＦＩＢを保持しているとき、キャッシュメモリ１５は
このＦＩＢのＲ番目のワードに受信したＦＩＣの内容を
設定する。このＦＩＢを保持していないとき、キャッシ
ュメモリ１５は、記憶装置３からこのＦＩＢを読み出
す。記憶装置３から目的のＦＩＢを読み出した後、キャ
ッシュメモリ１５はこのＦＩＢのＲ番目のワードに受信
したＦＩＣの内容を設定する。
ＦＩＢを書込むとき、制御部１４はキャッシュメモリ１
５にシリンダアドレスＣＣ、トラックヘッダＨ、レコー
ド番号ＲおよびＦＩＣの内容を送出する。シリンダアド
レスＣＣおよびトラックヘッダＨで指定されるトラック
のＦＩＢを保持しているとき、キャッシュメモリ１５は
このＦＩＢのＲ番目のワードに受信したＦＩＣの内容を
設定する。このＦＩＢを保持していないとき、キャッシ
ュメモリ１５は、記憶装置３からこのＦＩＢを読み出
す。記憶装置３から目的のＦＩＢを読み出した後、キャ
ッシュメモリ１５はこのＦＩＢのＲ番目のワードに受信
したＦＩＣの内容を設定する。
【０１２５】以上のように、キャッシュメモリ１５によ
って、制御部１４は、シリンダアドレスＣＣ、トラック
ヘッダＨおよびレコード番号Ｒによって、目的のレコー
ドのＦＩＣを直接アクセスできる。ワードアドレスＡ１
およびＡ２の計算は不要である。したがって、アドレス
計算部１３は取り除かれた。
って、制御部１４は、シリンダアドレスＣＣ、トラック
ヘッダＨおよびレコード番号Ｒによって、目的のレコー
ドのＦＩＣを直接アクセスできる。ワードアドレスＡ１
およびＡ２の計算は不要である。したがって、アドレス
計算部１３は取り除かれた。
【０１２６】次に本実施例の記憶制御装置１の動作につ
いて説明する。
いて説明する。
【０１２７】まずフォーマット動作について説明する。
【０１２８】フォーマット動作時の制御部１４の処理に
ついては、図９に示されたものと同じである。
ついては、図９に示されたものと同じである。
【０１２９】図１６を参照すると、フォーマット動作
時、ステップ１においてフォーマット情報作成部１１
は、制御部１４から、シリンダアドレスＣＣ、トラック
ヘッダＨ、レコード番号Ｒ、キー長ＫＬおよびデータ長
ＤＬを受信する。
時、ステップ１においてフォーマット情報作成部１１
は、制御部１４から、シリンダアドレスＣＣ、トラック
ヘッダＨ、レコード番号Ｒ、キー長ＫＬおよびデータ長
ＤＬを受信する。
【０１３０】ステップ２においてフォーマット情報作成
部１１は、レコード番号Ｒの大きさを判定する。レコー
ド番号Ｒが１のときフォーマット情報作成部１１はステ
ップ３を実行する。レコード番号Ｒが１よりも大きいと
き、フォーマット情報作成部１１はステップ４を実行す
る。
部１１は、レコード番号Ｒの大きさを判定する。レコー
ド番号Ｒが１のときフォーマット情報作成部１１はステ
ップ３を実行する。レコード番号Ｒが１よりも大きいと
き、フォーマット情報作成部１１はステップ４を実行す
る。
【０１３１】ステップ３においてフォーマット情報作成
部１１は、相対セクタ番号Ｓに２を設定する。ステップ
３終了後、フォーマット情報作成部１１はステップ６を
実行する。
部１１は、相対セクタ番号Ｓに２を設定する。ステップ
３終了後、フォーマット情報作成部１１はステップ６を
実行する。
【０１３２】ステップ４においてフォーマット情報作成
部１１は、シリンダアドレスＣＣ、トラックヘッダＨお
よびレコード番号（Ｒ−１）で指定されるＦＩＣ’の内
容を、キャッシュメモリ１５を介して読込む。
部１１は、シリンダアドレスＣＣ、トラックヘッダＨお
よびレコード番号（Ｒ−１）で指定されるＦＩＣ’の内
容を、キャッシュメモリ１５を介して読込む。
【０１３３】ステップ５においてフォーマット情報作成
部１１は、ＦＩＣ’に設定されている相対セクタ番号
Ｓ’、キー長ＫＬ’およびデータ長ＤＬ’を基にして、
新たに追加されるレコードの相対セクタ番号Ｓを計算す
る。ステップ５終了後、フォーマット情報作成部１１は
ステップ６を実行する。
部１１は、ＦＩＣ’に設定されている相対セクタ番号
Ｓ’、キー長ＫＬ’およびデータ長ＤＬ’を基にして、
新たに追加されるレコードの相対セクタ番号Ｓを計算す
る。ステップ５終了後、フォーマット情報作成部１１は
ステップ６を実行する。
【０１３４】ステップ６においてフォーマット情報作成
部１１は、シリンダアドレスＣＣ、トラックヘッダＨお
よびレコード番号Ｒで指定されるＦＩＣに、相対セクタ
番号Ｓ、キー長ＫＬおよびデータ長ＤＬを設定する。
部１１は、シリンダアドレスＣＣ、トラックヘッダＨお
よびレコード番号Ｒで指定されるＦＩＣに、相対セクタ
番号Ｓ、キー長ＫＬおよびデータ長ＤＬを設定する。
【０１３５】次に上位装置２からライト命令またはリー
ド命令を受信した時の記憶制御装置１の動作について説
明する。
ド命令を受信した時の記憶制御装置１の動作について説
明する。
【０１３６】このときの動作は、図１１および図１２に
示されるものと本質的に同じである。これらの図面に示
される処理との相違点は以下の通りである。
示されるものと本質的に同じである。これらの図面に示
される処理との相違点は以下の通りである。
【０１３７】第１に、ワードアドレスＡ１およびＡ２の
計算は不要である。これは、キャッシュメモリ１５がシ
リンダアドレスＣＣ、トラックヘッダＨおよびレコード
番号Ｒによって直接アクセスできるためである。したが
って、図１１のステップ２および図１２のステップ２
は、取り除かれる。
計算は不要である。これは、キャッシュメモリ１５がシ
リンダアドレスＣＣ、トラックヘッダＨおよびレコード
番号Ｒによって直接アクセスできるためである。したが
って、図１１のステップ２および図１２のステップ２
は、取り除かれる。
【０１３８】第２に、ＦＩＣの内容の読出／書込はキャ
ッシュメモリ１５を介して行われる。ＦＩＣの内容の読
出／書き込みの際、キャッシュメモリ１５には、シリン
ダアドレスＣＣ，トラックヘッダＨおよびレコード番号
Ｒが直接指定される。図１１のうちステップ４および６
が、図１２のうちステップ３が、それぞれこの変更を受
ける。
ッシュメモリ１５を介して行われる。ＦＩＣの内容の読
出／書き込みの際、キャッシュメモリ１５には、シリン
ダアドレスＣＣ，トラックヘッダＨおよびレコード番号
Ｒが直接指定される。図１１のうちステップ４および６
が、図１２のうちステップ３が、それぞれこの変更を受
ける。
【０１３９】第３に、ＬＢＡの内容の読出／書込はキャ
ッシュメモリ１５を介して行われる。ＬＢＡの内容の読
出／書込の際、キャッシュメモリ１５には、シリンダア
ドレスＣＣ、トラックヘッダＨおよびレコード番号Ｒが
直接指定される。ただし、ＬＢＡを指定するためのレコ
ード番号Ｒは９５である。図１１のうちステップ５およ
び６が、図１２のうちステップ３が、それぞれこの変更
を受ける。
ッシュメモリ１５を介して行われる。ＬＢＡの内容の読
出／書込の際、キャッシュメモリ１５には、シリンダア
ドレスＣＣ、トラックヘッダＨおよびレコード番号Ｒが
直接指定される。ただし、ＬＢＡを指定するためのレコ
ード番号Ｒは９５である。図１１のうちステップ５およ
び６が、図１２のうちステップ３が、それぞれこの変更
を受ける。
【０１４０】以上のように第２の実施例では、バッファ
メモリ１２の代わりに、キャッシュメモリ１５が設けら
れる。キャッシュメモリ１５は、一部のトラックのＦＩ
Ｂのみを格納する。格納されていないＦＩＢに対してア
クセスがなされたときには、記憶装置３からＦＩＢを読
み出す。このため、第２の実施例では、以下の効果が達
成される。
メモリ１２の代わりに、キャッシュメモリ１５が設けら
れる。キャッシュメモリ１５は、一部のトラックのＦＩ
Ｂのみを格納する。格納されていないＦＩＢに対してア
クセスがなされたときには、記憶装置３からＦＩＢを読
み出す。このため、第２の実施例では、以下の効果が達
成される。
【０１４１】第１の効果は、レコードの絶対セクタ番号
の計算が容易かつ高速に行えるということである。この
効果は、第１の実施例の場合と同じ理由で達成される。
の計算が容易かつ高速に行えるということである。この
効果は、第１の実施例の場合と同じ理由で達成される。
【０１４２】第２の効果は、バッファメモリ１２の内容
がデータ圧縮されないので、バッファメモリ１２の内容
を読出／書込するのに手間がかからないということであ
る。つまり、キャッシュメモリ１５の容量が小さくて
も、ＦＩＢの内容を圧縮する必要がない。この効果は、
キャッシュメモリ１５に一部のトラックのＦＩＢのみを
格納したことにより達成される。また、キャッシュメモ
リ１５はバッファメモリ１２よりも高速にアクセスする
ことが可能である。さらに、キャッシュメモリ１５は通
常のディスクキャッシュとは別に設けられるので、ＦＩ
Ｂの内容がキャッシュメモリ１５から追い出されること
もない。
がデータ圧縮されないので、バッファメモリ１２の内容
を読出／書込するのに手間がかからないということであ
る。つまり、キャッシュメモリ１５の容量が小さくて
も、ＦＩＢの内容を圧縮する必要がない。この効果は、
キャッシュメモリ１５に一部のトラックのＦＩＢのみを
格納したことにより達成される。また、キャッシュメモ
リ１５はバッファメモリ１２よりも高速にアクセスする
ことが可能である。さらに、キャッシュメモリ１５は通
常のディスクキャッシュとは別に設けられるので、ＦＩ
Ｂの内容がキャッシュメモリ１５から追い出されること
もない。
【０１４３】第３の効果は、レコードのカウント部Ｃ、
キー部Ｋおよびデータ部Ｄを、それぞれ独立にアクセス
できるというということである。この効果は、第１の実
施例の場合と同じ理由で達成される。
キー部Ｋおよびデータ部Ｄを、それぞれ独立にアクセス
できるというということである。この効果は、第１の実
施例の場合と同じ理由で達成される。
【０１４４】次に本発明の第３の実施例について図面を
参照して説明する。
参照して説明する。
【０１４５】図１７を参照すると、本実施例の記憶制御
装置１は、キャッシュメモリ１５と記憶装置３の間にデ
ータ圧縮／伸長部１６が設けられる。この他の構成につ
いては、本実施例の構成は第２の実施例のものと同じで
ある。
装置１は、キャッシュメモリ１５と記憶装置３の間にデ
ータ圧縮／伸長部１６が設けられる。この他の構成につ
いては、本実施例の構成は第２の実施例のものと同じで
ある。
【０１４６】データ圧縮／伸長部１６は、キャッシュメ
モリ１５から送出されるデータを圧縮して記憶装置３に
送出する。データ圧縮／伸長部１６は、記憶装置３から
送出されたデータを伸長してキャッシュメモリ１５に送
出する。この結果、キャッシュメモリ１５内には、ＦＩ
Ｂが通常のデータとして格納され、記憶装置３には圧縮
されたＦＩＢが格納される。
モリ１５から送出されるデータを圧縮して記憶装置３に
送出する。データ圧縮／伸長部１６は、記憶装置３から
送出されたデータを伸長してキャッシュメモリ１５に送
出する。この結果、キャッシュメモリ１５内には、ＦＩ
Ｂが通常のデータとして格納され、記憶装置３には圧縮
されたＦＩＢが格納される。
【０１４７】また、第１の実施例のバッファメモリ１２
と記憶装置３の間にデータ圧縮／伸長部１６を設けても
同様の効果が得られる。
と記憶装置３の間にデータ圧縮／伸長部１６を設けても
同様の効果が得られる。
【０１４８】第３の実施例は、第２の実施例の効果に加
え、次の第４および第５の効果をも達成する。
え、次の第４および第５の効果をも達成する。
【０１４９】第４の効果とは、記憶装置３に記憶される
ＦＩＢのデータ量を減縮できるということである。
ＦＩＢのデータ量を減縮できるということである。
【０１５０】第５の効果とは、ＦＩＢがデータ圧縮され
るにもかかわらず、制御部１４データ伸長を行う必要が
ないということである。これは、データ圧縮／伸長部１
６がキャッシュメモリ１５と記憶装置３の間に設けられ
ること、および、制御部１４はキャッシュメモリ１５を
介してＦＩＢの読出／書込を行うことによって達成され
る。
るにもかかわらず、制御部１４データ伸長を行う必要が
ないということである。これは、データ圧縮／伸長部１
６がキャッシュメモリ１５と記憶装置３の間に設けられ
ること、および、制御部１４はキャッシュメモリ１５を
介してＦＩＢの読出／書込を行うことによって達成され
る。
【０１５１】
【発明の効果】以上のように本実施例では、メモリ内に
フォーマット情報ブロックＦＩＢを格納する。ＦＩＢに
は、各レコードの相対セクタ番号Ｓ、キー長ＫＬおよび
データ長ＤＬが保持する複数のＦＩＣが含まれる。制御
部１４は、書込命令および読出命令を受信した時に、メ
モリを参照して、レコードが格納されているセクタの絶
対セクタ番号ＡＳを計算する。このため、本実施例の記
憶制御装置は以下の効果を達成する。
フォーマット情報ブロックＦＩＢを格納する。ＦＩＢに
は、各レコードの相対セクタ番号Ｓ、キー長ＫＬおよび
データ長ＤＬが保持する複数のＦＩＣが含まれる。制御
部１４は、書込命令および読出命令を受信した時に、メ
モリを参照して、レコードが格納されているセクタの絶
対セクタ番号ＡＳを計算する。このため、本実施例の記
憶制御装置は以下の効果を達成する。
【０１５２】第１の効果は、可変長形式のデータと固定
長形式のデータの間の変換を高速に行えるということで
ある。この効果はより詳細な２つの効果に還元できる。
この２つの効果とは、絶対セクタ番号の計算が容易かつ
高速に行えるという効果、および、データの伸長を経ず
にメモリの内容を参照できるという効果である。
長形式のデータの間の変換を高速に行えるということで
ある。この効果はより詳細な２つの効果に還元できる。
この２つの効果とは、絶対セクタ番号の計算が容易かつ
高速に行えるという効果、および、データの伸長を経ず
にメモリの内容を参照できるという効果である。
【０１５３】第３の効果は、従来より細かい単位でデー
タのアクセスができるということである。取り扱うデー
タがＣＫＤ形式のものであるときは、レコードのカウン
ト部Ｃ、キー部Ｋおよびデータ部Ｄを、それぞれ独立に
アクセスできるというということがこの効果に相当す
る。
タのアクセスができるということである。取り扱うデー
タがＣＫＤ形式のものであるときは、レコードのカウン
ト部Ｃ、キー部Ｋおよびデータ部Ｄを、それぞれ独立に
アクセスできるというということがこの効果に相当す
る。
【図１】 本発明の第１の実施例を示すブロック図。
【図２】 ＣＫＤ形式のデータ、および、ＣＫＤ形式の
データが固定長形式の記憶装置に格納される場合のレコ
ードとセクタの対応関係を示す図。
データが固定長形式の記憶装置に格納される場合のレコ
ードとセクタの対応関係を示す図。
【図３】 フォーマット情報ブロックの詳細を示す図。
【図４】 本発明の第１の実施例を示すブロック図。
【図５】 バッファメモリ１２の内容を示す図。
【図６】 アドレス計算部１３の動作を示す図。
【図７】 上位装置２から送出される命令の形式を示す
図。
図。
【図８】 記憶装置３に送出される命令の形式を示す
図。
図。
【図９】 フォーマット動作時における制御部１４の動
作を示す図。
作を示す図。
【図１０】 フォーマット動作時におけるフォーマット
情報作成部１１の動作を示す図。
情報作成部１１の動作を示す図。
【図１１】 ライト動作時における制御部１４の動作を
示す図。
示す図。
【図１２】 リード動作時における制御部１４の動作を
示す図。
示す図。
【図１３】 本発明の第２の実施例を示すブロック図。
【図１４】 キャッシュメモリ１５の内容を示す図。
【図１５】 キャッシュメモリ１５の動作を示す図。
【図１６】 フォーマット動作時におけるフォーマット
情報作成部１１の動作を示す図。
情報作成部１１の動作を示す図。
【図１７】 本発明の第３の実施例を示すブロック図。
１ 記憶制御装置 １１ フォーマット情報作成部 １２ バッファメモリ １３ アドレス計算部 １４ 制御部 １５ キャッシュメモリ １６ データ圧縮／伸長部 ２ 上位装置 ３ 記憶装置 ９１ 信号線 ９２ 信号線 ９３ 信号線 ＣＣ シリンダアドレス Ｈ トラックヘッダ Ｒ レコード番号 Ｃ カウント部 Ｋ キー部 Ｄ データ部 Ｓ 相対セクタ番号 ＳＮ セクタ数
Claims (9)
- 【請求項１】 可変長形式の論理レコードの読出／書込
を要求する上位装置とこの論理レコードの内容を固定長
形式で格納する記憶装置との間に設けられ前記可変長形
式のデータと前記固定長形式のデータとの間の変換を行
う記憶制御装置において、 各論理レコードに対応して設けられ前記記憶制御装置内
における前記論理レコードのアドレスを示すフォーマッ
ト情報を保持するメモリと、 前記上位装置が前記論理レコードの書込を要求したとき
には前記メモリから前記論理レコードに対応する前記フ
ォーマット情報を読み出しこのフォーマット情報を基に
書込開始アドレスを特定し前記記憶装置の前記書込開始
アドレスに対応する領域から前記上位装置から送出され
るデータを書き込み、前記上位装置が前記論理レコード
の読込を要求したときには前記メモリから前記論理レコ
ードに対応する前記フォーマット情報を読み出しこのフ
ォーマット情報を基に読出開始アドレスを特定し前記記
憶装置の前記読出開始アドレスに対応する領域からデー
タを読み出しこのデータを上位装置に送出する制御部と
を含むことを特徴とする記憶制御装置。 - 【請求項２】 前記メモリは前記記憶手段に格納される
論理レコードに対応するフォーマット情報を全て保持す
ることを特徴とする請求項１記載の記憶制御装置。 - 【請求項３】 前記フォーマット情報は前記メモリの他
に前記記憶装置にも格納されることを特徴とした請求項
１記載の記憶制御装置。 - 【請求項４】 前記メモリはキャッシュメモリであり、 このキャッシュメモリは前記記憶装置に格納される論理
レコードに対応するフォーマット情報の一部を保持し前
記制御部が要求するフォーマット情報を保持していない
ときには前記記憶装置からこのフォーマット情報を読み
出して自身に格納することを特徴とする請求項３記載の
記憶制御装置。 - 【請求項５】 前記論理レコードはＣＫＤ形式であって
カウント部とキー部とデータ部とを含み、 前記フォーマット情報は対応する前記論理レコードのキ
ー部の長さの情報とデータ部の長さの情報をも含むこと
を特徴とする請求項１記載の記憶制御装置。 - 【請求項６】 前記上位装置が前記論理レコードのデー
タ部のみの書込を要求したときに前記制御部は前記フォ
ーマット情報に含まれる前記記憶装置内における前記論
理レコードのアドレスと前記フォーマット情報に含まれ
る前記論理レコードのキー部の長さとを基にして前記書
込開始アドレスを特定し前記記憶装置の前記書込開始ア
ドレスに対応する領域から前記論理レコードのデータ部
を書き込み、 前記上位装置が前記論理レコードのデータ部のみの読出
を要求したときに前記制御部は前記フォーマット情報に
含まれる前記記憶装置内における前記前記論理レコード
のアドレスと前記フォーマット情報に含まれる前記論理
レコードのキー部の長さとを基にして前記読出開始アド
レスを特定し前記記憶装置の前記読出開始アドレスに対
応する領域からデータ部を読み出すことを特徴とする請
求項５記載の記憶制御装置。 - 【請求項７】 前記上位装置から送出された情報を基に
前記メモリおよび前記記憶装置の少なくとも一方に前記
フォーマット情報を作成するフォーマット情報作成部を
含むことを特徴とする請求項１記載の記憶制御装置。 - 【請求項８】 前記論理レコードを特定する情報を入力
し前記論理レコードに対応する前記フォーマット情報の
前記メモリ内におけるアドレスを計算するアドレス計算
部を含むことを特徴とする請求項１記載の記憶制御装
置。 - 【請求項９】 前記記憶装置に対して前記フォーマット
情報を送出するときにはこのフォーマット情報をデータ
圧縮し、前記記憶装置から前記フォーマット情報を受信
したときにはこのフォーマット情報をデータ伸長するデ
ータ圧縮／伸長部を含むことを特徴とする請求項１記載
の記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088223A JP2580998B2 (ja) | 1993-05-19 | 1994-04-26 | 記憶制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-116699 | 1993-05-19 | ||
| JP11669993 | 1993-05-19 | ||
| JP6088223A JP2580998B2 (ja) | 1993-05-19 | 1994-04-26 | 記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0736626A true JPH0736626A (ja) | 1995-02-07 |
| JP2580998B2 JP2580998B2 (ja) | 1997-02-12 |
Family
ID=26429644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088223A Expired - Fee Related JP2580998B2 (ja) | 1993-05-19 | 1994-04-26 | 記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580998B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7464321B2 (en) | 2004-11-18 | 2008-12-09 | International Business Machines Corporation | Apparatus and method to transfer information from a first information storage and retrieval system to a second information storage and retrieval system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265661A (ja) * | 1992-01-23 | 1993-10-15 | Hitachi Ltd | ディスク処理装置 |
| JPH05307440A (ja) * | 1992-03-06 | 1993-11-19 | Mitsubishi Electric Corp | データ記憶フォーマット変換方式及びその変換方法及びアクセス制御装置及びデータアクセス方法 |
-
1994
- 1994-04-26 JP JP6088223A patent/JP2580998B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265661A (ja) * | 1992-01-23 | 1993-10-15 | Hitachi Ltd | ディスク処理装置 |
| JPH05307440A (ja) * | 1992-03-06 | 1993-11-19 | Mitsubishi Electric Corp | データ記憶フォーマット変換方式及びその変換方法及びアクセス制御装置及びデータアクセス方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7464321B2 (en) | 2004-11-18 | 2008-12-09 | International Business Machines Corporation | Apparatus and method to transfer information from a first information storage and retrieval system to a second information storage and retrieval system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2580998B2 (ja) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394534A (en) | Data compression/decompression and storage of compressed and uncompressed data on a same removable data storage medium | |
| US6378031B1 (en) | Data processing apparatus and file management method therefor | |
| US6748486B2 (en) | Method, system, and data structures for superimposing data records in a first data format to memory in a second data format | |
| JP3697395B2 (ja) | 異なるデータ構造を格納するための方法及び装置 | |
| US5247646A (en) | Compressed data optical disk storage system | |
| JP3183993B2 (ja) | ディスク制御システム | |
| JPH096540A (ja) | 直接アクセス記憶装置のデータ圧縮用組込みディレクトリ方法及びディレクトリ・レコード | |
| JPH11184639A (ja) | 計算機システム | |
| US5862363A (en) | Method of controlling a disk device by disk control unit | |
| US5872955A (en) | Method and apparatus for reading and writing data in a disk drive system | |
| US20050138318A1 (en) | Apparatus and method to initialize information disposed in an information storage and retrieval system | |
| JP2580998B2 (ja) | 記憶制御装置 | |
| KR19990072581A (ko) | 데이터전송방법및장치 | |
| JP2007108853A (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
| EP0108651A2 (en) | Dynamic addressing for variable track length cache memory | |
| JP2681986B2 (ja) | 計算機システム | |
| JP3477800B2 (ja) | ディスクドライブ装置 | |
| JPH1011223A (ja) | 磁気ディスク制御装置 | |
| JPH05257810A (ja) | 情報記録再生装置および情報記録方法 | |
| JP2567903B2 (ja) | データ転送方法 | |
| JPH10112136A (ja) | Ｆｂａ−ｃｋｄ変換方式 | |
| JP2718679B2 (ja) | データ転送制御装置 | |
| JP2001325135A (ja) | データ記憶再生装置及びデータ記憶再生方法 | |
| WO1994022134A1 (en) | Buffer control for data transfer within hard disk during idle periods | |
| JPS62271029A (ja) | デイスクキヤツシユ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |