JPH07335544A - Method for manufacturing high-frequency circuit element - Google Patents

Method for manufacturing high-frequency circuit element

Info

Publication number
JPH07335544A
JPH07335544A JP13231594A JP13231594A JPH07335544A JP H07335544 A JPH07335544 A JP H07335544A JP 13231594 A JP13231594 A JP 13231594A JP 13231594 A JP13231594 A JP 13231594A JP H07335544 A JPH07335544 A JP H07335544A
Authority
JP
Japan
Prior art keywords
resist
forming
compound semiconductor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13231594A
Other languages
Japanese (ja)
Inventor
Ryuichi Hiratsuka
隆一 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP13231594A priority Critical patent/JPH07335544A/en
Publication of JPH07335544A publication Critical patent/JPH07335544A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To positively execute a process which can be executed to a part with a high step and a part with a low step in the same process. CONSTITUTION:The step between compound semiconductor layers 2, 3, and 4 on a substrate 1 and AlN layer 6 is buried by resists 10 and 11, SiO 12 is subjected to patterning on the resist 10, the resists 10 and 11 are further subjected to patterning from the opening part with the SiO 12 as a mask, a metal film 25 is formed, lift-off is performed, and then the unneeded metal film 25 on the SiO 12 is eliminated, thus forming an electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体層による
高周波増幅素子と、圧電体層による表面弾性波素子が同
一シリコン基板上の作製されている高周波回路素子の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high-frequency circuit element in which a high-frequency amplifier element having a compound semiconductor layer and a surface acoustic wave element having a piezoelectric layer are manufactured on the same silicon substrate.

【0002】[0002]

【従来の技術】化合物半導体を用いた半導体素子は、一
般にシリコン半導体を用いた素子より高速・高周波域で
動作することが可能であるため、次第にその利用が広が
っている。
2. Description of the Related Art In general, a semiconductor device using a compound semiconductor can be operated at a higher speed and a higher frequency than a device using a silicon semiconductor, and therefore its use is gradually expanding.

【0003】特に、高周波を扱う無線機器などでは、欠
くべからざる要素部品として利用され、携帯電話機に代
表されるモービルコミニュケーシュンの広がりと共に移
動体無線機器の小型軽量化により、その要素部品として
の化合物半導体素子自体の小型軽量化が求められてい
る。
In particular, it is used as an indispensable element part in radio equipment handling high frequencies, and as mobile radio equipment is made smaller and lighter with the spread of mobile communication represented by mobile phones, it is used as an element part thereof. There is a demand for reduction in size and weight of the compound semiconductor device itself.

【0004】本出願人は、このような高周波用の素子の
一つとして、化合物半導体であるガリウム砒素(GaA
s)による高周波増幅素子と、圧電体を利用した弾性表
面波フィルタを一つのシリコン基板上に作製した高周波
回路素子を開発した(特願平3−366091)。この
高周波回路素子は、シリコン基板上に、GaAs層と、
窒化アルミニウム(AlN)層を作製し、GaAs層に
はアンプなどの能動素子を形成し、AlN層には弾性表
面波フィルタを作製したものである。
The applicant of the present invention has proposed, as one of such high frequency devices, gallium arsenide (GaA) which is a compound semiconductor.
We have developed a high-frequency circuit element in which a high-frequency amplifier element according to s) and a surface acoustic wave filter using a piezoelectric material are manufactured on one silicon substrate (Japanese Patent Application No. 3-366091). This high-frequency circuit element has a GaAs layer on a silicon substrate,
An aluminum nitride (AlN) layer is formed, an active element such as an amplifier is formed on the GaAs layer, and a surface acoustic wave filter is formed on the AlN layer.

【0005】この高周波回路素子は、その製造上GaA
s層とAlN層との厚みが異なるために、その段差が問
題となる。シリコン基板上に形成されたGaAs層は、
GaAs上に作製される素子が、基板であるシリコンの
混入による影響(GaAsの導電性が変化する)を受け
ないように3〜5μmほどの厚さを必要とするのに対
し、弾性表面波フィルタはシリコン基板の影響がなく、
不必要に厚膜化することは生産性を悪くするので、Al
Nの膜厚は、1μm程度未満となっているため、その差
が2〜3μmもしくはそれ以上の段差が付いている。こ
のため、GaAs上の能動素子の電極や配線と、AlN
上の弾性表面波フィルタの電極や配線とは一度に形成す
ることができない。
This high frequency circuit element has a GaA
Since the s layer and the AlN layer have different thicknesses, the step difference becomes a problem. The GaAs layer formed on the silicon substrate is
An element manufactured on GaAs requires a thickness of about 3 to 5 μm so as not to be affected by the mixing of silicon that is a substrate (change in conductivity of GaAs), whereas a surface acoustic wave filter. Is not affected by the silicon substrate,
Since unnecessarily thickening the film deteriorates the productivity, Al
Since the film thickness of N is less than about 1 μm, there is a step difference of 2 to 3 μm or more. Therefore, the electrodes and wiring of the active element on GaAs and AlN
It cannot be formed at the same time as the electrodes and wiring of the upper surface acoustic wave filter.

【0006】そこで、従来、このように段差形状のある
場合には多層レジスト法といわれているパターニング技
術を用いる。多層レジスト法の代表的なものは、3層レ
ジスト法といわれるもので、この方法は、まず、基板面
の段差のある被加工物上に段差を埋め込むのに必要な厚
い第1層レジストを塗布し表面を平坦化して、これをベ
ークしてレジスト表面を硬化させ、このレジスト表面
に、0.1〜0.2μm程度の極薄いSiO2 膜を形成
し、その上にさらにパターニングのためのレジストを塗
布し、フォトリソグラフィーによりレジストをパターニ
ングして、その後、第1層レジストとSiO2 膜をRI
Eなどによってパターニングしてから、基板面の被加工
物をパターニングするものである。
Therefore, conventionally, when there is such a step shape, a patterning technique called a multi-layer resist method is used. A typical multi-layer resist method is called a three-layer resist method. In this method, first, a thick first-layer resist required for embedding a step on a work piece having a step on the substrate surface is applied. Then, the surface is flattened and baked to harden the resist surface. An extremely thin SiO 2 film of about 0.1 to 0.2 μm is formed on the resist surface, and a resist for further patterning is formed thereon. Is applied, the resist is patterned by photolithography, and then the first layer resist and the SiO 2 film are RI
After patterning with E or the like, the workpiece on the substrate surface is patterned.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た高周波回路素子は、その段差が3μmと大きく、ま
た、段差の低い部分であるAlN膜の領域は数mm2
広いために、多層レジスト法では、第1層レジスト塗布
時にその表面を完全に平坦化することができず、段差の
高い部分(GaAs表面)と段差の低い部分(AlN表
面)に1μm以下の微細パターンを同時に形成すること
は困難である。
However, in the high-frequency circuit element described above, the step difference is as large as 3 μm, and the area of the AlN film, which is the low step difference portion, is as large as several mm 2. , The surface cannot be completely flattened at the time of applying the first layer resist, and it is difficult to simultaneously form a fine pattern of 1 μm or less on a high step portion (GaAs surface) and a low step portion (AlN surface). Is.

【0008】もちろん、段差の高い部分と低い部分を別
々に、レジスト塗布、フォトリソグラフィーを繰り返す
ことによってパターニングして、高周波回路素子を作製
することは可能であるが、この様な製造方法を行うとす
れば、一度で済む工程を繰り返し行わなければならず、
また、単にレジスト塗布、フォトリソグラフィー、被加
工物のエッチングを繰り返せばよいものではなく、例え
ば、段差の高い部分と低い部分ではフォトリソグラフィ
ーの際の焦点深度の調節が必要となるなど、その生産性
が悪く、量産化には向いていない言った問題がある。
Of course, it is possible to fabricate a high-frequency circuit element by separately patterning a high-step portion and a low-step portion by repeating resist coating and photolithography. However, if such a manufacturing method is used, If you do, you have to repeat the process that you only need to do once,
Further, it is not necessary to simply repeat the resist coating, photolithography, and etching of the workpiece, and for example, it is necessary to adjust the depth of focus at the time of photolithography in the high and low steps, However, there is a problem that is not suitable for mass production.

【0009】そこで、本発明の目的は、段差によって隔
てられた高い部分と低い部分に、同一工程で行える工程
を一度に実行することが可能な高周波回路素子の製造方
法を提供することである。
Therefore, an object of the present invention is to provide a method of manufacturing a high-frequency circuit element capable of simultaneously performing the same process on a high portion and a low portion separated by a step.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
の本発明は、化合物半導体層による高周波増幅素子と、
圧電体層による表面弾性波素子が同一シリコン基板上に
作製されている高周波回路素子の製造方法であって、前
記シリコン基板上の前記高周波増幅素子が形成される部
分に化合物半導体層を形成する工程と、上記工程を経た
結果物上の少なくとも前記化合物半導体層が覆われるよ
うに絶縁膜を形成する工程と、前記シリコン基板上の少
なくとも前記表面弾性波素子が形成される部分に圧電体
層を形成する工程と、前記化合物半導体層を覆っている
前記絶縁膜の前記高周波増幅素子の少なくとも一つの電
極が形成される部分を除去し、該電極を形成する工程
と、前記圧電体層上の一部に、前記化合物半導体層と前
記圧電体層との段差に相当する厚さの第1レジストを形
成する工程と、上記工程を経た結果物上に、誘電体膜を
成膜する工程と、該誘電体膜の上に、第2レジストを成
膜する工程と、該第2レジストをパターニングする工程
と、該パターニングする工程によりパターニングされた
前記第2レジストをマスクとして、前記誘電体膜と前記
第1レジストをパターニングする工程と、上記工程を経
た結果物上に、金属膜を成膜する工程と、前記第1レジ
ストおよび前記誘電体膜を除去し、その上にある前記金
属膜の不要な部分を除去する工程と、を具備することを
特徴とする高周波回路素子の製造方法である。
The present invention for achieving the above object comprises a high frequency amplifying device using a compound semiconductor layer,
A method of manufacturing a high-frequency circuit device, wherein a surface acoustic wave device using a piezoelectric layer is manufactured on the same silicon substrate, wherein a compound semiconductor layer is formed on a portion of the silicon substrate where the high-frequency amplification device is formed. And a step of forming an insulating film so as to cover at least the compound semiconductor layer on the result of the above steps, and forming a piezoelectric layer on at least a portion of the silicon substrate where the surface acoustic wave element is formed. And a step of removing at least one electrode of the high-frequency amplification element of the insulating film covering the compound semiconductor layer to form the electrode, and a part of the piezoelectric layer. A step of forming a first resist having a thickness corresponding to a step between the compound semiconductor layer and the piezoelectric layer, and a step of forming a dielectric film on the resultant obtained through the steps, A step of forming a second resist on the electric conductor film, a step of patterning the second resist, and a step of using the second resist patterned by the patterning step as a mask, the dielectric film and the 1 a step of patterning a resist, a step of forming a metal film on a product obtained through the above steps, a step of removing the first resist and the dielectric film, and an unnecessary portion of the metal film thereon. And a step of removing the.

【0011】また上記目的を達成するための本発明は、
化合物半導体層による高周波増幅素子と、圧電体層によ
る表面弾性波素子が同一シリコン基板上に作製されてい
る高周波回路素子の製造方法であって、前記シリコン基
板上に前記化合物半導体層を形成する工程と、該化合物
半導体層の一部を除去し、前記シリコン基板を露出させ
る工程と、上記工程を経た結果物上に、絶縁膜を形成す
る工程と、該絶縁膜の一部を除去し、前記シリコン基板
面の一部を露出させる工程と、上記工程を経た結果物上
に、圧電体層を形成する工程と、該圧電体層の一部を除
去し、前記絶縁膜の一部を露出させる工程と、該工程に
より露出している前記絶縁膜の一部を除去し、前記化合
物半導体層の一部を露出させる工程と、該工程により露
出している前記化合物半導体層上に前記高周波増幅素子
のソース電極およびドレイン電極を形成する工程と、前
記圧電体層上の一部に、前記化合物半導体層と前記圧電
体層との段差に相当する厚さの第1レジストを形成し、
パターニングする工程と、上記工程を経た結果物上に、
誘電体膜を成膜する工程と、該誘電体膜の上に、第2レ
ジストを形成する工程と、該第2レジストをパターニン
グする工程と、該パターニングする工程によりパターニ
ングされた前記第2レジストをマスクとして、前記誘電
体膜と前記第1レジストをパターニングする工程と、上
記工程を経た結果物上に、金属膜を成膜する工程と、前
記第1レジストおよび前記誘電体膜を除去し、その上に
ある前記金属膜の不要な部分を除去する工程と、を具備
することを特徴とする高周波回路素子の製造方法であ
る。
The present invention for achieving the above object is
A method of manufacturing a high-frequency circuit element, wherein a high-frequency amplification element having a compound semiconductor layer and a surface acoustic wave element having a piezoelectric layer are produced on the same silicon substrate, the method comprising forming the compound semiconductor layer on the silicon substrate. A step of removing a part of the compound semiconductor layer to expose the silicon substrate, a step of forming an insulating film on a product obtained through the above steps, and a step of removing a part of the insulating film, A step of exposing a part of the surface of the silicon substrate, a step of forming a piezoelectric layer on the result of the above steps, and a step of removing a part of the piezoelectric layer to expose a part of the insulating film. A step, a step of removing a part of the insulating film exposed by the step to expose a part of the compound semiconductor layer, and the high frequency amplification element on the compound semiconductor layer exposed by the step Source electrode and And forming a drain electrode, on a part of the piezoelectric layer to form a first resist thickness corresponding to the step between the piezoelectric layer and the compound semiconductor layer,
On the step of patterning and the result of the above steps,
A step of forming a dielectric film; a step of forming a second resist on the dielectric film; a step of patterning the second resist; and a step of patterning the second resist by the patterning step. As a mask, the step of patterning the dielectric film and the first resist, the step of depositing a metal film on the product obtained through the above steps, the first resist and the dielectric film are removed, and And a step of removing an unnecessary portion of the metal film above, the method for manufacturing a high-frequency circuit element.

【0012】さらに上記目的を達成するための本発明
は、化合物半導体層による高周波増幅素子と、圧電体層
による表面弾性波素子が同一シリコン基板上に作製され
ている高周波回路素子の製造方法であって、前記シリコ
ン基板上に前記化合物半導体層を形成する工程と、該化
合物半導体層の一部を除去し、前記シリコン基板を露出
させる工程と、上記工程を経た結果物上に、絶縁膜を形
成する工程と、該絶縁膜の一部を除去し、前記シリコン
基板面の一部を露出させる工程と、上記工程を経た結果
物上に、圧電体層を形成する工程と、該圧電体層の一部
を除去し、前記絶縁膜の一部を露出させる工程と、該工
程により露出している前記絶縁膜の一部を除去し、前記
化合物半導体層の一部を露出させる工程と、該工程によ
り露出している前記化合物半導体層上に前記高周波増幅
素子のソース電極およびドレイン電極を形成する工程
と、前記圧電体層上の一部に、前記化合物半導体層と前
記圧電体層との段差に相当する厚さの第1レジストを形
成し、パターニングする工程と、上記工程を経た結果物
上に、中間レジスト層を形成する工程と、該中間レジス
ト上に、誘電体膜を成膜する工程と、該誘電体膜の上
に、第2レジストを成膜する工程と、該第2レジストを
パターニングする工程と、該パターニングする工程によ
りパターニングされた前記第2レジストをマスクとし
て、前記誘電体膜と前記第1レジストをパターニングす
る工程と、上記工程を経た結果物上に、金属膜を成膜す
る工程と、前記第1レジストおよび中間レジストを除去
し、その上にある前記誘電体膜および前記金属膜の不要
な部分を除去する工程と、を具備することを特徴とする
高周波回路素子の製造方法である。
Further, the present invention for achieving the above object is a method for producing a high frequency circuit element in which a high frequency amplifying element having a compound semiconductor layer and a surface acoustic wave element having a piezoelectric layer are formed on the same silicon substrate. A step of forming the compound semiconductor layer on the silicon substrate, a step of removing a part of the compound semiconductor layer to expose the silicon substrate, and an insulating film formed on the result of the above steps. And a step of removing a part of the insulating film to expose a part of the silicon substrate surface, a step of forming a piezoelectric layer on the resultant product after the above steps, and a step of forming the piezoelectric layer. Removing a part of the insulating film, exposing a part of the insulating film exposed by the process, exposing a part of the compound semiconductor layer; Exposed by Forming a source electrode and a drain electrode of the high-frequency amplification element on the compound semiconductor layer, and forming a part of the piezoelectric layer with a thickness corresponding to a step between the compound semiconductor layer and the piezoelectric layer. A step of forming and patterning a first resist, a step of forming an intermediate resist layer on the result of the above steps, a step of forming a dielectric film on the intermediate resist, and a step of forming the dielectric film. A step of forming a second resist on the above, a step of patterning the second resist, and the dielectric film and the first resist using the second resist patterned by the patterning step as a mask. A step of patterning, a step of forming a metal film on the product obtained through the above steps, a step of removing the first resist and the intermediate resist, and a step of forming the dielectric film and the gold on the step. Is a manufacturing method of a high-frequency circuit element characterized by comprising a step of removing unnecessary portions of the film.

【0013】[0013]

【作用】上述のように構成された本発明は、第1レジス
トを化合物半導体層と圧電体層との段差に相当する厚み
となるように圧電体上に形成し、パターニングして、段
差の低い部分である圧電体層上にのみ残し、段差を埋め
て化合物半導体層表面と同じ高さとすることにより基板
表面を平坦化し、その上に、誘電体膜を成膜して、第2
レジストを塗布し、この第2レジストをフォトリソグラ
フィーによりパターニングする。そして、パターニング
された第2レジストをマスクとして誘電体膜および第1
レジストをパターニングする。これにより、化合物半導
体層上にあっては第2レジストとその下の誘電体膜が化
合物半導体を加工するためのマスク材となり、圧電体層
上にあっては、誘電体膜および第1レジストが圧電体層
加工のためのマスク材となる。そして、このマスク材を
利用し、その上から、金属膜を成膜した後、第1レジス
トおよび誘電体膜上の構造物を除去することによって高
周波増幅素子と、表面弾性波素子の電極、および高周波
増幅素子と表面弾性波素子を接続するための配線が同時
に形成される。
According to the present invention configured as described above, the first resist is formed on the piezoelectric body so as to have a thickness corresponding to the step between the compound semiconductor layer and the piezoelectric layer, and is patterned to reduce the step. The surface of the substrate is flattened by leaving it only on the piezoelectric layer, which is a portion, and filling the step to have the same height as the surface of the compound semiconductor layer.
A resist is applied, and this second resist is patterned by photolithography. Then, using the patterned second resist as a mask, the dielectric film and the first
Pattern the resist. As a result, the second resist and the dielectric film thereunder serve as a mask material for processing the compound semiconductor on the compound semiconductor layer, and the dielectric film and the first resist on the piezoelectric layer. It serves as a mask material for processing the piezoelectric layer. Then, using this mask material, a metal film is formed on the mask material, and then the structure on the first resist and the dielectric film is removed to remove the high-frequency amplifier element, the surface acoustic wave element electrode, and Wiring for connecting the high frequency amplification element and the surface acoustic wave element is simultaneously formed.

【0014】また本発明は、前記第1レジスト上に中間
レジストを形成することで、以後の工程である誘電体膜
や、金属膜の不要な部分をレジストを溶解する有機溶剤
によって一度に除去することができる。
Further, according to the present invention, an intermediate resist is formed on the first resist so that unnecessary portions of the dielectric film and the metal film, which are the subsequent steps, are removed at once by an organic solvent that dissolves the resist. be able to.

【0015】[0015]

【実施例】以下、添付した図面を参照して本発明を適用
した実施例を説明する。なお、同一機能の部材に付いて
は同一付号を付した。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In addition, the same number is attached to the member having the same function.

【0016】実施例1 図1は、本発明を適用した高周波集積回路素子の製造工
程の一実施例を説明するための工程順に示す断面図であ
る。この製造方法は、まず、図1に示すように、比抵抗
10〜50Ωcmのシリコン基板1上に、化合物半導体
層として、厚さ1.5μmのノンドープ高純度のi−G
aAs層2と、ノンドープのi−AlGaAs層3と、
能動層となるSiなどの不純物をドープしたn−GaA
s層4とを公知の2段階成長法によりエピタキシャル成
長させる。すなわち、始めに、低温(400℃)で、ご
く薄く(例えば200Å程度)i−GaAs層2を成長
させ、続いて常温により1.5μmとなるまで成長させ
る。膜厚が1.5μmに達したら、続いて、AlGaA
s層3を温度700℃にて1.5μmまで成長させる。
さらに、シランやジシランなどのSi不純物源を導入し
ながら、n−GaAs層4を成長させる。これによりG
aAs層2とAlGaAs層3およびn−GaAs層4
が積層された化合物半導体層が3.2μmとなる。
Embodiment 1 FIGS. 1A to 1C are sectional views showing the steps of manufacturing a high frequency integrated circuit device to which the present invention is applied in order of steps. In this manufacturing method, as shown in FIG. 1, first, a non-doped high-purity i-G having a thickness of 1.5 μm is formed as a compound semiconductor layer on a silicon substrate 1 having a specific resistance of 10 to 50 Ωcm.
an aAs layer 2, a non-doped i-AlGaAs layer 3, and
N-GaA doped with impurities such as Si to be an active layer
The s-layer 4 and the s-layer 4 are epitaxially grown by a known two-step growth method. That is, first, a very thin (for example, about 200 Å) i-GaAs layer 2 is grown at a low temperature (400 ° C.), and then grown to a thickness of 1.5 μm at room temperature. When the film thickness reaches 1.5 μm, continue with AlGaA
The s layer 3 is grown at a temperature of 700 ° C. to 1.5 μm.
Further, the n-GaAs layer 4 is grown while introducing a Si impurity source such as silane or disilane. This makes G
aAs layer 2, AlGaAs layer 3, and n-GaAs layer 4
The compound semiconductor layer in which is laminated has a thickness of 3.2 μm.

【0017】次いで、レジスト塗布、フォトリソグラフ
ィーによりマスク材を形成して、フッ酸と過酸化水素水
の混合エッチング液によりGaAs層2とAlGaAs
層3およびn−GaAs層4よりなる化合物半導体層を
メサエッチングして一部を除去する。次いで、全面にS
iO2 膜5をプラズマCVD法により厚さ2000Å程
度成膜して、フォトリソグラフィーおよびフッ酸(H
F)とフッ化アンモニウム(NH4 F)の水溶液による
エッチングを行って、化合物半導体層のみに、SiO2
膜5を残す。なお、図1は、ここまでの工程を経た状態
の断面図である。
Next, a mask material is formed by resist coating and photolithography, and the GaAs layer 2 and AlGaAs are formed by a mixed etching solution of hydrofluoric acid and hydrogen peroxide.
A part of the compound semiconductor layer composed of the layer 3 and the n-GaAs layer 4 is removed by mesa etching. Then S on the entire surface
An io 2 film 5 is formed to a thickness of about 2000 Å by plasma CVD, and photolithography and hydrofluoric acid (H
F) and ammonium fluoride (NH 4 F) in an aqueous solution to etch only the compound semiconductor layer to form SiO 2
Leave the membrane 5. Note that FIG. 1 is a cross-sectional view of the state after the steps up to here.

【0018】次に、図2に示すように、ECR(Electr
on Cyclotron Resonance:電子サイクロトロン共鳴)C
VDにより、圧電体層であるAlN層6を0.5μm程
度形成する。そしてレジスト塗布、フォトリソグラフィ
ーおよびNaOH水溶液によるエッチングを行って、A
lN層6の一部を除去して、高周波増幅素子となるFE
Tを形成する部分の化合物半導体層上のSiO2 膜5を
露出される。
Next, as shown in FIG. 2, ECR (Electr
on Cyclotron Resonance: Electron Cyclotron Resonance) C
The AlN layer 6, which is a piezoelectric layer, is formed by VD to a thickness of about 0.5 μm. Then, resist coating, photolithography, and etching with a NaOH aqueous solution are performed, and A
FE which becomes a high frequency amplification element by removing a part of the 1N layer 6
The SiO 2 film 5 on the compound semiconductor layer in the portion forming T is exposed.

【0019】次に、図3に示すように、SiO2 膜5の
一部をレジスト塗布、フォトリソグラフィーおよびエッ
チングにより除去し、続いて、SiO2 膜5を除去した
部分にAuGe/Ni/Auの金属膜を蒸着して、リフ
トオフ(レジストの除去)し、FETのソース電極20
およびドレイン電極21を形成し、合金化熱処理(45
0℃)を行う。
Next, as shown in FIG. 3, a portion of the resist coating of SiO 2 film 5 is removed by photolithography and etching, followed by the partial removal of the SiO 2 film 5 of AuGe / Ni / Au A metal film is vapor-deposited, lifted off (resist removed), and the source electrode 20 of the FET
And a drain electrode 21 are formed, and an alloying heat treatment (45
0 ° C.).

【0020】次に、図4に示すように、化合物半導体層
と、AlN層6との段差に相当する厚さの第1レジスト
10を塗布し、フォトリソグラフィーによりAlN層6
上のみに第1レジスト10を残し、ポストベークにより
硬化させる。
Next, as shown in FIG. 4, a first resist 10 having a thickness corresponding to the step between the compound semiconductor layer and the AlN layer 6 is applied, and the AlN layer 6 is subjected to photolithography.
The first resist 10 is left only on the upper side, and is cured by post baking.

【0021】次に、図5に示すように、上記工程を経た
結果物上全面に、中間レジスト層11および誘電体膜で
あるSiO膜12を塗布する。中間レジスト層11の厚
さは2〜2.5μm程あれば十分であり、SiO膜12
の厚さは、1000Å程度である。なお、この中間レジ
スト層11は、SiO膜12がすでに形成されているソ
ース、ドレイン電極の金属やAlN層6の露出している
部分に直接接触するのを避けて、以降の工程において、
これより上に形成される構造物を除去する際に、工程を
容易にするためののものであり、必ずしも必要となるも
のではない。
Next, as shown in FIG. 5, an intermediate resist layer 11 and a SiO film 12 which is a dielectric film are applied on the entire surface of the resultant product after the above steps. It suffices if the intermediate resist layer 11 has a thickness of about 2 to 2.5 μm.
Has a thickness of about 1000Å. The intermediate resist layer 11 avoids direct contact with the metal of the source and drain electrodes where the SiO film 12 is already formed and the exposed portion of the AlN layer 6, and in the subsequent steps,
This is for the purpose of facilitating the process when removing the structure formed above this, and is not always necessary.

【0022】次に、図6に示すように、SiO膜12上
に、第2レジスト13を塗布し、これを必要なパターン
にフォトリソグラフィーによりパターニングする。
Next, as shown in FIG. 6, a second resist 13 is applied on the SiO film 12 and patterned into a required pattern by photolithography.

【0023】次に、図7に示すように、第2レジスト1
3の開口部から、エッチングガスをCF4 のRIEによ
って、SiO膜12をエッチングする。
Next, as shown in FIG. 7, the second resist 1
The SiO film 12 is etched through the opening 3 by RIE using CF 4 as an etching gas.

【0024】次に、図8に示すように、酸素(O2 )ま
たはオゾン(O3 )によるRIEにより、第2レジスト
13と、SiO膜12の開口部から第1レジスト10お
よび中間レジスト11をエッチングする。ここでは、レ
ジストの除去に通常使われているアッシャーではなく、
RIEを用いたのは、図示するように、RIEの異方性
エッチングによって、第1レジストを垂直にエッチング
するためである。なお、この工程によって、図示するよ
うに、第2レジスト13は完全になくなるが、エッチン
グガスが酸素またはオゾンとすることで、SiO膜12
はまったくエッチングされずに残る。
Next, as shown in FIG. 8, the second resist 13 and the first resist 10 and the intermediate resist 11 are opened from the openings of the SiO film 12 by RIE using oxygen (O 2 ) or ozone (O 3 ). Etching. Here, instead of the asher normally used for resist removal,
The reason why RIE is used is that the first resist is vertically etched by anisotropic etching of RIE as shown in the figure. Although the second resist 13 is completely removed by this step as shown in the drawing, the SiO film 12 is formed by using oxygen or ozone as an etching gas.
Remains unetched at all.

【0025】次に、図9に示すように、FETのゲート
電極を形成するために、上記工程を経た結果物をフッ酸
とフッ化アンモニウムの混合エッチング液に浸漬して、
SiO2 の露出している部分をエッチングする。なお、
SiOやAlNおよびレジストは、フッ酸とフッ化アン
モニウムの混合エッチング液には溶けないので、エッチ
ングされない。
Next, as shown in FIG. 9, in order to form the gate electrode of the FET, the product obtained through the above steps is immersed in a mixed etching solution of hydrofluoric acid and ammonium fluoride,
The exposed part of SiO 2 is etched. In addition,
Since SiO, AlN, and resist are insoluble in the mixed etching solution of hydrofluoric acid and ammonium fluoride, they are not etched.

【0026】次に、図10に示すように、FETのゲー
ト電極を形成する部分(前記工程においてSiO2 膜を
除去した部分)のn−GaAs層5を約1000〜25
00Å程度フッ酸(HF)と過酸化水素水(H2 2
の混合エッチング液によりゲートリセスエッチングを行
う。なお、この工程は、本実施例のFETがMESFE
Tのためである。
Next, as shown in FIG. 10, the n-GaAs layer 5 in the portion where the gate electrode of the FET is formed (the portion where the SiO 2 film is removed in the above-mentioned step) is applied to about 1000-25.
About 00Å hydrofluoric acid (HF) and hydrogen peroxide solution (H 2 O 2 )
Gate recess etching is performed with the mixed etching solution of. In addition, in this step, the FET of this embodiment is MESFE
Because of T.

【0027】次に、図11に示すように、ゲート電極お
よび表面弾性波素子の電極となるAl膜25を蒸着す
る。
Next, as shown in FIG. 11, an Al film 25 to be a gate electrode and an electrode of the surface acoustic wave device is deposited.

【0028】次に、図12に示すように、アセトンやア
ルコールなどの有機溶剤により、第1レジスト10と、
中間レジスト11を溶解して、その上の不要な金属膜や
SiO膜などをリフトオフして、除去する。なお、ここ
で、上記中間レジスト層11を形成しなかった場合に
は、第1レジスト10を除去後、基板全面をエッチング
ガスにCF4 などを用い、SiOのみを選択的にエッチ
ングする条件にて、CDEを行い不要なSiOをエッチ
ングすると良い。
Next, as shown in FIG. 12, the first resist 10 and the first resist 10 are formed by using an organic solvent such as acetone or alcohol.
The intermediate resist 11 is dissolved, and unnecessary metal films, SiO films, and the like thereon are lifted off and removed. If the intermediate resist layer 11 is not formed, the first resist 10 is removed, and then CF4 or the like is used as an etching gas on the entire surface of the substrate under the condition that only SiO is selectively etched. CDE is preferably performed to etch unnecessary SiO.

【0029】以上により、化合物半導体に高周波増幅素
子となるFETとAlN層上の表面弾性波素子が一つの
シリコン基板上に作製され、その電極は、1μm以下の
ものを段差のある化合物半導体層上とAlN層上に同時
に作成することができる。
As described above, the compound semiconductor FET and the surface acoustic wave device on the AlN layer are formed on one silicon substrate as the high frequency amplifying device, and the electrode thereof is 1 μm or less on the stepped compound semiconductor layer. And on the AlN layer at the same time.

【0030】なお、上記実施例においては、高周波増幅
素子となるFETはMESFETであるが、本発明はこ
れに限られることなく、化合物半導体の層構造や、化合
物半導体材料を適宜変更することにより、HEMTなど
MESFET以外のFETを作製することも可能であ
る。
In the above embodiments, the high frequency amplifying element FET is a MESFET, but the present invention is not limited to this, and the layer structure of the compound semiconductor and the compound semiconductor material can be changed as appropriate. It is also possible to manufacture FETs other than MESFET, such as HEMT.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
高さの高い段差があり、しかも段差の一方の面積が広い
半導体素子製造において、段差の高い部分と、低い部分
での同一工程を一度に行うことが可能となり、半導体素
子製造における量産性が向上する。
As described above, according to the present invention,
When manufacturing a semiconductor element that has a high step and a large area on one side of the step, it is possible to perform the same process at a high step portion and a low step portion at the same time, improving mass productivity in semiconductor element production. To do.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明を適用した高周波回路素子の製造方法
を工程順に説明するための断面図である。
FIG. 1 is a cross-sectional view for explaining a method of manufacturing a high-frequency circuit element to which the present invention is applied in order of steps.

【図2】 図1に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, following the steps in FIG. 1 in order of steps.

【図3】 図2に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 3 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, following step order in the order of steps.

【図4】 図3に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, in order of steps subsequent to FIG.

【図5】 図4に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 5 is a cross-sectional view for explaining the manufacturing method of the high-frequency circuit element to which the present invention is applied, in the order of steps, continuing from FIG. 4;

【図6】 図5に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 6 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, in order of steps, following FIG. 5;

【図7】 図6に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 7 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, in order of steps, following FIG. 6;

【図8】 図7に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 8 is a cross-sectional view for explaining the manufacturing method of the high-frequency circuit element to which the present invention is applied, in the order of steps, continuing from FIG. 7;

【図9】 図8に続く本発明を適用した高周波回路素子
の製造方法を工程順に説明するための断面図である。
FIG. 9 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, in the order of steps, continuing from FIG. 8;

【図10】 図9に続く本発明を適用した高周波回路素
子の製造方法を工程順に説明するための断面図である。
FIG. 10 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention has been applied, in the order of steps, continuing from FIG. 9;

【図11】 図10に続く本発明を適用した高周波回路
素子の製造方法を工程順に説明するための断面図であ
る。
FIG. 11 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention is applied, in the order of steps, continuing from FIG. 10;

【図12】 図11に続く本発明を適用した高周波回路
素子の製造方法を工程順に説明するための断面図であ
る。
FIG. 12 is a cross-sectional view for explaining the method of manufacturing the high-frequency circuit element to which the present invention has been applied, in the order of steps, continuing from FIG. 11;

【符号の説明】[Explanation of symbols]

1…シリコン基板、 2…i−GaAs層、3…
i−AlGaAs層、 4…n−GaAs層、5…Si
2 膜、 6…AlN層、10…第1レジスト
層、 11…中間レジスト層、12…SiO膜、
13…第2レジスト、25…Al金属膜。
1 ... Silicon substrate, 2 ... i-GaAs layer, 3 ...
i-AlGaAs layer, 4 ... n-GaAs layer, 5 ... Si
O 2 film, 6 ... AlN layer, 10 ... First resist layer, 11 ... Intermediate resist layer, 12 ... SiO film,
13 ... 2nd resist, 25 ... Al metal film.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812 21/338 H03H 3/08 7259−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 29/812 21/338 H03H 3/08 7259-5J

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 化合物半導体層による高周波増幅素子
と、圧電体層による表面弾性波素子が同一シリコン基板
上に作製されている高周波回路素子の製造方法であっ
て、 前記シリコン基板上の前記高周波増幅素子が形成される
部分に化合物半導体層を形成する工程と、 上記工程を経た結果物上の少なくとも前記化合物半導体
層が覆われるように絶縁膜を形成する工程と、 前記シリコン基板上の少なくとも前記表面弾性波素子が
形成される部分に圧電体層を形成する工程と、 前記化合物半導体層を覆っている前記絶縁膜の前記高周
波増幅素子の少なくとも一つの電極が形成される部分を
除去し、該電極を形成する工程と、 前記圧電体層上の一部に、前記化合物半導体層と前記圧
電体層との段差に相当する厚さの第1レジストを形成す
る工程と、 上記工程を経た結果物上に、誘電体膜を成膜する工程
と、 該誘電体膜の上に、第2レジストを成膜する工程と、 該第2レジストをパターニングする工程と、 該パターニングする工程によりパターニングされた前記
第2レジストをマスクとして、前記誘電体膜と前記第1
レジストをパターニングする工程と、 上記工程を経た結果物上に、金属膜を成膜する工程と、 前記第1レジストおよび前記誘電体膜を除去し、その上
にある前記金属膜の不要な部分を除去する工程と、を具
備することを特徴とする高周波回路素子の製造方法。
1. A method of manufacturing a high-frequency circuit element, wherein a high-frequency amplifier element made of a compound semiconductor layer and a surface acoustic wave element made of a piezoelectric layer are manufactured on the same silicon substrate. A step of forming a compound semiconductor layer in a portion where an element is formed, a step of forming an insulating film so as to cover at least the compound semiconductor layer on the result of the above steps, and at least the surface of the silicon substrate A step of forming a piezoelectric layer in a portion where an acoustic wave element is formed, and removing a portion of the insulating film covering the compound semiconductor layer where at least one electrode of the high frequency amplification element is formed, And a step of forming a first resist having a thickness corresponding to a step between the compound semiconductor layer and the piezoelectric layer on a part of the piezoelectric layer, A step of forming a dielectric film on the resultant obtained through the above steps, a step of forming a second resist on the dielectric film, a step of patterning the second resist, and a step of patterning Using the second resist patterned by the process as a mask, the dielectric film and the first
A step of patterning a resist, a step of forming a metal film on a product obtained through the above steps, a step of removing the first resist and the dielectric film, and removing unnecessary portions of the metal film thereon. And a step of removing the high-frequency circuit element.
【請求項2】 化合物半導体層による高周波増幅素子
と、圧電体層による表面弾性波素子が同一シリコン基板
上に作製されている高周波回路素子の製造方法であっ
て、 前記シリコン基板上に前記化合物半導体層を形成する工
程と、 該化合物半導体層の一部を除去し、前記シリコン基板を
露出させる工程と、 上記工程を経た結果物上に、絶縁膜を形成する工程と、 該絶縁膜の一部を除去し、前記シリコン基板面の一部を
露出させる工程と、 上記工程を経た結果物上に、圧電体層を形成する工程
と、 該圧電体層の一部を除去し、前記絶縁膜の一部を露出さ
せる工程と、 該工程により露出している前記絶縁膜の一部を除去し、
前記化合物半導体層の一部を露出させる工程と、 該工程により露出している前記化合物半導体層上に前記
高周波増幅素子のソース電極およびドレイン電極を形成
する工程と、 前記圧電体層上の一部に、前記化合物半導体層と前記圧
電体層との段差に相当する厚さの第1レジストを形成
し、パターニングする工程と、 上記工程を経た結果物上に、誘電体膜を成膜する工程
と、 該誘電体膜の上に、第2レジストを形成する工程と、 該第2レジストをパターニングする工程と、 該パターニングする工程によりパターニングされた前記
第2レジストをマスクとして、前記誘電体膜と前記第1
レジストをパターニングする工程と、 上記工程を経た結果物上に、金属膜を成膜する工程と、 前記第1レジストおよび前記誘電体膜を除去し、その上
にある前記金属膜の不要な部分を除去する工程と、を具
備することを特徴とする高周波回路素子の製造方法。
2. A method of manufacturing a high-frequency circuit device, wherein a high-frequency amplifier device having a compound semiconductor layer and a surface acoustic wave device having a piezoelectric layer are manufactured on the same silicon substrate, wherein the compound semiconductor is formed on the silicon substrate. A step of forming a layer, a step of removing a part of the compound semiconductor layer to expose the silicon substrate, a step of forming an insulating film on a product obtained through the above steps, and a part of the insulating film. Is removed to expose a part of the surface of the silicon substrate, a step of forming a piezoelectric layer on the result of the above steps, a part of the piezoelectric layer is removed, and the insulating film And a step of exposing a part of the insulating film exposed by the step,
Exposing a part of the compound semiconductor layer, forming a source electrode and a drain electrode of the high frequency amplification element on the compound semiconductor layer exposed by the step, and forming a part of the piezoelectric layer A step of forming and patterning a first resist having a thickness corresponding to a step between the compound semiconductor layer and the piezoelectric layer, and a step of forming a dielectric film on the resultant product after the above steps. Forming a second resist on the dielectric film, patterning the second resist, and using the second resist patterned by the patterning process as a mask, the dielectric film and the dielectric film First
A step of patterning a resist, a step of forming a metal film on a product obtained through the above steps, a step of removing the first resist and the dielectric film, and removing unnecessary portions of the metal film thereon. And a step of removing the high-frequency circuit element.
【請求項3】 化合物半導体層による高周波増幅素子
と、圧電体層による表面弾性波素子が同一シリコン基板
上に作製されている高周波回路素子の製造方法であっ
て、 前記シリコン基板上に前記化合物半導体層を形成する工
程と、 該化合物半導体層の一部を除去し、前記シリコン基板を
露出させる工程と、 上記工程を経た結果物上に、絶縁膜を形成する工程と、 該絶縁膜の一部を除去し、前記シリコン基板面の一部を
露出させる工程と、 上記工程を経た結果物上に、圧電体層を形成する工程
と、 該圧電体層の一部を除去し、前記絶縁膜の一部を露出さ
せる工程と、 該工程により露出している前記絶縁膜の一部を除去し、
前記化合物半導体層の一部を露出させる工程と、 該工程により露出している前記化合物半導体層上に前記
高周波増幅素子のソース電極およびドレイン電極を形成
する工程と、 前記圧電体層上の一部に、前記化合物半導体層と前記圧
電体層との段差に相当する厚さの第1レジストを形成
し、パターニングする工程と、 上記工程を経た結果物上に、中間レジスト層を形成する
工程と、 該中間レジスト上に、誘電体膜を成膜する工程と、 該誘電体膜の上に、第2レジストを成膜する工程と、 該第2レジストをパターニングする工程と、 該パターニングする工程によりパターニングされた前記
第2レジストをマスクとして、前記誘電体膜と前記第1
レジストをパターニングする工程と、 上記工程を経た結果物上に、金属膜を成膜する工程と、 前記第1レジストおよび中間レジストを除去し、その上
にある前記誘電体膜および前記金属膜の不要な部分を除
去する工程と、を具備することを特徴とする高周波回路
素子の製造方法。
3. A method of manufacturing a high-frequency circuit device, wherein a high-frequency amplifier device having a compound semiconductor layer and a surface acoustic wave device having a piezoelectric layer are manufactured on the same silicon substrate, wherein the compound semiconductor is formed on the silicon substrate. A step of forming a layer, a step of removing a part of the compound semiconductor layer to expose the silicon substrate, a step of forming an insulating film on a product obtained through the above steps, and a part of the insulating film. Is removed to expose a part of the surface of the silicon substrate, a step of forming a piezoelectric layer on the result of the above steps, a part of the piezoelectric layer is removed, and the insulating film And a step of exposing a part of the insulating film exposed by the step,
Exposing a part of the compound semiconductor layer, forming a source electrode and a drain electrode of the high frequency amplification element on the compound semiconductor layer exposed by the step, and forming a part of the piezoelectric layer A step of forming a first resist having a thickness corresponding to a step between the compound semiconductor layer and the piezoelectric layer, and patterning; and a step of forming an intermediate resist layer on the result of the above steps, Patterning by a step of forming a dielectric film on the intermediate resist, a step of forming a second resist on the dielectric film, a step of patterning the second resist, and a step of patterning The dielectric film and the first film are formed using the formed second resist as a mask.
A step of patterning a resist, a step of forming a metal film on a product obtained through the above steps, and a step of removing the first resist and the intermediate resist and removing the dielectric film and the metal film thereon. And a step of removing an unnecessary portion, the method for manufacturing a high-frequency circuit element.
JP13231594A 1994-06-14 1994-06-14 Method for manufacturing high-frequency circuit element Withdrawn JPH07335544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13231594A JPH07335544A (en) 1994-06-14 1994-06-14 Method for manufacturing high-frequency circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13231594A JPH07335544A (en) 1994-06-14 1994-06-14 Method for manufacturing high-frequency circuit element

Publications (1)

Publication Number Publication Date
JPH07335544A true JPH07335544A (en) 1995-12-22

Family

ID=15078447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13231594A Withdrawn JPH07335544A (en) 1994-06-14 1994-06-14 Method for manufacturing high-frequency circuit element

Country Status (1)

Country Link
JP (1) JPH07335544A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212028A (en) * 2019-05-22 2019-09-06 张士英 A kind of horizontal proliferation eGaN HEMT device of integrated backward dioded and embedded drain electrode field plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212028A (en) * 2019-05-22 2019-09-06 张士英 A kind of horizontal proliferation eGaN HEMT device of integrated backward dioded and embedded drain electrode field plate

Similar Documents

Publication Publication Date Title
KR101775560B1 (en) Field-Effect Transistor and Manufacturing Method Thereof
JPH10107213A (en) Semiconductor device and its manufacture
CA1277779C (en) Method for production of compound semiconductor devices
JPH03194931A (en) Manufacture of semiconductor device
JPH05326563A (en) Semiconductor device
JPH07335544A (en) Method for manufacturing high-frequency circuit element
JPH03248439A (en) Manufacture of compound semiconductor device
JPH0472381B2 (en)
JPS62237763A (en) Manufacture of semiconductor device
JPS5891640A (en) Manufacture of semiconductor device
JP2001210658A (en) Method of manufacturing eifld effect transistor
JP2001189322A (en) High-frequency semiconductor device and manufacturing method therefor
CN112838121B (en) Ring-gate full-control AlGaN/GaN millimeter wave HEMT device and preparation method thereof
JPS6323669B2 (en)
KR100266560B1 (en) Fabrication method of thin-film transistor
JPH03188632A (en) Semiconductor device
JPS59114826A (en) Manufacture of semiconductor device
JPH01107577A (en) Manufacture of field effect transistor
JPH04274332A (en) Manufacture of semiconductor device
JPH07235644A (en) Manufacture of semiconductor device
JPS6292478A (en) Manufacture of semiconductor device
JPS63171A (en) Manufacture of semiconductor device
JPS6279677A (en) Manufacture of semiconductor device
JP2001313270A (en) Method for processing organic material film and method for manufacturing semiconductor device
JPH0595004A (en) Manufacture of field-effect transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904