JPH07333576A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH07333576A JPH07333576A JP12745094A JP12745094A JPH07333576A JP H07333576 A JPH07333576 A JP H07333576A JP 12745094 A JP12745094 A JP 12745094A JP 12745094 A JP12745094 A JP 12745094A JP H07333576 A JPH07333576 A JP H07333576A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- gradation
- capacitance
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 階調電圧選択方式による中間表示法を用いて
も、液晶層に直流電圧が印加されて焼きつけやフリッカ
などに基づく表示不良の発生を防止するＬＣＤおよびそ
の駆動方法を提供する。 【構成】 画素ごとにＴＦＴが備えられ、ＴＦＴのドレ
イン電極３６に画素電極３４が接続され、画素電極と誘
電体膜３５を介して対向し補助容量を形成する補助容量
電極ＳＴＶが設けられた第１の絶縁性透明基板３１と、
対向電極が設けられた第２の絶縁性透明基板３２により
液晶材料３３が挟持されたＬＣＤであって、該補助容量
が印加電圧に依存して容量値の変化する可変容量にされ
ている。また駆動方法は、画素ごとにＴＦＴが備えられ
た液晶表示装置に対して、前記各画素に印加される交流
階調電圧信号の構成要素となる、振幅の異なる複数の交
流電圧の中心電圧が、前記交流電圧ごとに異なる値に設
定される。
も、液晶層に直流電圧が印加されて焼きつけやフリッカ
などに基づく表示不良の発生を防止するＬＣＤおよびそ
の駆動方法を提供する。 【構成】 画素ごとにＴＦＴが備えられ、ＴＦＴのドレ
イン電極３６に画素電極３４が接続され、画素電極と誘
電体膜３５を介して対向し補助容量を形成する補助容量
電極ＳＴＶが設けられた第１の絶縁性透明基板３１と、
対向電極が設けられた第２の絶縁性透明基板３２により
液晶材料３３が挟持されたＬＣＤであって、該補助容量
が印加電圧に依存して容量値の変化する可変容量にされ
ている。また駆動方法は、画素ごとにＴＦＴが備えられ
た液晶表示装置に対して、前記各画素に印加される交流
階調電圧信号の構成要素となる、振幅の異なる複数の交
流電圧の中心電圧が、前記交流電圧ごとに異なる値に設
定される。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを用い
た液晶表示装置における表示特性の改善と長時間動作に
おける信頼性向上を図った液晶表示装置およびその駆動
方法に関する。
た液晶表示装置における表示特性の改善と長時間動作に
おける信頼性向上を図った液晶表示装置およびその駆動
方法に関する。
【０００２】
【従来の技術】図１０は従来の階調表示薄膜トランジス
タ（以下、ＴＦＴという）型ツイステッドネマティック
（以下、ＴＮという）液晶表示装置（以下、ＬＣＤとい
う）のシステム構成例の図である。このシステムの表示
回路の中間調表示法は階調電圧選択方式を用いている。
この階調電圧選択方式では、表示回路で発生した複数の
階調電圧をソースドライバ１７ａ、１７ｂ（以下、代表
して１７という）内で階調データに応じて選択すること
によって液晶パネル１８に画像信号を入力している。こ
こで入力信号のＲ・Ｇ・Ｂそれぞれのデータは表示画像
の赤・緑・青それぞれの色成分データ、ＣＬＫはドット
クロック、ＨsyncまたはＶsyncは各々表示画面の水平ま
たは垂直の同期信号である。表示回路は、ソースドライ
バ１７およびゲートドライバ１６にデータおよびタイミ
ング信号を入力するタイミング制御回路１５、階調電
圧、対向電極電圧、ゲート電圧、補助容量電極電圧をそ
れぞれ生成する階調電圧回路１１、対向電極電圧回路１
２、ゲート電圧回路１３および補助容量電極電圧回路１
４より構成されている。ソースドライバ１７およびゲー
トドライバ１６内では表示回路より入力された信号をも
とに画像信号、走査信号を発生し、液晶パネル１８に入
力する。対向電極電圧と補助容量電圧はそれぞれの電圧
回路１２、１４より直接液晶パネル１８に入力される。
タ（以下、ＴＦＴという）型ツイステッドネマティック
（以下、ＴＮという）液晶表示装置（以下、ＬＣＤとい
う）のシステム構成例の図である。このシステムの表示
回路の中間調表示法は階調電圧選択方式を用いている。
この階調電圧選択方式では、表示回路で発生した複数の
階調電圧をソースドライバ１７ａ、１７ｂ（以下、代表
して１７という）内で階調データに応じて選択すること
によって液晶パネル１８に画像信号を入力している。こ
こで入力信号のＲ・Ｇ・Ｂそれぞれのデータは表示画像
の赤・緑・青それぞれの色成分データ、ＣＬＫはドット
クロック、ＨsyncまたはＶsyncは各々表示画面の水平ま
たは垂直の同期信号である。表示回路は、ソースドライ
バ１７およびゲートドライバ１６にデータおよびタイミ
ング信号を入力するタイミング制御回路１５、階調電
圧、対向電極電圧、ゲート電圧、補助容量電極電圧をそ
れぞれ生成する階調電圧回路１１、対向電極電圧回路１
２、ゲート電圧回路１３および補助容量電極電圧回路１
４より構成されている。ソースドライバ１７およびゲー
トドライバ１６内では表示回路より入力された信号をも
とに画像信号、走査信号を発生し、液晶パネル１８に入
力する。対向電極電圧と補助容量電圧はそれぞれの電圧
回路１２、１４より直接液晶パネル１８に入力される。
【０００３】図１１はソースドライバ１７の構成の一例
を示すブロック図である。このようにサンプルパルス発
生回路２１、データサンプル回路２２、ラッチ回路２３
および階調電圧選択回路２４により構成されている。図
１１においてＣＬＫ、Ｒ・Ｇ・Ｂそれぞれのデータはそ
れぞれ図１０と同様であり、ＳＴＰはスタートパルス、
Ｖ0〜Ｖ7は８階調表示における前記階調電圧である。こ
のようにソースドライバ１７はデータサンプル回路２２
に入力されたデータ信号に基き対応する階調電圧を階調
電圧選択回路２４で選択する。その結果選択された階調
電圧は画像信号として液晶パネルのソース信号線に出力
される。
を示すブロック図である。このようにサンプルパルス発
生回路２１、データサンプル回路２２、ラッチ回路２３
および階調電圧選択回路２４により構成されている。図
１１においてＣＬＫ、Ｒ・Ｇ・Ｂそれぞれのデータはそ
れぞれ図１０と同様であり、ＳＴＰはスタートパルス、
Ｖ0〜Ｖ7は８階調表示における前記階調電圧である。こ
のようにソースドライバ１７はデータサンプル回路２２
に入力されたデータ信号に基き対応する階調電圧を階調
電圧選択回路２４で選択する。その結果選択された階調
電圧は画像信号として液晶パネルのソース信号線に出力
される。
【０００４】図１２はノーマリーホワイト（以下、ＮＷ
という）モードの場合における８階調表示の場合のＴＦ
Ｔ−ＬＣＤの電圧−透過率特性例の図である。ＴＮ型Ｌ
ＣＤにおいて多階調表示を行うためには、表示階調に応
じて交流振幅が変化する交流信号を液晶層に印加しなけ
ればならない。したがって図１２の電圧は交流振幅電圧
である。またＴは液晶パネルの透過率である。Ｖ0〜Ｖ7
は８階調表示のための前記階調電圧であり、１００〜０
％透過率の間の中間電圧を入力することによって中間調
表示を実現できる。
という）モードの場合における８階調表示の場合のＴＦ
Ｔ−ＬＣＤの電圧−透過率特性例の図である。ＴＮ型Ｌ
ＣＤにおいて多階調表示を行うためには、表示階調に応
じて交流振幅が変化する交流信号を液晶層に印加しなけ
ればならない。したがって図１２の電圧は交流振幅電圧
である。またＴは液晶パネルの透過率である。Ｖ0〜Ｖ7
は８階調表示のための前記階調電圧であり、１００〜０
％透過率の間の中間電圧を入力することによって中間調
表示を実現できる。
【０００５】図１３はＴＦＴ−ＬＣＤにおける従来の階
調電圧の波形図である。Ｖ0〜Ｖ7は８階調表示における
各階調電圧波形であり、Ｖ00はＶ0〜Ｖ7の交流信号の中
心電圧であり、従来の階調電圧設定法では８階調すべて
の階調電圧で中心電圧は一致していた。
調電圧の波形図である。Ｖ0〜Ｖ7は８階調表示における
各階調電圧波形であり、Ｖ00はＶ0〜Ｖ7の交流信号の中
心電圧であり、従来の階調電圧設定法では８階調すべて
の階調電圧で中心電圧は一致していた。
【０００６】図１４はＴＦＴ−ＬＣＤの液晶パネルの等
価回路図である。ＳＬはソースライン、ＧＬはゲートラ
イン、Ｄはドレイン（画素）電極、ＣＯＭは対向電極、
ＳＴＬは補助（蓄積）容量ラインである。
価回路図である。ＳＬはソースライン、ＧＬはゲートラ
イン、Ｄはドレイン（画素）電極、ＣＯＭは対向電極、
ＳＴＬは補助（蓄積）容量ラインである。
【０００７】図１５は平成５年２月１９日の電子情報通
信学会技術報告会ＥＩＤ９２−１１７、２１頁に記載さ
れたＴＦＴを用いた従来のＴＮ型ＬＣＤの１画素の等価
回路図である。Ｓはソース電極、Ｇはゲート電極、ＣＯ
Ｍは対向電極、ＳＴは補助（蓄積）容量電極である。ま
た、Ｃlcは液晶容量、Ｃgdはゲート・ドレイン間の寄生
容量、Ｃstは補助容量である。すなわち、ＴＦＴ−ＬＣ
ＤにおいてはＴＦＴのゲート・ドレイン間の寄生容量Ｃ
gdが生ずることが知られている。補助容量Ｃstは液晶容
量Ｃlcに並列にドレイン電極に接続されているが、ある
場合とない場合が考えられる。ドレイン電極、ソース電
極、ゲート電極、対向電極、補助容量電極の電位をそれ
ぞれ、Ｖd、Ｖs、Ｖg、Ｖcom、Ｖstとする。前述のよう
に液晶層にはドレイン電極と対向電極間の電位差（Ｖd
−Ｖcom）が印加される。
信学会技術報告会ＥＩＤ９２−１１７、２１頁に記載さ
れたＴＦＴを用いた従来のＴＮ型ＬＣＤの１画素の等価
回路図である。Ｓはソース電極、Ｇはゲート電極、ＣＯ
Ｍは対向電極、ＳＴは補助（蓄積）容量電極である。ま
た、Ｃlcは液晶容量、Ｃgdはゲート・ドレイン間の寄生
容量、Ｃstは補助容量である。すなわち、ＴＦＴ−ＬＣ
ＤにおいてはＴＦＴのゲート・ドレイン間の寄生容量Ｃ
gdが生ずることが知られている。補助容量Ｃstは液晶容
量Ｃlcに並列にドレイン電極に接続されているが、ある
場合とない場合が考えられる。ドレイン電極、ソース電
極、ゲート電極、対向電極、補助容量電極の電位をそれ
ぞれ、Ｖd、Ｖs、Ｖg、Ｖcom、Ｖstとする。前述のよう
に液晶層にはドレイン電極と対向電極間の電位差（Ｖd
−Ｖcom）が印加される。
【０００８】図１６は前記等価回路の各電極電圧の波形
図である。ここでは、Ｖcom、Ｖstとしてともに直流電
圧を用いた場合を示す。ＶghおよびＶglはそれぞれゲー
トのオン電圧およびオフ電圧である。また、Ｖsaおよび
Ｖsoはソース信号の交流振幅電圧および中心電圧であ
る。したがって、表示階調に応じてこのＶsa値は変化す
る。ゲート電圧がオン期間（Ｖghとなる期間）におい
て、ソースラインより入力した映像信号はドレイン電極
に伝わり、ＶdがＶsに一致する。そののちゲート電圧の
立ち下がりに同期して、ゲート・ドレイン間の寄生容量
Ｃgdを介した結合効果によってドレイン電圧は変動す
る。その変動電圧ΔＶdは次式（１）で表わされる。
図である。ここでは、Ｖcom、Ｖstとしてともに直流電
圧を用いた場合を示す。ＶghおよびＶglはそれぞれゲー
トのオン電圧およびオフ電圧である。また、Ｖsaおよび
Ｖsoはソース信号の交流振幅電圧および中心電圧であ
る。したがって、表示階調に応じてこのＶsa値は変化す
る。ゲート電圧がオン期間（Ｖghとなる期間）におい
て、ソースラインより入力した映像信号はドレイン電極
に伝わり、ＶdがＶsに一致する。そののちゲート電圧の
立ち下がりに同期して、ゲート・ドレイン間の寄生容量
Ｃgdを介した結合効果によってドレイン電圧は変動す
る。その変動電圧ΔＶdは次式（１）で表わされる。
【０００９】
【数１】 ここでΔＶgはゲート電圧Ｖgの変動量を表す。また、補
助容量なしの場合にはＣst＝０を代入すればよい。ΔＶ
g＝Ｖgl−Ｖghは常に負の値であるため、ΔＶdも負の値
となる。その結果、ソース交流信号に比べドレイン交流
信号の中心電圧は低下してしまう。この電圧差が液晶に
直流電圧として加わらないように、通常はＶcomをＶso
よりΔＶdだけ低い値に調整する。すなわち、ドレイン
電圧の変動分をＶcomによって補正することになる。
助容量なしの場合にはＣst＝０を代入すればよい。ΔＶ
g＝Ｖgl−Ｖghは常に負の値であるため、ΔＶdも負の値
となる。その結果、ソース交流信号に比べドレイン交流
信号の中心電圧は低下してしまう。この電圧差が液晶に
直流電圧として加わらないように、通常はＶcomをＶso
よりΔＶdだけ低い値に調整する。すなわち、ドレイン
電圧の変動分をＶcomによって補正することになる。
【００１０】しかしながら、一般にＴＮ液晶の比誘電率
εlcは図１７に示すように印加電圧Ｖsa値によって変化
する。その結果Ｃlcが変化し（１）式にしたがってΔＶ
d値も変化する。したがって、全ての表示階調すなわち
Ｖsa値に対してΔＶdの影響を取り除くことはできな
い。その１例として、図１７に示した特性を有する液晶
を用いた場合のΔＶd値のＶsaに対する変化の計算結果
を表１に示す。ここではＣst＝０．８ｐＦ、Ｃgd＝０．
１ｐＦ、ΔＶg＝２５Ｖとした。このように、仮にＶcom
の補正値をΔＶｄの最大値と最小値の平均値である２．
３３Ｖに合わせたとしても、Ｖsa＝０Ｖと４Ｖにおいて
それぞれ＋０．１３Ｖ、−０．１３Ｖの直流電圧が液晶
層に加わってしまう。
εlcは図１７に示すように印加電圧Ｖsa値によって変化
する。その結果Ｃlcが変化し（１）式にしたがってΔＶ
d値も変化する。したがって、全ての表示階調すなわち
Ｖsa値に対してΔＶdの影響を取り除くことはできな
い。その１例として、図１７に示した特性を有する液晶
を用いた場合のΔＶd値のＶsaに対する変化の計算結果
を表１に示す。ここではＣst＝０．８ｐＦ、Ｃgd＝０．
１ｐＦ、ΔＶg＝２５Ｖとした。このように、仮にＶcom
の補正値をΔＶｄの最大値と最小値の平均値である２．
３３Ｖに合わせたとしても、Ｖsa＝０Ｖと４Ｖにおいて
それぞれ＋０．１３Ｖ、−０．１３Ｖの直流電圧が液晶
層に加わってしまう。
【００１１】
【表１】 また、補助容量なしの場合のΔＶd値のＶsaに対する変
化の計算結果例を表２に示す。同様にＣgd＝０．１ｐ
Ｆ、ΔＶg＝２５Ｖとした。このように、仮にＶcomの補
正値をＶdの最大値と最小値の平均値である９．４３Ｖ
に合わせたとしても、Ｖsa＝０Ｖと４Ｖにおいてそれぞ
れ＋２．０４Ｖ、−２．０５Ｖの直流電圧が液晶層に加
わってしまう。このように、一般に補助容量がない場合
にはΔＶdの変化によって液晶に加わる直流電圧は補助
容量がある場合に比べて大きくなる。
化の計算結果例を表２に示す。同様にＣgd＝０．１ｐ
Ｆ、ΔＶg＝２５Ｖとした。このように、仮にＶcomの補
正値をＶdの最大値と最小値の平均値である９．４３Ｖ
に合わせたとしても、Ｖsa＝０Ｖと４Ｖにおいてそれぞ
れ＋２．０４Ｖ、−２．０５Ｖの直流電圧が液晶層に加
わってしまう。このように、一般に補助容量がない場合
にはΔＶdの変化によって液晶に加わる直流電圧は補助
容量がある場合に比べて大きくなる。
【００１２】
【表２】
【００１３】
【発明が解決しようとする課題】以上のように、従来の
階調電圧選択方式による中間調表示法では、ゲート・ド
レイン間の寄生容量に基づきドレイン電圧が信号電圧に
依存してΔＶdシフトする。またドレイン電圧はさらに
液晶容量の電圧依存性によっても変化するため、信号電
圧に依存してΔＶdシフトする。
階調電圧選択方式による中間調表示法では、ゲート・ド
レイン間の寄生容量に基づきドレイン電圧が信号電圧に
依存してΔＶdシフトする。またドレイン電圧はさらに
液晶容量の電圧依存性によっても変化するため、信号電
圧に依存してΔＶdシフトする。
【００１４】そのためドレイン電圧のΔＶdの変化によ
って液晶層に直流電圧が加わり、焼きつけとかフリッカ
などに基づく表示不良が発生し、さらに長時間表示にお
ける信頼性が低下するという問題がある。
って液晶層に直流電圧が加わり、焼きつけとかフリッカ
などに基づく表示不良が発生し、さらに長時間表示にお
ける信頼性が低下するという問題がある。
【００１５】本発明はこのような問題を解決して階調電
圧に応じてその中心電圧を変化させることにより、液晶
層に直流電圧が印加されないようなＬＣＤの駆動方法を
提供することを目的とする。
圧に応じてその中心電圧を変化させることにより、液晶
層に直流電圧が印加されないようなＬＣＤの駆動方法を
提供することを目的とする。
【００１６】本発明の他の目的はＬＣＤ内に階調電圧の
変化に応じて液晶容量の電圧による変化と反対特性の可
変容量を並列に付加し、前述のΔＶdの変化をキャンセ
ルするようにすることにより、液晶層に直流電圧が印加
されないようなＬＣＤを提供することにある。
変化に応じて液晶容量の電圧による変化と反対特性の可
変容量を並列に付加し、前述のΔＶdの変化をキャンセ
ルするようにすることにより、液晶層に直流電圧が印加
されないようなＬＣＤを提供することにある。
【００１７】
【課題を解決するための手段】本発明のＬＣＤの駆動方
法は、画素ごとに薄膜トランジスタが備えられた液晶表
示装置に対して、前記各画素に印加される交流階調電圧
信号の構成要素となる、振幅の異なる複数の交流電圧の
中心電圧が、前記交流電圧ごとに異なる値に設定される
ものである。
法は、画素ごとに薄膜トランジスタが備えられた液晶表
示装置に対して、前記各画素に印加される交流階調電圧
信号の構成要素となる、振幅の異なる複数の交流電圧の
中心電圧が、前記交流電圧ごとに異なる値に設定される
ものである。
【００１８】前記薄膜トランジスタのソースに前記複数
の交流電圧の各々を入力するときのドレイン電圧の変動
値をそれぞれ求め、前記交流電圧の任意の２つの中心電
圧の差が、前記任意の２つの交流電圧の前記変動値の差
に等しくなるように、前記中心電圧をそれぞれ設定する
ことが、液晶層に加わる直流電圧を減少させるという点
から好ましい。
の交流電圧の各々を入力するときのドレイン電圧の変動
値をそれぞれ求め、前記交流電圧の任意の２つの中心電
圧の差が、前記任意の２つの交流電圧の前記変動値の差
に等しくなるように、前記中心電圧をそれぞれ設定する
ことが、液晶層に加わる直流電圧を減少させるという点
から好ましい。
【００１９】さらに基準電圧発生回路、加算回路および
減算回路を複数組合せて正負それぞれの極性をもつ最大
振幅階調基準電圧および最小振幅階調基準電圧を発生
し、それぞれの極性において最大および最小振幅階調基
準電圧間を分割抵抗で分割することによってそれぞれ対
応する複数の中間調の階調基準電圧を設定し、さらに交
流化回路で、前記極性間で対応する各階調基準電圧を組
合わせて階調電圧を交流化し、前記交流階調電圧信号の
構成要素として用いることが、交流電圧の中心電圧を容
易に交流電圧ごとに異なる値に設定できるという点から
好ましい。
減算回路を複数組合せて正負それぞれの極性をもつ最大
振幅階調基準電圧および最小振幅階調基準電圧を発生
し、それぞれの極性において最大および最小振幅階調基
準電圧間を分割抵抗で分割することによってそれぞれ対
応する複数の中間調の階調基準電圧を設定し、さらに交
流化回路で、前記極性間で対応する各階調基準電圧を組
合わせて階調電圧を交流化し、前記交流階調電圧信号の
構成要素として用いることが、交流電圧の中心電圧を容
易に交流電圧ごとに異なる値に設定できるという点から
好ましい。
【００２０】また前記正負それぞれの極性の対応する階
調基準電圧を設定する分割抵抗において、各々の対応す
る抵抗の値が異なっていることが、上記方法を達成する
点から好ましい。
調基準電圧を設定する分割抵抗において、各々の対応す
る抵抗の値が異なっていることが、上記方法を達成する
点から好ましい。
【００２１】また前記正負それぞれの極性をもつ最大振
幅階調基準電圧および最小振幅階調基準電圧を発生させ
る対応する加算回路または減算回路が、異なる加算係数
または減算係数を有することが、上記方法を達成する点
から好ましい。
幅階調基準電圧および最小振幅階調基準電圧を発生させ
る対応する加算回路または減算回路が、異なる加算係数
または減算係数を有することが、上記方法を達成する点
から好ましい。
【００２２】本発明のＬＣＤは、個別画素電極、該個別
画素電極がドレイン電極に接続される薄膜トランジスタ
および該個別画素電極と誘電体膜を介して対向して補助
容量を形成する補助容量電極からなる複数の画素がマト
リクス状に設けられる第１の絶縁性透明基板と対向電極
が設けられる第２の絶縁性透明基板とから構成され、前
記第１および第２の絶縁性透明基板が、前記複数の個別
画素電極と前記対向電極とが互いに対向するように保持
されるとともに、前記第１および第２の絶縁性透明基板
の間に液晶材料が封入されてなる液晶表示装置であっ
て、該補助容量が印加電圧に依存して容量値の変化する
可変容量であることを特徴とする。
画素電極がドレイン電極に接続される薄膜トランジスタ
および該個別画素電極と誘電体膜を介して対向して補助
容量を形成する補助容量電極からなる複数の画素がマト
リクス状に設けられる第１の絶縁性透明基板と対向電極
が設けられる第２の絶縁性透明基板とから構成され、前
記第１および第２の絶縁性透明基板が、前記複数の個別
画素電極と前記対向電極とが互いに対向するように保持
されるとともに、前記第１および第２の絶縁性透明基板
の間に液晶材料が封入されてなる液晶表示装置であっ
て、該補助容量が印加電圧に依存して容量値の変化する
可変容量であることを特徴とする。
【００２３】前記補助容量が印加電圧の増加につれて容
量値の減少する可変容量であることが、液晶容量の電圧
依存性を打ち消すためとくに有効である。
量値の減少する可変容量であることが、液晶容量の電圧
依存性を打ち消すためとくに有効である。
【００２４】前記補助容量がｐ型メタルインシュレータ
セミコンダクタダイオードとｎ型メタルインシュレータ
セミコンダクタダイオードを直列接続して構成されば、
液晶容量の電圧依存性を打ち消す容量を容易にうること
ができるため好ましい。
セミコンダクタダイオードとｎ型メタルインシュレータ
セミコンダクタダイオードを直列接続して構成されば、
液晶容量の電圧依存性を打ち消す容量を容易にうること
ができるため好ましい。
【００２５】
【作用】本発明のＬＣＤの駆動方法によれば、各階調の
階調電圧の中心電圧を各階調におけるドレイン電圧変動
値に応じて設定することによりドレイン電圧の変動によ
って発生する直流電圧を低減することができる。
階調電圧の中心電圧を各階調におけるドレイン電圧変動
値に応じて設定することによりドレイン電圧の変動によ
って発生する直流電圧を低減することができる。
【００２６】本発明のＬＣＤの駆動方法によれば、ドレ
イン電圧の交流振幅電圧の増加に伴う液晶容量変化特性
と逆に容量変化特性を補助容量が有するため、液晶容量
変化の効果を打ち消し、ドレイン変動電圧のドレイン電
圧による変化を抑制することができる。その結果、ドレ
イン電圧を変化させたときに液晶に加わる直流電圧を低
減でき、フリッカ、焼きつきなどの表示不良を低減で
き、同時に長時間動作における信頼性を向上できる。
イン電圧の交流振幅電圧の増加に伴う液晶容量変化特性
と逆に容量変化特性を補助容量が有するため、液晶容量
変化の効果を打ち消し、ドレイン変動電圧のドレイン電
圧による変化を抑制することができる。その結果、ドレ
イン電圧を変化させたときに液晶に加わる直流電圧を低
減でき、フリッカ、焼きつきなどの表示不良を低減で
き、同時に長時間動作における信頼性を向上できる。
【００２７】
［実施例１］図１は本発明の８階調表示ＴＦＴ−ＬＣＤ
の場合における実施例を説明する階調電圧設定図であ
る。図中の階調電圧Ｖ0〜Ｖ7は図１３におけるものと同
様であり、Ｖ00〜Ｖ70は各々階調電圧Ｖ0〜Ｖ7の中心電
圧である。ここで各階調の中心電圧Ｖ00〜Ｖ70を各階調
のドレイン電圧の変動値に応じて次式（２）のように設
定する。
の場合における実施例を説明する階調電圧設定図であ
る。図中の階調電圧Ｖ0〜Ｖ7は図１３におけるものと同
様であり、Ｖ00〜Ｖ70は各々階調電圧Ｖ0〜Ｖ7の中心電
圧である。ここで各階調の中心電圧Ｖ00〜Ｖ70を各階調
のドレイン電圧の変動値に応じて次式（２）のように設
定する。
【００２８】 Ｖi0＝Ｖd0＋（ΔＶd（Ｖi）−ΔＶd（Ｖj）） （ｉ＝０〜７） （２） ここでＶd0は中心電圧の基準電圧、ΔＶd（Ｖi）、ΔＶ
d（Ｖj）はそれぞれ階調ｉ、ｊにおけるドレイン電圧の
変動値である。ｊはｊ＝０〜７の特定の１つの階調をと
る。コモン電圧については次式（３）のように設定す
る。
d（Ｖj）はそれぞれ階調ｉ、ｊにおけるドレイン電圧の
変動値である。ｊはｊ＝０〜７の特定の１つの階調をと
る。コモン電圧については次式（３）のように設定す
る。
【００２９】 Ｖcom＝Ｖd0−ΔＶd（Ｖj） （３） 前述の表１における補助容量ありの液晶パネルの階調電
圧設定に対し（２）、（３）式で表される本発明を用い
た設定例を表３に示す。
圧設定に対し（２）、（３）式で表される本発明を用い
た設定例を表３に示す。
【００３０】
【表３】 ここでＶi0は階調ｉの階調電圧の中心電圧である。まず
中心電圧の基準電圧Ｖd0を設定し、ここではＶd0＝９．
５Ｖとした。つぎにｊ＝７を選択することにより、
（２）式から次式が導かれる。
中心電圧の基準電圧Ｖd0を設定し、ここではＶd0＝９．
５Ｖとした。つぎにｊ＝７を選択することにより、
（２）式から次式が導かれる。
【００３１】 Ｖi0＝Ｖd0＋（ΔＶd（Ｖi）−ΔＶd（Ｖ7）） （４） また（３）式より次式（５）が導かれる。
【００３２】 Ｖcom＝Ｖd0−ΔＶd（Ｖ7） （５） その結果Ｖi0が階調ｉのΔＶd値に応じて補正された中
心電圧となる。この場合変動後のドレイン電圧の中心電
圧はＶcomに一致し、液晶層に加わる直流電圧の発生を
抑えることができる。
心電圧となる。この場合変動後のドレイン電圧の中心電
圧はＶcomに一致し、液晶層に加わる直流電圧の発生を
抑えることができる。
【００３３】この階調電圧の設定法をフローチャートで
図２に示す。まずパネルに固有なΔＶdのＶsa依存性の
測定もしくは計算を行う（Ｓ１参照）。すなわち、
（１）式によりΔＶdを求める。つぎに基準となる中心
電圧Ｖd0、階調ｊ、Ｖcomの計算、設定を行う（Ｓ２参
照）。すなわちＶd0を設定し、階調ｊを選択して（３）
式によりコモン電圧Ｖcomを計算する。ついで各階調の
中心電圧Ｖi0を決定する（Ｓ３参照）。すなわちｊをた
とえば７に定めて（２）式によりＶi0を計算する。つぎ
に階調電圧を計算する（Ｓ４参照）。すなわちＳ３で求
めた各階調の中心電圧Ｖi0を用い、ハイ側の電圧をＶsh
（ｉ）＝Ｖi0＋Ｖsa（ｉ）、ロー側の電圧をＶsl（ｉ）
＝Ｖi0−Ｖsa（ｉ）で求める。最後に回路の設定を行う
（Ｓ５参照）。すなわち後述する階調電圧回路（図３参
照）の分割可変抵抗ＶＲ１〜ＶＲ１４を調整するととも
に、加算、減算回路４ａ、４ｂ、５ａ、５ｂの係数を計
算により求めるか、オシロスコープで観測しながら設定
する。
図２に示す。まずパネルに固有なΔＶdのＶsa依存性の
測定もしくは計算を行う（Ｓ１参照）。すなわち、
（１）式によりΔＶdを求める。つぎに基準となる中心
電圧Ｖd0、階調ｊ、Ｖcomの計算、設定を行う（Ｓ２参
照）。すなわちＶd0を設定し、階調ｊを選択して（３）
式によりコモン電圧Ｖcomを計算する。ついで各階調の
中心電圧Ｖi0を決定する（Ｓ３参照）。すなわちｊをた
とえば７に定めて（２）式によりＶi0を計算する。つぎ
に階調電圧を計算する（Ｓ４参照）。すなわちＳ３で求
めた各階調の中心電圧Ｖi0を用い、ハイ側の電圧をＶsh
（ｉ）＝Ｖi0＋Ｖsa（ｉ）、ロー側の電圧をＶsl（ｉ）
＝Ｖi0−Ｖsa（ｉ）で求める。最後に回路の設定を行う
（Ｓ５参照）。すなわち後述する階調電圧回路（図３参
照）の分割可変抵抗ＶＲ１〜ＶＲ１４を調整するととも
に、加算、減算回路４ａ、４ｂ、５ａ、５ｂの係数を計
算により求めるか、オシロスコープで観測しながら設定
する。
【００３４】また、前述の階調電圧の中心電圧は次式に
したがってＶi0、Ｖcomを設定することによっても同様
にえられる。
したがってＶi0、Ｖcomを設定することによっても同様
にえられる。
【００３５】 Ｖi0＝Ｖd0＋｛ΔＶd（Ｖi）−（ΔＶdmax＋ΔＶdmin）／２｝ （６） Ｖcom＝Ｖd0−（ΔＶdmax＋ΔＶdmin）／２ （７） ここでΔＶdmaxおよびΔＶdminはそれぞれΔＶdの最大
値、最小値である。前述の表１における補助容量ありの
液晶パネルの階調電圧設定に対して（６）、（７）式に
したがって本発明を用いた設定例を表４に示す。
値、最小値である。前述の表１における補助容量ありの
液晶パネルの階調電圧設定に対して（６）、（７）式に
したがって本発明を用いた設定例を表４に示す。
【００３６】
【表４】 ここでＶd0＝９．５Ｖとした。またΔＶdmax＝２．４６
Ｖ、ΔＶdmin＝２．２０Ｖである。この場合にもＶi0が
階調ｉのΔＶd値に応じて補正された中心電圧となり、
直流電圧の発生を抑えることができる。
Ｖ、ΔＶdmin＝２．２０Ｖである。この場合にもＶi0が
階調ｉのΔＶd値に応じて補正された中心電圧となり、
直流電圧の発生を抑えることができる。
【００３７】［実施例２］前述の表２における補助容量
なしの液晶パネルの階調電圧設定に対し、（４）、
（５）式で表される本発明を用いた設定例を表５に示
す。
なしの液晶パネルの階調電圧設定に対し、（４）、
（５）式で表される本発明を用いた設定例を表５に示
す。
【００３８】
【表５】 ここでは実施例１と同様に階調電圧の中心電圧Ｖi0は
（４）式にしたがって設定されている。ここでＶd0＝
９．５Ｖである。コモン電圧は（５）式にしたがって設
定されている。その結果Ｖi0が階調ｉのΔＶd値に応じ
て補正された中心電圧となる。この場合変動後のドレイ
ン電圧の中心電圧はＶcomに一致し、液晶層に加わる直
流電圧の発生を抑えることができる。
（４）式にしたがって設定されている。ここでＶd0＝
９．５Ｖである。コモン電圧は（５）式にしたがって設
定されている。その結果Ｖi0が階調ｉのΔＶd値に応じ
て補正された中心電圧となる。この場合変動後のドレイ
ン電圧の中心電圧はＶcomに一致し、液晶層に加わる直
流電圧の発生を抑えることができる。
【００３９】また表２における補助容量なしの液晶パネ
ルの階調電圧設定に対する（６）、（７）式で表される
各階調電圧の中心電圧設定例を表６に示す。
ルの階調電圧設定に対する（６）、（７）式で表される
各階調電圧の中心電圧設定例を表６に示す。
【００４０】
【表６】 階調電圧の中心電圧Ｖi0は（６）式にしたがって設定さ
れている。ここでＶd0＝９．５Ｖとしている。コモン電
圧は（７）式にしたがって設定されている。そしてこの
場合でもＶi0が階調ｉのΔＶd値に応じて補正された中
心電圧となり、直流電圧の発生を抑えることができる。
表２では前述のように補助容量なしのために階調の違い
によるＶ00〜Ｖ70のΔＶd値の違いは補助容量ありの場
合である表１より大きくなっている。しかし本発明では
Ｖi0の設定を階調電圧設定上の中心電圧を変更すること
のみで補助容量なしの場合にも直流電圧の発生を抑える
ことができる。したがって本発明を採用することによっ
て補助容量を取り除くことができる。
れている。ここでＶd0＝９．５Ｖとしている。コモン電
圧は（７）式にしたがって設定されている。そしてこの
場合でもＶi0が階調ｉのΔＶd値に応じて補正された中
心電圧となり、直流電圧の発生を抑えることができる。
表２では前述のように補助容量なしのために階調の違い
によるＶ00〜Ｖ70のΔＶd値の違いは補助容量ありの場
合である表１より大きくなっている。しかし本発明では
Ｖi0の設定を階調電圧設定上の中心電圧を変更すること
のみで補助容量なしの場合にも直流電圧の発生を抑える
ことができる。したがって本発明を採用することによっ
て補助容量を取り除くことができる。
【００４１】［実施例３］実施例１、２の実現法の例を
図３に示す。図３は８階調表示における階調電圧回路の
１例を示すブロック図である。図のように回路は基準電
圧Ｖro発生回路１、基準電圧Ｖrb発生回路２、基準電圧
Ｖrc発生回路３、加算回路４ａ、４ｂ、減算回路５ａ、
５ｂ、分割可変抵抗ＶＲ１〜ＶＲ１４、交流化回路６よ
り構成されている。基準電圧Ｖr0発生回路１から出力さ
れる基準電圧Ｖr0に対し基準電圧Ｖrb発生回路２で発生
した基準電圧Ｖrbを加算、減算することにより正負最大
振幅階調基準電圧Ｖ７Ｕ、Ｖ７Ｌを発生する。さらにＶ
７Ｕ、Ｖ７Ｌに基準電圧Ｖrcを減算／加算することによ
り、正負最小振幅階調基準電圧Ｖ０Ｕ、Ｖ０Ｌを発生す
る。さらに、Ｖ７ＵとＶ０Ｕの間、およびＶ７ＬとＶ０
Ｌの間を分割可変抵抗ＶＲ１〜ＶＲ１４で分割すること
によって中間調の階調基準電圧を設定する。交流化回路
６では各階調の正負の極性の階調基準電圧を垂直走査周
期毎または水平周期毎に選択切り替えすることにより交
流化された階調電圧を生成する。従来の階調電圧発生回
路では分割抵抗ＶＲ１〜ＶＲ１４の設定値はＶＲ１とＶ
Ｒ１４、ＶＲ２とＶＲ１３、というように図中の上下方
向に対称の位置にある分割抵抗で各階調の中心電圧を同
じにするために同じ値に設定される。この分割抵抗の値
を調整することによって、本発明の階調間のΔＶdの違
いに応じて各階調電圧の中心電圧をずらした設定を容易
に実現できる。またＶＲ１〜ＶＲ１４に固定抵抗を用い
て分割抵抗を構成した場合においても、その抵抗値を上
下対称の位置で異ならせることにより同様に前述の階調
間のΔＶdの違いに応じて各階調電圧の中心電圧をずら
した設定を実現できる。
図３に示す。図３は８階調表示における階調電圧回路の
１例を示すブロック図である。図のように回路は基準電
圧Ｖro発生回路１、基準電圧Ｖrb発生回路２、基準電圧
Ｖrc発生回路３、加算回路４ａ、４ｂ、減算回路５ａ、
５ｂ、分割可変抵抗ＶＲ１〜ＶＲ１４、交流化回路６よ
り構成されている。基準電圧Ｖr0発生回路１から出力さ
れる基準電圧Ｖr0に対し基準電圧Ｖrb発生回路２で発生
した基準電圧Ｖrbを加算、減算することにより正負最大
振幅階調基準電圧Ｖ７Ｕ、Ｖ７Ｌを発生する。さらにＶ
７Ｕ、Ｖ７Ｌに基準電圧Ｖrcを減算／加算することによ
り、正負最小振幅階調基準電圧Ｖ０Ｕ、Ｖ０Ｌを発生す
る。さらに、Ｖ７ＵとＶ０Ｕの間、およびＶ７ＬとＶ０
Ｌの間を分割可変抵抗ＶＲ１〜ＶＲ１４で分割すること
によって中間調の階調基準電圧を設定する。交流化回路
６では各階調の正負の極性の階調基準電圧を垂直走査周
期毎または水平周期毎に選択切り替えすることにより交
流化された階調電圧を生成する。従来の階調電圧発生回
路では分割抵抗ＶＲ１〜ＶＲ１４の設定値はＶＲ１とＶ
Ｒ１４、ＶＲ２とＶＲ１３、というように図中の上下方
向に対称の位置にある分割抵抗で各階調の中心電圧を同
じにするために同じ値に設定される。この分割抵抗の値
を調整することによって、本発明の階調間のΔＶdの違
いに応じて各階調電圧の中心電圧をずらした設定を容易
に実現できる。またＶＲ１〜ＶＲ１４に固定抵抗を用い
て分割抵抗を構成した場合においても、その抵抗値を上
下対称の位置で異ならせることにより同様に前述の階調
間のΔＶdの違いに応じて各階調電圧の中心電圧をずら
した設定を実現できる。
【００４２】［実施例４］従来の階調電圧発生回路では
図３の加算、減算回路の係数は正極性側と負極性側で同
じになっている。この係数を正負極性間で調整すること
によって、本発明の階調間のΔＶｄの違いに応じて各階
調電圧の中心電圧をずらした設定を容易に実現できる。
図３の加算、減算回路の係数は正極性側と負極性側で同
じになっている。この係数を正負極性間で調整すること
によって、本発明の階調間のΔＶｄの違いに応じて各階
調電圧の中心電圧をずらした設定を容易に実現できる。
【００４３】以上の各実施例については、８階調表示に
おける階調電圧の設定方法について述べたが、本発明は
任意の階調表示に対しても同様に有効である。
おける階調電圧の設定方法について述べたが、本発明は
任意の階調表示に対しても同様に有効である。
【００４４】［実施例５］以上の各実施例では階調電圧
の中心電圧をずらしてゲート・ドレイン間の寄生容量や
電圧による液晶容量の変化を抑制したが、本実施例では
液晶容量の変化と逆の変化をする容量可変補助容量を設
けることにより改善を図るものである。
の中心電圧をずらしてゲート・ドレイン間の寄生容量や
電圧による液晶容量の変化を抑制したが、本実施例では
液晶容量の変化と逆の変化をする容量可変補助容量を設
けることにより改善を図るものである。
【００４５】図４は本発明のＬＣＤの第１の実施例を説
明するＴＦＴを用いたＴＮ型ＬＣＤの１画素の等価回路
図である。ここでＣstvは電圧によって容量値が変化す
る容量可変補助（蓄積）容量であり、ＳＴＶは容量可変
補助容量電極である。
明するＴＦＴを用いたＴＮ型ＬＣＤの１画素の等価回路
図である。ここでＣstvは電圧によって容量値が変化す
る容量可変補助（蓄積）容量であり、ＳＴＶは容量可変
補助容量電極である。
【００４６】図４の等価回路を有するＴＮ型ＬＣＤの画
素が、たとえば図５によって示される。（ａ）は平面
図、（ｂ）はそれををＡＡによって切断する面を横方向
からみた断面図である。第１および第２の絶縁性透明基
板３１、３２上には、図５に示される画素が複数マトリ
クス状に配列される。図５において、ソースラインＳＬ
の一部をソース電極、ゲートラインＧＬの一部をゲート
電極とする薄膜トランジスタのドレイン電極３６が、個
別画素電極３４と接続される。この個別画素電極３４は
液晶材料３３を介して対向電極３７と対向して画素容量
Ｃlcを形成する。さらに、個別画素電極３４は、誘電体
膜３５を介して補助容量電極ＳＴＶと対向し、補助容量
Ｃstvを形成する。本実施例では、この補助容量Ｃstvが
印加電圧によって容量値が変化する可変容量とされる。
図５においては詳細が示されないが、誘電体膜３５の材
料の選択や、この補助容量Ｃstvの構造そのものの置き
換えにより、このような可変容量の構成が可能となる。
この可変補助容量Ｃstvの特性の設計について以下に記
述する。なお、図５において、３８は薄膜トランジスタ
のチャネル領域となるシリコン層、４０はゲート絶縁膜
層、３９、４１は配向膜層である。また、補助容量電極
ＳＴＶは隣の行もしくは列に位置する画素のゲートライ
ンＧＬと兼用することも可能である。
素が、たとえば図５によって示される。（ａ）は平面
図、（ｂ）はそれををＡＡによって切断する面を横方向
からみた断面図である。第１および第２の絶縁性透明基
板３１、３２上には、図５に示される画素が複数マトリ
クス状に配列される。図５において、ソースラインＳＬ
の一部をソース電極、ゲートラインＧＬの一部をゲート
電極とする薄膜トランジスタのドレイン電極３６が、個
別画素電極３４と接続される。この個別画素電極３４は
液晶材料３３を介して対向電極３７と対向して画素容量
Ｃlcを形成する。さらに、個別画素電極３４は、誘電体
膜３５を介して補助容量電極ＳＴＶと対向し、補助容量
Ｃstvを形成する。本実施例では、この補助容量Ｃstvが
印加電圧によって容量値が変化する可変容量とされる。
図５においては詳細が示されないが、誘電体膜３５の材
料の選択や、この補助容量Ｃstvの構造そのものの置き
換えにより、このような可変容量の構成が可能となる。
この可変補助容量Ｃstvの特性の設計について以下に記
述する。なお、図５において、３８は薄膜トランジスタ
のチャネル領域となるシリコン層、４０はゲート絶縁膜
層、３９、４１は配向膜層である。また、補助容量電極
ＳＴＶは隣の行もしくは列に位置する画素のゲートライ
ンＧＬと兼用することも可能である。
【００４７】図６はＣstvの印加電圧と容量値の関係を
示す特性図である。ここで、Ｃoは容量の最大値、Ｃmは
容量の最小値、Ｖoは容量が最大値をとるときの電圧
値、Ｖm1、Vm2は容量が最小値をとるときの第１および第
２の電圧値である。Ｖh1はＶoとＶm1の中間電圧（Ｖh1
＝（Ｖo＋Ｖm1）／２）であり、Ｃh1（図ではＣh）はＶ
h1における容量値である。Ｖh2はＶoとＶm2の中間電圧
（Ｖh2＝（Ｖo＋Ｖm2）／２）であり、Ｃh2（図ではＣ
h）はＶh2における容量値である。ここで、容量可変補
助容量の構成材料、構造などにすることによって調整す
ることにより図６に示した電圧、容量値を液晶容量変化
の効果を抑制するように設定する。たとえば前述の表１
の液晶容量変化の効果を抑制するようにＣstvの特性を
設定した場合は以下のようになる。Ｃo＝０．７ｐＦ、
Ｃh＝０．６５ｐＦ、Ｃm＝０．６ｐＦであり、Ｖo−Ｖm
1＝Ｖm2−Ｖo＝４Ｖである。そして、図４のＳＴＶにＶ
oを印加することによって、ＣstvにはＶd−Ｖoが印加さ
れる。このときのドレイン電圧変動値ΔＶｄの計算結果
を表７に示す。
示す特性図である。ここで、Ｃoは容量の最大値、Ｃmは
容量の最小値、Ｖoは容量が最大値をとるときの電圧
値、Ｖm1、Vm2は容量が最小値をとるときの第１および第
２の電圧値である。Ｖh1はＶoとＶm1の中間電圧（Ｖh1
＝（Ｖo＋Ｖm1）／２）であり、Ｃh1（図ではＣh）はＶ
h1における容量値である。Ｖh2はＶoとＶm2の中間電圧
（Ｖh2＝（Ｖo＋Ｖm2）／２）であり、Ｃh2（図ではＣ
h）はＶh2における容量値である。ここで、容量可変補
助容量の構成材料、構造などにすることによって調整す
ることにより図６に示した電圧、容量値を液晶容量変化
の効果を抑制するように設定する。たとえば前述の表１
の液晶容量変化の効果を抑制するようにＣstvの特性を
設定した場合は以下のようになる。Ｃo＝０．７ｐＦ、
Ｃh＝０．６５ｐＦ、Ｃm＝０．６ｐＦであり、Ｖo−Ｖm
1＝Ｖm2−Ｖo＝４Ｖである。そして、図４のＳＴＶにＶ
oを印加することによって、ＣstvにはＶd−Ｖoが印加さ
れる。このときのドレイン電圧変動値ΔＶｄの計算結果
を表７に示す。
【００４８】
【表７】 ここで、ΔＶdは（１）式のＣstにＶd−Ｖoによって変
化するＣstvの値を代入して求めた。表７に示すように
ΔＶdの変化は０．０８Ｖ以下になっており、従来の
０．２６Ｖに比べて１／３以下に低減できた。したがっ
てＶcomをＶd0−２．７Ｖに設定することによって階調
変化によって液晶層に印加される直流電圧は０．０４Ｖ
以下に抑えられる。以上のような容量可変補助容量を実
現する方法として、図７に示すような交流振幅電圧Ｖsa
の増加に伴って誘電率εstvが減少するようなＶsa−ε
stv特性を有する材料をＣstvの誘電体として用いればよ
い。これは表１の特性と正反対の交流振幅電圧依存性で
ある。
化するＣstvの値を代入して求めた。表７に示すように
ΔＶdの変化は０．０８Ｖ以下になっており、従来の
０．２６Ｖに比べて１／３以下に低減できた。したがっ
てＶcomをＶd0−２．７Ｖに設定することによって階調
変化によって液晶層に印加される直流電圧は０．０４Ｖ
以下に抑えられる。以上のような容量可変補助容量を実
現する方法として、図７に示すような交流振幅電圧Ｖsa
の増加に伴って誘電率εstvが減少するようなＶsa−ε
stv特性を有する材料をＣstvの誘電体として用いればよ
い。これは表１の特性と正反対の交流振幅電圧依存性で
ある。
【００４９】また、このような容量可変補助容量を実現
する方法として、図８に示すようなｎ型非晶質シリコン
（ａ−Ｓｉ（ｎ））膜とチッ化シリコン（ＳｉＮｘ）膜
で構成されるメタルインシュレータセミコンダクタ（以
下、ＭＩＳという）ダイオードと、ｐ型非晶質シリコン
（ａ−Ｓｉ（ｐ））膜とチッ化シリコン（ＳｉＮｘ）膜
で構成されるＭＩＳダイオードとを直列接続した構造が
考えられる。このような容量可変補助容量を従来の補助
容量に代えて画素電極の下に一方の電極を画素電極と
し、他方の電極をＩＴＯなどの透明導電膜で設けること
により、開口率には影響を与えない。この場合の補助容
量値Ｃstvはｎ型ＭＩＳダイオードの容量Ｃｎとｐ型Ｍ
ＩＳダイオードの容量Ｃｐの合成容量として次式（８）
で表される。
する方法として、図８に示すようなｎ型非晶質シリコン
（ａ−Ｓｉ（ｎ））膜とチッ化シリコン（ＳｉＮｘ）膜
で構成されるメタルインシュレータセミコンダクタ（以
下、ＭＩＳという）ダイオードと、ｐ型非晶質シリコン
（ａ−Ｓｉ（ｐ））膜とチッ化シリコン（ＳｉＮｘ）膜
で構成されるＭＩＳダイオードとを直列接続した構造が
考えられる。このような容量可変補助容量を従来の補助
容量に代えて画素電極の下に一方の電極を画素電極と
し、他方の電極をＩＴＯなどの透明導電膜で設けること
により、開口率には影響を与えない。この場合の補助容
量値Ｃstvはｎ型ＭＩＳダイオードの容量Ｃｎとｐ型Ｍ
ＩＳダイオードの容量Ｃｐの合成容量として次式（８）
で表される。
【００５０】
【数２】 図９はこの構造において図６に示したＣstv特性をうる
ためのＣn、Ｃp値の設定方法を説明する特性図である。
図９に示すようにＭＩＳダイオードの電圧−容量特性は
ｐ型で右下がり、ｎ型で左下がりの特性を示す。このよ
うに、ｐ、ｎ型ダイオードにおいて最大および最小容量
値は一致しており、それぞれの値をＣ２およびＣ１とす
る。また、容量値が変化しはじめる電圧値もＶoに一致
している。その結果、合成容量の最大値はＣo＝Ｃ２／
２、最小値はＣm＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）とな
る。両ダイオードにおいて容量の最大値はＳｉＮｘ膜の
誘電特性のみで決まる容量値であるため、両者において
同構造、同材料のＳｉＮｘ膜を採用することによって図
９に示すようにＣ２に一致させることが可能である。一
方、両ダイオードにおいて容量の最小値はａ−Ｓｉ膜中
に空乏層が形成されａ−Ｓｉ膜の誘電特性がＳｉＮｘ膜
の特性に加わった合成容量値になる。これについても、
ａ−Ｓｉ膜の誘電率、膜厚などを調整することによって
図９に示すようにＣ１に一致させることができる。ｎ型
およびｐ型ダイオードにおいて容量値が変化しはじめる
電圧は、ａ−Ｓｉ膜中のそれぞれドナーおよびアクセプ
ター不純物量の制御によって調整可能である。したがっ
て、図９のように両者の容量が変化しはじめる電圧はＶ
ｏに一致させることも可能である。
ためのＣn、Ｃp値の設定方法を説明する特性図である。
図９に示すようにＭＩＳダイオードの電圧−容量特性は
ｐ型で右下がり、ｎ型で左下がりの特性を示す。このよ
うに、ｐ、ｎ型ダイオードにおいて最大および最小容量
値は一致しており、それぞれの値をＣ２およびＣ１とす
る。また、容量値が変化しはじめる電圧値もＶoに一致
している。その結果、合成容量の最大値はＣo＝Ｃ２／
２、最小値はＣm＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）とな
る。両ダイオードにおいて容量の最大値はＳｉＮｘ膜の
誘電特性のみで決まる容量値であるため、両者において
同構造、同材料のＳｉＮｘ膜を採用することによって図
９に示すようにＣ２に一致させることが可能である。一
方、両ダイオードにおいて容量の最小値はａ−Ｓｉ膜中
に空乏層が形成されａ−Ｓｉ膜の誘電特性がＳｉＮｘ膜
の特性に加わった合成容量値になる。これについても、
ａ−Ｓｉ膜の誘電率、膜厚などを調整することによって
図９に示すようにＣ１に一致させることができる。ｎ型
およびｐ型ダイオードにおいて容量値が変化しはじめる
電圧は、ａ−Ｓｉ膜中のそれぞれドナーおよびアクセプ
ター不純物量の制御によって調整可能である。したがっ
て、図９のように両者の容量が変化しはじめる電圧はＶ
ｏに一致させることも可能である。
【００５１】両ダイオードにおいてたとえば前記図６に
示したＣm、Ｃo値を達成するためには、ＭＩＳダイオー
ドの容量値をＣ２＝１．６ｐＦ、Ｃ１＝０．９６ｐＦに
設定すればよい。これはダイオードの膜厚、電極面積な
どの構造ならびにＳｉＮｘ膜およびａ−Ｓｉ膜の特性を
調整することによって実現できる。
示したＣm、Ｃo値を達成するためには、ＭＩＳダイオー
ドの容量値をＣ２＝１．６ｐＦ、Ｃ１＝０．９６ｐＦに
設定すればよい。これはダイオードの膜厚、電極面積な
どの構造ならびにＳｉＮｘ膜およびａ−Ｓｉ膜の特性を
調整することによって実現できる。
【００５２】
【発明の効果】本発明の階調電圧設定方法によれば、直
流電圧を低減することによりフリッカ、焼きつけなどの
表示不良を改善し、さらに長時間表示の信頼性を向上さ
せることができる。さらに、本発明を採用することによ
って補助（蓄積）容量を取り除くことが可能となり、液
晶パネルの構造を単純化することができるためコスト低
減にもつながる。
流電圧を低減することによりフリッカ、焼きつけなどの
表示不良を改善し、さらに長時間表示の信頼性を向上さ
せることができる。さらに、本発明を採用することによ
って補助（蓄積）容量を取り除くことが可能となり、液
晶パネルの構造を単純化することができるためコスト低
減にもつながる。
【００５３】また、本発明のＬＣＤによれば、ドレイン
電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆
の容量変化特性を補助容量が有するため、液晶容量変化
の効果を打ち消し、ドレイン変動電圧のドレイン電圧に
よる変化を抑制することができる。そして、ドレイン電
圧を変化させたときに液晶層に加わる直流電圧を低減で
きる。その結果、液晶表示装置のフリッカ、焼きつけな
どの表示不良を低減でき、同時に長時間動作における信
頼性を向上することができる。
電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆
の容量変化特性を補助容量が有するため、液晶容量変化
の効果を打ち消し、ドレイン変動電圧のドレイン電圧に
よる変化を抑制することができる。そして、ドレイン電
圧を変化させたときに液晶層に加わる直流電圧を低減で
きる。その結果、液晶表示装置のフリッカ、焼きつけな
どの表示不良を低減でき、同時に長時間動作における信
頼性を向上することができる。
【図１】 本発明におけるＴＦＴ−ＬＣＤの階調電圧を
説明する図である。
説明する図である。
【図２】 本発明のＬＣＤ駆動方法の一実施例である階
調電圧設定方法のフローチャートである。
調電圧設定方法のフローチャートである。
【図３】 本発明のＬＣＤ駆動方法の一実施例の階調電
圧設定回路図である。
圧設定回路図である。
【図４】 本発明のＬＣＤの一実施例の１画素の等価回
路図である。
路図である。
【図５】 本発明のＬＣＤの一実施例の１画素の平面図
および断面図である。
および断面図である。
【図６】 本発明のＬＣＤの容量可変補助容量の印加電
圧と容量値の関係を示す図である。
圧と容量値の関係を示す図である。
【図７】 本発明のＬＣＤの容量可変補助容量の交流振
幅電圧に対する比誘電率の変化を示す図である。
幅電圧に対する比誘電率の変化を示す図である。
【図８】 本発明のＬＣＤの容量可変補助容量の一例の
構成図である。
構成図である。
【図９】 図６に示したＣstv特性をうるためのＣn、Ｃ
p値の設定方法を説明する図である。
p値の設定方法を説明する図である。
【図１０】 薄膜トランジスタ型ＴＮ−ＬＣＤのシステ
ム構成例図である。
ム構成例図である。
【図１１】 ＴＦＴ−ＬＣＤ用ソースドライバのブロッ
ク図である。
ク図である。
【図１２】 ＮＷモードＴＮＬＣＤの電圧−透過率特性
例図である。
例図である。
【図１３】 従来のＴＦＴ−ＬＣＤの階調電圧の波形図
である。
である。
【図１４】 ＴＦＴ−ＬＣＤの液晶パネルの等価回路図
である。
である。
【図１５】 ＴＦＴ−ＬＣＤの１画素の等価回路図であ
る。
る。
【図１６】 図１５の等価回路の各電極電圧の波形図で
ある。
ある。
【図１７】 液晶材料の印加電圧に対する比誘電率の関
係を示す図である。
係を示す図である。
１ 基準電圧Ｖro発生回路、２ 基準電圧Ｖrb発生回
路、３ 基準電圧Ｖrc発生回路、４ａ、４ｂ 加算回
路、５ａ、５ｂ 減算回路、６ 交流化回路、３１ 第
１の絶縁性透明基板、３２ 第２の絶縁性透明基板、３
３ 液晶材料、３４ 個別画素電極、３５ 誘電体膜、
３６ ドレイン電極、３７ 対向電極、ＶＲ１〜ＶＲ１
４ 分割可変抵抗、Ｃgd 寄生容量、Ｃlc 液晶容量、
Ｃstv 容量可変補助容量。
路、３ 基準電圧Ｖrc発生回路、４ａ、４ｂ 加算回
路、５ａ、５ｂ 減算回路、６ 交流化回路、３１ 第
１の絶縁性透明基板、３２ 第２の絶縁性透明基板、３
３ 液晶材料、３４ 個別画素電極、３５ 誘電体膜、
３６ ドレイン電極、３７ 対向電極、ＶＲ１〜ＶＲ１
４ 分割可変抵抗、Ｃgd 寄生容量、Ｃlc 液晶容量、
Ｃstv 容量可変補助容量。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786
Claims (8)
- 【請求項１】 画素ごとに薄膜トランジスタが備えられ
た液晶表示装置に対して、前記各画素に印加される交流
階調電圧信号の構成要素となる、振幅の異なる複数の交
流電圧の中心電圧が、前記交流電圧ごとに異なる値に設
定される液晶表示装置の駆動方法。 - 【請求項２】 前記薄膜トランジスタのソースに前記複
数の交流電圧の各々を入力するときのドレイン電圧の変
動値をそれぞれ求め、前記交流電圧の任意の２つの中心
電圧の差が、前記任意の２つの交流電圧の前記変動値の
差に等しくなるように、前記中心電圧をそれぞれ設定す
る請求項１記載の液晶表示装置の駆動方法。 - 【請求項３】 基準電圧発生回路、加算回路および減算
回路を複数組合せて正負それぞれの極性をもつ最大振幅
階調基準電圧および最小振幅階調基準電圧を発生し、そ
れぞれの極性において最大および最小振幅階調基準電圧
間を分割抵抗で分割することによってそれぞれ対応する
複数の中間調の階調基準電圧を設定し、さらに交流化回
路で、前記極性間で対応する各階調基準電圧を組合わせ
て階調電圧を交流化し、前記交流階調電圧信号の構成要
素として用いる請求項１または２記載の液晶表示装置の
駆動方法。 - 【請求項４】 前記正負それぞれの極性の対応する階調
基準電圧を設定する分割抵抗において、各々の対応する
抵抗の値が異なっている請求項３記載の液晶表示装置の
駆動方法。 - 【請求項５】 前記正負それぞれの極性をもつ最大振幅
階調基準電圧および最小振幅階調基準電圧を発生させる
対応する加算回路または減算回路が、異なる加算係数ま
たは減算係数を有する請求項３記載の液晶表示装置の駆
動方法。 - 【請求項６】 個別画素電極、該個別画素電極がドレイ
ン電極に接続される薄膜トランジスタおよび該個別画素
電極と誘電体膜を介して対向して補助容量を形成する補
助容量電極からなる複数の画素がマトリクス状に設けら
れる第１の絶縁性透明基板と対向電極が設けられる第２
の絶縁性透明基板とから構成され、前記第１および第２
の絶縁性透明基板が、前記複数の個別画素電極と前記対
向電極とが互いに対向するように保持されるとともに、
前記第１および第２の絶縁性透明基板の間に液晶材料が
封入されてなる液晶表示装置であって、前記補助容量
が、印加電圧に依存して容量値が変化する可変容量であ
る液晶表示装置。 - 【請求項７】 前記補助容量が印加電圧の増加につれて
容量値の減少する可変容量である請求項６記載の液晶表
示装置。 - 【請求項８】 前記補助容量がｐ型メタルインシュレー
タセミコンダクタダイオードとｎ型メタルインシュレー
タセミコンダクタダイオードを直列接続して構成される
請求項６または７記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12745094A JP3366437B2 (ja) | 1994-06-09 | 1994-06-09 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12745094A JP3366437B2 (ja) | 1994-06-09 | 1994-06-09 | 液晶表示装置の駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167342A Division JP3587829B2 (ja) | 2002-06-07 | 2002-06-07 | 液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07333576A true JPH07333576A (ja) | 1995-12-22 |
| JP3366437B2 JP3366437B2 (ja) | 2003-01-14 |
Family
ID=14960231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12745094A Expired - Lifetime JP3366437B2 (ja) | 1994-06-09 | 1994-06-09 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366437B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006082791A1 (ja) * | 2005-02-01 | 2006-08-10 | Sharp Kabushiki Kaisha | 液晶表示装置および液晶表示駆動回路 |
| JP2007502068A (ja) * | 2003-08-08 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用 |
| US7176869B2 (en) | 2000-07-24 | 2007-02-13 | Sharp Kabushiki Kaisha | Drive circuit for use in liquid crystal display, liquid crystal display incorporating the same, and electronics incorporating the liquid crystal display |
| CN1302450C (zh) * | 2000-12-01 | 2007-02-28 | 京东方显示器科技公司 | Ffs方式液晶显示装置及其制造方法 |
| WO2008065773A1 (fr) * | 2006-11-29 | 2008-06-05 | Sharp Kabushiki Kaisha | Appareil d'affichage à cristaux liquides, dispositif de commande d'appareil d'affichage à cristaux liquides, pilote de source d'appareil d'affichage à cristaux liquides et contrôleur d'appareil d'affichage à cristaux liquides |
| US7583250B2 (en) | 2003-03-12 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2014092012A1 (ja) * | 2012-12-14 | 2014-06-19 | シャープ株式会社 | 表示装置およびその駆動方法 |
-
1994
- 1994-06-09 JP JP12745094A patent/JP3366437B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176869B2 (en) | 2000-07-24 | 2007-02-13 | Sharp Kabushiki Kaisha | Drive circuit for use in liquid crystal display, liquid crystal display incorporating the same, and electronics incorporating the liquid crystal display |
| CN1302450C (zh) * | 2000-12-01 | 2007-02-28 | 京东方显示器科技公司 | Ffs方式液晶显示装置及其制造方法 |
| US9140915B2 (en) | 2003-03-12 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a plurality of sensors |
| US10101606B2 (en) | 2003-03-12 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7583250B2 (en) | 2003-03-12 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9798178B2 (en) | 2003-03-12 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8130191B2 (en) | 2003-03-12 | 2012-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9519175B2 (en) | 2003-03-12 | 2016-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8384657B2 (en) | 2003-03-12 | 2013-02-26 | Semicondcutor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2007502068A (ja) * | 2003-08-08 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用 |
| JP4851326B2 (ja) * | 2003-08-08 | 2012-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用 |
| WO2006082791A1 (ja) * | 2005-02-01 | 2006-08-10 | Sharp Kabushiki Kaisha | 液晶表示装置および液晶表示駆動回路 |
| US8094108B2 (en) | 2005-02-01 | 2012-01-10 | Sharp Kabushiki Kaisha | Liquid crystal display device and liquid crystal display driving circuit |
| US8284123B2 (en) | 2006-11-29 | 2012-10-09 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, liquid crystal display apparatus driving circuit, liquid crystal display apparatus source driver, and liquid crystal display apparatus controller |
| WO2008065773A1 (fr) * | 2006-11-29 | 2008-06-05 | Sharp Kabushiki Kaisha | Appareil d'affichage à cristaux liquides, dispositif de commande d'appareil d'affichage à cristaux liquides, pilote de source d'appareil d'affichage à cristaux liquides et contrôleur d'appareil d'affichage à cristaux liquides |
| WO2014092012A1 (ja) * | 2012-12-14 | 2014-06-19 | シャープ株式会社 | 表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3366437B2 (ja) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100869200B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7221352B2 (en) | Driving method for improving display uniformity in multiplexed pixel | |
| US9218791B2 (en) | Liquid crystal display device and method for driving a liquid crystal display device | |
| US6831620B1 (en) | Source driver, source line drive circuit, and liquid crystal display device using the same | |
| EP2149874A1 (en) | Liquid crystal display | |
| US20130293526A1 (en) | Display device and method of operating the same | |
| JP5955098B2 (ja) | 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法 | |
| KR20020060161A (ko) | 액티브 매트릭스형 표시장치, 그 구동방법 및 표시소자 | |
| KR100895305B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US8299998B2 (en) | Liquid crystal display device with first and second image signals about a middle voltage | |
| US9360692B2 (en) | Display device and driving method thereof | |
| KR100440360B1 (ko) | 액정표시장치및그구동방법 | |
| US20130321492A1 (en) | Display device and method for driving same | |
| CN100343890C (zh) | 矩阵显示器件及其驱动方法 | |
| JP5043233B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
| JP3366437B2 (ja) | 液晶表示装置の駆動方法 | |
| KR100496543B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP3587829B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR101127850B1 (ko) | 액정표시장치의 구동회로 | |
| US7439946B2 (en) | Liquid crystal display device with controlled positive and negative gray scale voltages | |
| KR101361057B1 (ko) | 표시장치 | |
| WO2013100086A1 (ja) | 液晶表示装置 | |
| KR20070010675A (ko) | 액정표시장치와 액정표시장치의 제조방법 | |
| KR101327870B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071101 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |