JPH07322321A - Method for changing reception processing function of receiver and the receiver - Google Patents

Method for changing reception processing function of receiver and the receiver

Info

Publication number
JPH07322321A
JPH07322321A JP6141297A JP14129794A JPH07322321A JP H07322321 A JPH07322321 A JP H07322321A JP 6141297 A JP6141297 A JP 6141297A JP 14129794 A JP14129794 A JP 14129794A JP H07322321 A JPH07322321 A JP H07322321A
Authority
JP
Japan
Prior art keywords
reception processing
reception
data
address
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6141297A
Other languages
Japanese (ja)
Inventor
Kazuhiro Shimura
一博 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6141297A priority Critical patent/JPH07322321A/en
Publication of JPH07322321A publication Critical patent/JPH07322321A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To continuously receive reception information addressed to itself by executing a timing for changing a reception processing function during a non-drive period synchronized with the drive period of a reception processing part. CONSTITUTION:A CPU 7 stores received message data inputted from a decoder part 4 based on the various kinds of control programs stored in a ROM 8 in a RAM 9 and controls respective circuit parts inside a pager 1 corresponding to control signals inputted from a key input part 6. Then, the CPU 7 is provided with functions as a discrimination means and a control means, discriminates whether or not information received in a reception part 3 is provided with control information for changing the stored contents of an ID-ROM 5 at the time of a reception processing accompanying control data reception and performs a processing for writing the received control information in the ID- ROM 5 during the non-drive period of the reception part 3 when it is discriminated that the control information is provided by the discrimination processing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ページング受信機に代
表される受信装置において、自己フレーム情報の受信に
より受信機能を変更する受信機能変更方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving function changing method for changing a receiving function by receiving self frame information in a receiving apparatus represented by a paging receiver.

【0002】[0002]

【従来の技術】近時、ページャーは、自動車電話や携帯
電話に比べて使用料金が安いため、企業が営業マンの外
出先からの電話連絡用として持たせるだけでなく、個人
が外出中の友人との手軽なコミュニケーションツールと
して利用するケースが急増している。従来のページャー
へのアクセス手段としては、個人の場合には電話があ
り、企業、個別情報提供者の場合にはオペレーションサ
ービス会社、パソコン入力、情報加工会社等がある。
2. Description of the Related Art Recently, pagers are cheaper to use than car phones and mobile phones, so not only companies have them for phone calls from outside offices but also friends who are out and about. The number of cases where it is used as an easy communication tool with is rapidly increasing. As a conventional access method to a pager, there is a telephone for an individual, a company, and an operation service company, a personal computer input, an information processing company, etc. for an individual information provider.

【0003】これらのアクセス手段で作成された情報
は、公衆回線網を介してページャーサービス会社に送信
され、ページャーサービス会社から個人所有あるいは企
業所有のページャーの呼出番号別に送信情報が作成され
て送信される。ページャーとしては数字情報の受信が可
能なNP(ニューメリック・ページャー)型、文字情報
の受信が可能なIP(インフォメーション・ページャ
ー)型等がある。
The information created by these access means is sent to the pager service company via the public line network, and the pager service company creates and sends the send information for each page number of the pager owned by the individual or the company. It The pager includes an NP (Numeric Pager) type capable of receiving numerical information and an IP (Information Pager) type capable of receiving character information.

【0004】これらのページャーでは、データ提供者か
らページャーサービス会社に記憶されたメッセージデー
タを付加して送信される呼出信号によって、電話連絡が
必要である旨を、報知音、表示灯の点灯あるいは振動に
よって報知したり、呼出信号にメッセージを付加して送
信することにより電話連絡先の電話番号や連絡先名、連
絡時間等を表示するようになっている。
In these pagers, a notification signal, lighting of a display lamp, or vibration indicating that telephone contact is required is made by a call signal transmitted from a data provider with message data stored in a pager service company. The telephone number of the telephone contact, the contact name, the contact time, or the like is displayed by notifying the user of the call signal or adding a message to the calling signal and transmitting the message.

【0005】また、ページャーには、ページャーサービ
ス会社から提供される株価情報等の各種情報を受信して
表示する受信サービス機能があるが、その受信サービス
機能を受けるたページャーには、個々に受信サービス機
能を受けるためのサービス用ID−No.が、通常の呼
出番号(ID−No.)とともに設定されている。
Further, the pager has a reception service function for receiving and displaying various information such as stock price information provided by a pager service company. The pager receiving the reception service function receives the reception service individually. Service ID for receiving the function-No. Is set together with a normal calling number (ID-No.).

【0006】このサービス用ID−No.の設定は、ペ
ージャーサービス会社から送信される当該ページャー固
有のID−No.による書替用制御信号によって設定さ
れており、ページャーでは、その固有の書替用制御信号
を受信したことを判別した時に、その書替用制御信号に
設定されている設定内容に従って無条件にID−No.
の書替を行うようになっている。
This service ID-No. Is set by the pager service company's unique ID-No. The rewrite control signal is set by the pager, and when the pager determines that the unique rewrite control signal is received, the pager unconditionally follows the setting content set in the rewrite control signal. -No.
It is supposed to be rewritten.

【0007】具体的には、そのページャーに割り当てら
れたタイムスロットにより、例えば、図6に示すような
1送信単位(プリアンブル+nバッチ)のデータ受信が
行われた時、まずデータAを受信し、次に書替用制御信
号を受信することで図7に示す制御信号着信処理を実行
することにより、同期から外れる。
Specifically, when data is received in one transmission unit (preamble + n batch) as shown in FIG. 6 by the time slot assigned to the pager, first, the data A is received, Next, by receiving the control signal for rewriting, the control signal incoming process shown in FIG.

【0008】すなわち、図7において、書替用制御信号
の受信直後に、RF部とデコーダ部の動作を停止し(ス
テップP1)、ID−ROMに記憶されているID−N
o.を、受信した設定内容に従って更新した後(ステッ
プP2)、デコーダ部を初期設定し(ステップP3)、
RF部とデコーダ部を再起動して(ステップP4)、処
理を終了する。
That is, in FIG. 7, the operation of the RF unit and the decoder unit is stopped immediately after receiving the rewriting control signal (step P1), and the ID-N stored in the ID-ROM is stored.
o. Is updated according to the received setting contents (step P2), the decoder unit is initialized (step P3),
The RF unit and the decoder unit are restarted (step P4), and the process ends.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の受信サービス機能を備えたページャーにあっ
ては、自己固有の書替用制御信号を受信した時に、同期
から外れて制御信号着信処理を実行し、無条件にID−
No.の書き替えを行うようになっていたため、図に示
した制御信号の次に送られてるデータBの受信が不可能
となるという問題点があった。
However, in a pager having such a conventional reception service function, when a control signal for rewriting unique to itself is received, the pager is out of synchronization and control signal reception processing is performed. Execute and unconditionally ID-
No. However, there is a problem in that the data B sent next to the control signal shown in the figure cannot be received.

【0010】本発明の課題は、受信処理機能の変更中の
継続受信を可能にする受信装置の受信処理機能変更方法
及び受信装置を提供することである。
An object of the present invention is to provide a receiving processing function changing method for a receiving device and a receiving device that enable continuous reception while the receiving processing function is being changed.

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明は、
自己に割り当てられたタイムスロットを含む特定の時間
内に駆動され、自己宛の情報の受信処理を行う受信処理
部を備えた受信装置の受信機能を変更する方法であっ
て、前記受信装置の受信処理部の処理機能を変更するた
めの制御情報を送信し、前記受信装置は、自己に割り当
てられたタイムスロットで自己宛の情報を受信し、受信
した情報に前記受信処理部の処理機能を変更するための
制御情報を含むか否かを判別し、制御情報を含むと判別
したときは、前記受信処理部の非駆動期間に、受信した
制御情報による制御内容に従って受信処理部の処理機能
を変更することを特徴としている。
The invention according to claim 1 is
A method for changing the receiving function of a receiving device, which is driven within a specific time including a time slot assigned to itself, and includes a receiving processing unit for receiving information addressed to itself, comprising: Transmitting control information for changing the processing function of the processing unit, the receiving device receives information addressed to itself in a time slot assigned to itself, and changes the processing function of the reception processing unit to the received information. It is determined whether or not the control information for controlling the reception processing unit is included, and when it is determined that the control information is included, the processing function of the reception processing unit is changed according to the control content of the received control information during the non-driving period of the reception processing unit. It is characterized by doing.

【0012】請求項2記載の発明は、自己に割り当てら
れたタイムスロットを含む特定の時間内に駆動され、自
己宛の情報の受信処理を行う受信処理部を備えた受信装
置の受信機能を変更する方法であって、前記受信装置の
受信処理部の処理機能を変更するための制御情報を送信
し、前記受信装置は、自己に割り当てられたタイムスロ
ットで自己宛の情報を受信し、受信した情報に前記受信
処理部の処理機能を変更するための制御情報を含むか否
かを判別し、制御情報を含むと判別したときは、前記受
信処理部の非駆動期間に、受信した制御情報を当該受信
処理部に設定することを特徴としている。
According to a second aspect of the present invention, the receiving function of a receiving device is changed, which is driven within a specific time including a time slot assigned to itself and includes a receiving processing unit for receiving information addressed to itself. And transmitting control information for changing a processing function of a reception processing unit of the receiving device, and the receiving device receives and receives information addressed to itself in a time slot assigned to itself. When it is determined whether the information includes control information for changing the processing function of the reception processing unit, and when it is determined that the control information is included, the received control information is set during the non-driving period of the reception processing unit. It is characterized in that it is set in the reception processing unit.

【0013】請求項3記載の発明は、自己に割り当てら
れたタイムスロットで、自己宛の情報を受信する受信装
置において、前記自己に割り当てられたタイムスロット
を含む特定の時間帯に駆動され、自己宛の情報の受信処
理を行う受信処理部と、前記受信処理部で受信した情報
が当該受信処理部の処理動作を変更するための制御情報
を含むか否かを判別する判別手段と、この判別手段によ
り制御情報を含むと判別されたとき、受信した制御情報
を、前記受信処理部の非駆動期間に当該受信処理部に設
定する制御手段と、を設けたことを特徴としている。
According to a third aspect of the present invention, in a receiving device that receives information addressed to itself in a time slot assigned to itself, the receiving device is driven in a specific time zone including the time slot assigned to itself, and A reception processing unit that performs a process of receiving information addressed to the reception unit; a determination unit that determines whether the information received by the reception processing unit includes control information for changing the processing operation of the reception processing unit; And a control unit for setting the received control information to the reception processing unit during the non-driving period of the reception processing unit when it is determined that the control information is included.

【0014】また、この場合、請求項4に記載するよう
に、前記受信処理部は、第1のフレームデータが記憶さ
れる第1のフレームレジスタと、第1のアドレスデータ
が記憶される第1のアドレスレジスタと、少なくとも第
2のフレームデータが記憶される第2のフレームレジス
タと、第2のアドレスデータが記憶される第2のアドレ
スレジスタとを具備し、前記制御手段は、第1のフレー
ムレジスタ及び第1のアドレスレジスタにセットされた
データに基づいて制御情報として受信されたフレームデ
ータ及びアドレスデータを、第2のフレームレジスタ及
び第2のアドレスレジスタにセットすることが可能であ
る。
Further, in this case, as described in claim 4, the reception processing unit includes a first frame register in which the first frame data is stored and a first frame register in which the first address data is stored. Address register, a second frame register in which at least the second frame data is stored, and a second address register in which the second address data is stored, and the control means includes the first frame. The frame data and the address data received as the control information based on the data set in the register and the first address register can be set in the second frame register and the second address register.

【0015】また、請求項5に記載するように、前記受
信処理部は、第1のフレームデータが記憶される第1の
フレームレジスタと、第1のアドレスデータが記憶され
る第1のアドレスレジスタと、少なくとも第2のアドレ
スデータが記憶される第2のアドレスレジスタとを具備
し、前記制御手段は、第1のフレームレジスタ及び第1
のアドレスレジスタにセットされたデータに基づいて制
御情報として受信されたアドレスデータを、第2のアド
レスレジスタにセットすることが可能である。
Further, as set forth in claim 5, the reception processing unit includes a first frame register in which the first frame data is stored and a first address register in which the first address data is stored. And a second address register in which at least second address data is stored, and the control means includes a first frame register and a first frame register.
It is possible to set the address data received as the control information based on the data set in the second address register in the second address register.

【0016】[0016]

【作用】請求項1記載の発明によれば、自己に割り当て
られたタイムスロットを含む特定の時間内に駆動され、
自己宛の情報の受信処理を行う受信処理部を備えた受信
装置の受信機能を変更する方法であって、前記受信装置
の受信処理部の処理機能を変更するための制御情報が送
信されると、前記受信装置では、自己に割り当てられた
タイムスロットで自己宛の情報を受信し、受信した情報
に前記受信処理部の処理機能を変更するための制御情報
を含むか否かを判別し、制御情報を含むと判別したとき
は、前記受信処理部の非駆動期間に、受信した制御情報
による制御内容に従って受信処理部の処理機能を変更す
る。
According to the invention described in claim 1, it is driven within a specific time including a time slot assigned to itself,
A method for changing the receiving function of a receiving device having a receiving processing unit for receiving information addressed to itself, wherein control information for changing the processing function of the receiving processing unit of the receiving device is transmitted. The receiving device receives information addressed to itself in a time slot allocated to itself, determines whether the received information includes control information for changing the processing function of the reception processing unit, and controls When it is determined that the reception processing unit includes the information, the processing function of the reception processing unit is changed according to the control content of the received control information during the non-driving period of the reception processing unit.

【0017】したがって、受信処理機能を変更するタイ
ミングを受信処理部の駆動期間と同期する非駆動期間中
に実行するため、制御情報の受信後も同期を外すことな
く、自己宛の受信情報を継続して受信することができ
る。
Therefore, since the timing of changing the reception processing function is executed during the non-driving period which is synchronized with the driving period of the reception processing unit, the reception information addressed to itself is continued without being desynchronized even after the control information is received. Then you can receive it.

【0018】請求項2記載の発明によれば、自己に割り
当てられたタイムスロットを含む特定の時間内に駆動さ
れ、自己宛の情報の受信処理を行う受信処理部を備えた
受信装置の受信機能を変更する方法であって、 前記受
信装置の受信処理部の処理機能を変更するための制御情
報が送信されると、前記受信装置では、自己に割り当て
られたタイムスロットで自己宛の情報を受信し、受信し
た情報に前記受信処理部の処理機能を変更するための制
御情報を含むか否かを判別し、制御情報を含むと判別し
たときは、前記受信処理部の非駆動期間に、受信した制
御情報を当該受信処理部に設定する。
According to the second aspect of the present invention, the receiving function of the receiving apparatus is equipped with the receiving processing section which is driven within a specific time including the time slot allocated to itself and which performs the receiving process of the information addressed to itself. When the control information for changing the processing function of the reception processing unit of the receiving device is transmitted, the receiving device receives the information addressed to itself in the time slot assigned to itself. Then, it is determined whether or not the received information includes control information for changing the processing function of the reception processing unit, and when it is determined that the control information is included, reception is performed during the non-driving period of the reception processing unit. The control information thus set is set in the reception processing unit.

【0019】したがって、受信処理機能を設定するタイ
ミングを受信処理部の駆動期間と同期する非駆動期間中
に実行するため、制御情報の受信後も同期を外すことな
く、自己宛の受信情報を継続して受信することができ
る。
Therefore, since the timing for setting the reception processing function is executed during the non-driving period in which it is synchronized with the driving period of the reception processing unit, the reception information addressed to itself is continued without being desynchronized even after the control information is received. Then you can receive it.

【0020】請求項3記載の発明によれば、自己に割り
当てられたタイムスロットで、自己宛の情報を受信する
受信装置において、受信処理部が、前記自己に割り当て
られたタイムスロットを含む特定の時間帯に駆動され、
自己宛の情報の受信処理を行い、判別手段により、この
受信した情報に当該受信処理部の処理動作を変更するた
めの制御情報が含まれていると判別されたとき、制御手
段により、受信した制御情報が、前記受信処理部の非駆
動期間に当該受信処理部に設定される。
According to the third aspect of the present invention, in the receiving device which receives the information addressed to itself in the time slot assigned to itself, the reception processing unit includes a specific time slot including the time slot assigned to itself. Driven during the time of day,
When the discriminating means determines that the received information includes control information for changing the processing operation of the reception processing section, the control means receives the information. The control information is set in the reception processing unit during the non-driving period of the reception processing unit.

【0021】したがって、受信処理機能を設定するタイ
ミングを受信処理部の駆動期間と同期する非駆動期間中
に実行するため、制御情報の受信後も同期を外すことな
く、自己宛の受信情報を継続して受信することができる
受信装置を提供することができる。
Therefore, since the timing for setting the reception processing function is executed during the non-driving period which is synchronized with the driving period of the reception processing section, the reception information addressed to itself is continued without losing synchronization even after the control information is received. Therefore, it is possible to provide a receiving device that can receive by receiving.

【0022】請求項4記載の発明によれば、前記受信処
理部では、第1のフレームデータが記憶される第1のフ
レームレジスタと、第1のアドレスデータが記憶される
第1のアドレスレジスタと、少なくとも第2のフレーム
データが記憶される第2のフレームレジスタと、第2の
アドレスデータが記憶される第2のアドレスレジスタと
が具備され、前記制御手段は、第1のフレームレジスタ
及び第1のアドレスレジスタにセットされたデータに基
づいて制御情報として受信されたフレームデータ及びア
ドレスデータが、第2のフレームレジスタ及び第2のア
ドレスレジスタにセットされる。
According to the invention described in claim 4, in the reception processing section, a first frame register for storing first frame data, and a first address register for storing first address data are provided. A second frame register for storing at least second frame data and a second address register for storing second address data, wherein the control means includes the first frame register and the first frame register. The frame data and the address data received as the control information based on the data set in the address register are set in the second frame register and the second address register.

【0023】したがって、送信側は、第1のフレームと
第1のアドレスに受信装置を個別に指定する呼出情報を
設定し、第2のフレームと第2のアドレスに受信装置個
別のサービス情報を設定して送信することができるとと
もに、第1のフレームの第1のアドレスで第2のフレー
ムレジスタと第2のアドレスレジスタを制御する制御情
報を送ることができる。その結果、同一フレームで共通
のサービスを受ける複数の受信装置に対し送信側で制御
情報送信の手間を省力化することができる。
Therefore, the transmitting side sets the calling information for individually designating the receiving device in the first frame and the first address, and sets the service information for each receiving device in the second frame and the second address. Control information for controlling the second frame register and the second address register at the first address of the first frame. As a result, it is possible to save the labor of transmitting control information on the transmitting side to a plurality of receiving devices that receive a common service in the same frame.

【0024】請求項5記載の発明によれば、前記受信処
理部では、第1のフレームデータが記憶される第1のフ
レームレジスタと、第1のアドレスデータが記憶される
第1のアドレスレジスタと、少なくとも第2のアドレス
データが記憶される第2のアドレスレジスタとが具備さ
れ、前記制御手段は、第1のフレームレジスタ及び第1
のアドレスレジスタにセットされたデータに基づいて制
御情報として受信されたアドレスデータが、第2のアド
レスレジスタにセットされる。
According to the fifth aspect of the present invention, in the reception processing section, there are provided a first frame register for storing first frame data and a first address register for storing first address data. A second address register in which at least second address data is stored, and the control means includes a first frame register and a first frame register.
The address data received as the control information based on the data set in the address register is set in the second address register.

【0025】したがって、同一フレームで2つのアドレ
スデータを受信することができ、同一アドレスで利用さ
れる複数の受信装置を一斉に呼び出す場合に、同一のフ
レームを利用して一斉に複数の受信装置を呼び出すこと
ができるとともに、複数の受信装置に同一フレームで一
斉に制御情報を送信することができる。その結果、送信
側の送信時間と受信側の受信時間を短縮することができ
る。
Therefore, two address data can be received in the same frame, and when a plurality of receiving devices used at the same address are simultaneously called, a plurality of receiving devices are simultaneously used by using the same frame. It is possible to call and simultaneously transmit control information to a plurality of receiving devices in the same frame at the same time. As a result, the transmission time on the transmission side and the reception time on the reception side can be shortened.

【0026】[0026]

【実施例】以下、図1〜図5を参照して実施例を説明す
る。
EXAMPLES Examples will be described below with reference to FIGS.

【0027】図1〜図5は、本発明を適用したページャ
ーの一実施例を示す図である。
1 to 5 are views showing an embodiment of a pager to which the present invention is applied.

【0028】まず、構成を説明する。First, the structure will be described.

【0029】図1は、ページャー1の要部ブロック構成
図である。
FIG. 1 is a block diagram of the main part of the pager 1.

【0030】この図において、ページャー1は、アンテ
ナ2、受信部3、デコーダ部4、ID−ROM5、キー
入力部6、CPU7、ROM8、RAM9、表示部10
及びスピーカー11により構成されている。
In the figure, the pager 1 includes an antenna 2, a receiving section 3, a decoder section 4, an ID-ROM 5, a key input section 6, a CPU 7, a ROM 8, a RAM 9, and a display section 10.
And a speaker 11.

【0031】アンテナ2は、図外のページャーサービス
会社等から無線で送信される呼出信号を受信して受信部
3に出力する。受信部3は、デコーダ部4から入力され
る間欠信号により制御され、アンテナ2から入力される
呼出信号を間欠受信し、受信信号を検波、増幅した後、
デジタルデータに変換してデコーダ部4に出力する。デ
コーダ部4は、図2に示すように、ビット同期回路4
1、BCH補正回路42、S−P変換回路43、同期コ
ード検出回路44、ビットカウンタ45、ワードカウン
タ46、フレームレジスタ47、50、アドレスレジス
タ48、51、54、アドレス比較回路49、52、5
5及びBS制御回路53により構成されている。
The antenna 2 receives a call signal wirelessly transmitted from a pager service company or the like (not shown) and outputs it to the receiving unit 3. The receiving unit 3 is controlled by the intermittent signal input from the decoder unit 4, intermittently receives the ringing signal input from the antenna 2, detects the received signal, and amplifies the received signal.
It is converted into digital data and output to the decoder unit 4. As shown in FIG. 2, the decoder unit 4 includes a bit synchronization circuit 4
1, BCH correction circuit 42, SP conversion circuit 43, synchronization code detection circuit 44, bit counter 45, word counter 46, frame registers 47, 50, address registers 48, 51, 54, address comparison circuits 49, 52, 5
5 and the BS control circuit 53.

【0032】ビット同期回路41は、受信部3で復調さ
れた“1”、“0”のビット列からなる受信信号を入力
し、このビット列と内部クロックとの同期をとるための
回路であり、同期のとれたビット列としての受信信号を
BCH補正回路42、同期コード検出回路44、アドレ
ス比較回路49、52、55、BS制御回路53に出力
する。
The bit synchronizing circuit 41 is a circuit for inputting a received signal consisting of a bit string of "1" and "0" demodulated by the receiving section 3 and synchronizing this bit string with an internal clock. The received signal as a captured bit string is output to the BCH correction circuit 42, the synchronization code detection circuit 44, the address comparison circuits 49, 52, 55, and the BS control circuit 53.

【0033】BCH補正回路42は、BCHパリティコ
ードが付加されてくる受信信号に対しBCH誤り訂正処
理を行い、訂正済みのシリアルデータをS−P変換回路
43及びアドレス比較回路49、52、55に出力する
とともに、訂正が不能のエラーが有った場合は、エラー
フラグ用の信号を出力する回路部である。
The BCH correction circuit 42 performs BCH error correction processing on the received signal to which the BCH parity code is added, and outputs the corrected serial data to the SP conversion circuit 43 and the address comparison circuits 49, 52, 55. In addition to outputting, when there is an error that cannot be corrected, this is a circuit unit that outputs an error flag signal.

【0034】S−P変換回路43は、BCH補正回路4
2から入力される訂正済みのシリアルデータをパラレル
データに変換してCPU7に出力する回路部である。
The SP conversion circuit 43 is a BCH correction circuit 4
It is a circuit unit that converts the corrected serial data input from the No. 2 into parallel data and outputs the parallel data.

【0035】同期コード検出回路44は、ビット同期回
路41から入力される同期のとれた受信信号から同期コ
ード、すなわち、プリアンブル信号を検出し、その検出
したプリアンブル信号をビットカウンタ45に出力する
回路部である。
The synchronization code detection circuit 44 detects a synchronization code, that is, a preamble signal from the synchronized reception signal input from the bit synchronization circuit 41, and outputs the detected preamble signal to the bit counter 45. Is.

【0036】ビットカウンタ45は、32進のカウンタ
であり、同期コード検出回路44から入力される同期コ
ードに基づいてビット数をカウントアップし、そのビッ
トカウントデータをワードカウンタ46に出力する。
The bit counter 45 is a 32-bit counter, counts up the number of bits based on the sync code input from the sync code detection circuit 44, and outputs the bit count data to the word counter 46.

【0037】フレームカウンタ46は、17進のカウン
タであり、ビットカウンタ45から入力されるビットカ
ウントデータに基づいてフレーム数をカウントアップ
し、そのフレームカウントデータをCPU7及びBS制
御回路53に出力する。
The frame counter 46 is a 17-ary counter, counts up the number of frames based on the bit count data input from the bit counter 45, and outputs the frame count data to the CPU 7 and the BS control circuit 53.

【0038】フレームレジスタ47、50及びアドレス
レジスタ48、51、54は、CPU7からの制御を受
けてID−ROM5から順次送られてくるデータを、そ
れぞれセットするレジスタである。すなわち、フレーム
レジスタ47、50は、当該ページャー1の個別呼び出
し等に係わるフレームナンバー(第1フレームは1、第
2フレームは2……第8フレームは8とする)がセット
される。また、アドレスレジスタ48、54は、フレー
ムレジスタ47にセットされているフレームナンバーの
フレームにおける第1アドレス、第2アドレスが、アド
レスレジスタ51は、フレームレジスタ50にセットさ
れているフレームナンバーのフレームにおけるアドレス
がそれぞれセットされるレジスタであり、本実施例で
は、アドレスレジスタ48、54は、フレームレジスタ
47に、アドレスレジスタ51はフレームレジスタ50
にそれぞれ制御され、セットしているアドレスをそれぞ
れアドレス比較回路49、52、55に出力する。
The frame registers 47, 50 and the address registers 48, 51, 54 are registers for setting the data sequentially sent from the ID-ROM 5 under the control of the CPU 7. That is, the frame registers 47 and 50 are set with the frame numbers (1 for the first frame, 2 for the second frame ... 8 for the 8th frame) related to individual calling of the pager 1. The address registers 48 and 54 are the first and second addresses in the frame number frame set in the frame register 47, and the address register 51 is the address in the frame number frame set in the frame register 50. In the present embodiment, the address registers 48 and 54 are the frame register 47, and the address register 51 is the frame register 50.
And outputs the set addresses to the address comparison circuits 49, 52 and 55, respectively.

【0039】BS制御回路53は、CPU7等からの制
御信号を受けて受信部3を制御する回路である。
The BS control circuit 53 is a circuit that receives a control signal from the CPU 7 or the like and controls the receiving section 3.

【0040】ID−ROM5は、電気的に書き替えが可
能なEEPROMで構成されており、当該ページャー1
に個別的に割り当てられるフレームやアドレス等のデー
タを記憶し、デコーダ部4の制御部の下に記憶している
フレームやアドレス等のデータをCPU7を経由してデ
コーダ部4に出力する。また、ID−ROM5は、EE
PROMで構成されているので無線信号によるCPU7
の制御によって上記フレームやアドレス等のデータ内容
の更新が可能である。
The ID-ROM 5 is composed of an electrically rewritable EEPROM, and the pager 1 concerned
Data such as a frame and an address individually assigned to each of the decoders 4 is stored, and the data such as the frame and the address stored under the control unit of the decoder unit 4 is output to the decoder unit 4 via the CPU 7. The ID-ROM 5 is EE
As it is composed of PROM, CPU7 by radio signal
It is possible to update the data contents such as the frame and the address by the control.

【0041】キー入力部6は、文字数字キー、ファンク
ションキー等からなる操作キー部分と、各種スイッチ部
分とで構成されており、操作キー部分については、ある
入力が行われると、CPU7で処理されて表示部10に
メッセージとして表示される。また、各種スイッチ部分
は、呼び出し信号を受信したときに呼び出し音を発生す
る鳴音モードと呼び出し音を発生しない無音モードとの
間で、モードの切り替えを行うモード切り替えスイッ
チ、呼び出し音の発生等を停止させる時に操作するリセ
ットスイッチ等で構成されている。
The key input section 6 is composed of operation key portions such as alphanumeric keys and function keys, and various switch portions. The operation key portions are processed by the CPU 7 when a certain input is made. Is displayed as a message on the display unit 10. In addition, various switch parts, such as a mode change switch that switches the mode between a ringing mode that generates a ringing tone when a ringing signal is received and a silent mode that does not generate a ringing tone, the generation of ringing tone, etc. It is composed of a reset switch and the like that is operated when stopping.

【0042】CPU(Central Processing Unit )7
は、ROM8に格納されている各種制御プログラムに基
づいてデコーダ部4から入力される受信されたメッセー
ジデータをRAM9に格納するとともに、キー入力部6
から入力される制御信号に応じてページャー1内の各回
路部を制御する。
CPU (Central Processing Unit) 7
Stores the received message data input from the decoder unit 4 in the RAM 9 based on various control programs stored in the ROM 8, and also stores the key input unit 6
Each circuit unit in the pager 1 is controlled according to a control signal input from the.

【0043】また、CPU7は、判別手段及び制御手段
としての機能を有し、後述する制御データ受信に伴う受
信処理に際して、受信部3で受信した情報がID−RO
M5の記憶内容を変更するための制御情報を含むか否か
を判別するとともに、この判別処理により制御情報を含
むと判別されたとき、受信した制御情報を、前記受信部
3の非駆動期間に当該ID−ROM5に書込む処理を行
う。
Further, the CPU 7 has a function as a discriminating means and a control means, and the information received by the receiving section 3 is ID-RO in the receiving process accompanying the control data reception which will be described later.
It is determined whether or not the control information for changing the storage content of M5 is included, and when it is determined by this determination process that the control information is included, the received control information is stored in the non-driving period of the receiving unit 3. A process of writing in the ID-ROM 5 is performed.

【0044】ROM(Read Only Memory)8は、CPU
7が実行する各種制御プログラムを格納し、また、メッ
セージデータ受信時に、このメッセージデータがフレー
ムやアドレス等のデータ内容を変更する制御情報を示す
データか否かを判別する判別処理と、このデータの受信
に伴い受信部3の非駆動期間に、受信した制御情報デー
タに従ってID−ROM5に記憶されたフレームやアド
レス等のデータ内容を変更する変更処理等のCPU7で
実行されるプログラム等を記憶する。
ROM (Read Only Memory) 8 is a CPU
7 stores various control programs to be executed, and when the message data is received, a determination process of determining whether or not the message data is data indicating control information for changing data contents such as a frame and an address; During the non-driving period of the receiving unit 3 in accordance with the reception, a program executed by the CPU 7 such as a changing process for changing data contents such as a frame and an address stored in the ID-ROM 5 according to the received control information data is stored.

【0045】RAM(Random Access Memory)9は、過
去の受信メッセージ情報を格納するメッセージメモリデ
ータ等を記憶する記憶部である。
A RAM (Random Access Memory) 9 is a storage unit for storing message memory data for storing past received message information.

【0046】表示部10は、CPU7から入力される制
御信号によって駆動される回路部と、液晶表示パネル等
により構成されており、受信したメッセージデータに伴
うメッセージ等を表示する。
The display section 10 is composed of a circuit section driven by a control signal input from the CPU 7, a liquid crystal display panel and the like, and displays a message and the like accompanying the received message data.

【0047】スピーカー11は、鳴音モードがセットさ
れている時、呼び出し信号の受信時にCPU7から入力
される制御信号によって駆動され、呼び出し音を報知す
る。次に、動作を説明する。
When the ringing mode is set, the speaker 11 is driven by a control signal input from the CPU 7 when the ringing signal is received, and notifies the ringing tone. Next, the operation will be described.

【0048】まず、CPU7からの制御信号等により制
御されるデコーダ部4を中心とする動作を説明する。
First, the operation centered on the decoder section 4 controlled by a control signal from the CPU 7 will be described.

【0049】まず、CPU7がID−ROM5に制御信
号を出力し、その記憶データを出力させ、フレームレジ
スタ47、アドレスレジスタ48、54をセットする。
また、IDコードを書き替える無線信号等の受信時に
は、その無線信号内容によって設定され、CPU7を介
してID−ROM5に新たに記憶されたフレームデータ
及びアドレスデータがデコーダ部4に出力され、それぞ
れフレームレジスタ50、アドレスレジスタ51にセッ
トされる。これにより、フレームレジスタ47には、当
該ページャー1を含む数個のページャーからなるグルー
プ全体の呼び出しに用いられるフレームのフレームナン
バー、すなわち、“3”が、アドレスレジスタ48には
前記フレームレジスタ47に係わるフレームで、当該ペ
ージャー1だけ呼び出しを受けるアドレスが、アドレス
レジスタ54には前記フレームレジスタ47に係わるフ
レームで、グループ全体の呼び出しを受けるときのアド
レスが、アドレスレジスタ51には前記無線信号内容に
よって設定され、ID−ROM5に記憶されて新たにセ
ットされたアドレスが、フレームレジスタ50には、ア
ドレスレジスタ51のアドレスに係わるフレームナンバ
ーがそれぞれセットされる。
First, the CPU 7 outputs a control signal to the ID-ROM 5, outputs the stored data, and sets the frame register 47 and the address registers 48 and 54.
Further, when receiving a radio signal or the like for rewriting the ID code, the frame data and the address data which are set by the content of the radio signal and are newly stored in the ID-ROM 5 are output to the decoder unit 4 via the CPU 7, respectively. It is set in the register 50 and the address register 51. As a result, the frame register 47 contains the frame number of the frame used for calling the entire group of several pagers including the pager 1, that is, "3", and the address register 48 relates to the frame register 47. In the frame, an address to be called by only the pager 1 is set in the address register 54, and an address when the whole group is called in the frame related to the frame register 47 is set in the address register 51 according to the radio signal content. , A new address stored in the ID-ROM 5 is set, and a frame number related to the address of the address register 51 is set in the frame register 50.

【0050】以上の動作の後、CPU7からは着信時に
際し、BS制御回路53に制御信号が出力され、こりに
よりBS制御回路53は、プリアンブルサーチの動作を
開始する。一方、プリアンブル信号は、一回につき18
ワード時間だけ継続して送られてくるため、受信部3が
オン状態(起動状態)となっているときは、プリアンブ
ル信号は、アンテナ2、受信部3を経てビット列として
デコーダ部4のビット同期回路41に入力される。そし
て、このプリアンブル信号は、このビット同期回路41
によって回路動作タイミングと同期がとられ、同期コー
ド検出回路44を経てビットカウンタ45、ワードカウ
ンタ46に出力される。このビットカウンタ45、ワー
ドカウンタ46に入力されたタイミング情報によりBS
制御回路53に制御信号が出力され、前記プリアンブル
サーチ動作が停止され、同期コードサーチ動作を行わせ
る。
After the above operations, the CPU 7 outputs a control signal to the BS control circuit 53 when an incoming call arrives, and the BS control circuit 53 starts the preamble search operation in response to this. On the other hand, the preamble signal is 18 times at a time.
Since the signal is continuously sent for the word time, when the receiving unit 3 is in the ON state (starting state), the preamble signal passes through the antenna 2 and the receiving unit 3 as a bit string and is a bit synchronization circuit of the decoder unit 4. 41 is input. Then, the preamble signal corresponds to the bit synchronization circuit 41.
Is synchronized with the circuit operation timing, and is output to the bit counter 45 and the word counter 46 via the sync code detection circuit 44. Based on the timing information input to the bit counter 45 and the word counter 46, BS
A control signal is output to the control circuit 53, the preamble search operation is stopped, and the synchronous code search operation is performed.

【0051】すなわち、ビット同期回路41からのビッ
ト列を、順次、入力している同期コード検出回路44に
は、1ビット入力する度に、その入力と、以前に送られ
てきた31ビットとを合わせて32ビット単位で所定の
同期コードパターンとなっているかが調べられる。そし
て、同期コード検出回路44が同期コード(プリアンブ
ル信号)を検出した時は、この同期コード検出回路44
からの検出信号が、ビットカウンタ45、ワードカウン
タ46をリセットさせる。以上の動作によりワード同期
が確立する。
That is, every time 1 bit is input to the synchronization code detection circuit 44, which is sequentially inputting the bit string from the bit synchronization circuit 41, the input and the 31 bits previously sent are combined. Then, it is checked in 32 bit units whether the predetermined sync code pattern is obtained. When the sync code detection circuit 44 detects the sync code (preamble signal), the sync code detection circuit 44
The detection signal from resets the bit counter 45 and the word counter 46. Word synchronization is established by the above operation.

【0052】また、前記フレームナンバー“3”のタイ
ミングにおいては、アドレスコードワードを受信し、そ
のアドレスはビット同期回路41からBCH補正回路4
2に送られ、BCH誤り訂正処理が行われ、その訂正さ
れたデータがアドレス比較回路49、55に与えられ
る。また、このタイミングには、フレームレジスタ47
にCPU7から制御信号が出力され、これによりフレー
ムレジスタ47からは、このフレームレジスタ47が管
理するアドレスレジスタ48、54に制御信号が与えら
れ、セットされているアドレスデータがビット列として
アドレス比較回路49に出力される。
At the timing of the frame number "3", the address code word is received, and the address is transmitted from the bit synchronization circuit 41 to the BCH correction circuit 4
2, the BCH error correction process is performed, and the corrected data is given to the address comparison circuits 49 and 55. Further, at this timing, the frame register 47
A control signal is output from the CPU 7 to the address register 48 and the address register 48, which is controlled by the frame register 47, and the set address data is sent to the address comparison circuit 49 as a bit string. Is output.

【0053】そして、アドレス比較回路49、55で
は、BCH補正回路42から受信したアドレスが送られ
ている時は、そのアドレスと、当該ページャー1に割り
当てられているアドレスとが比較され、両者が一致して
いるか否かが判断される。このとき、アドレス比較回路
49又は55がアドレスの一致を検出した時は、そのア
ドレス比較回路49又は55からオアゲート(図示せ
ず)を介してBS制御回路53とアドレスメッセージデ
コーダに検出信号が出力される。BS制御回路53は、
この検出信号を受けて受信部3の電源オン状態を維持
し、受信の継続を行う。
Then, in the address comparison circuits 49 and 55, when the address received from the BCH correction circuit 42 is sent, the address is compared with the address assigned to the pager 1, and both are compared. It is judged whether or not it is done. At this time, when the address comparison circuit 49 or 55 detects that the addresses match, a detection signal is output from the address comparison circuit 49 or 55 to the BS control circuit 53 and the address message decoder via an OR gate (not shown). It The BS control circuit 53
Receiving this detection signal, the power supply of the receiving unit 3 is maintained in the ON state, and the reception is continued.

【0054】次に、フレームデータとアドレスデータを
書き替える制御データを受信した場合のCPU7により
実行される受信処理について図3、4に示すフローチャ
ートに基づいて説明する。
Next, the receiving process executed by the CPU 7 when the control data for rewriting the frame data and the address data is received will be described with reference to the flowcharts shown in FIGS.

【0055】まず、CPU7は、受信を待機し(ステッ
プS1)、デコーダ部4より受信に伴う呼出検出信号が
入力されると(ステップS2)、受信部3に継続的に受
信復調を行わせるように、BS制御回路53に制御信号
を出力し、受信モードをセットさせる(ステップS
3)。ここで呼出検出信号が受信されないと、再び受信
待機状態に戻る。
First, the CPU 7 waits for reception (step S1), and when the call detection signal accompanying the reception is input from the decoder section 4 (step S2), the reception section 3 is made to continuously perform reception demodulation. Then, a control signal is output to the BS control circuit 53 to set the reception mode (step S
3). If the call detection signal is not received here, it returns to the reception standby state again.

【0056】受信モードがセットされると、CPU7
は、この呼出信号の後に続く受信データを取り込む(ス
テップS4)。受信データの取り込みが終了すると(ス
テップS5)、デコーダ部4に受信モード終了信号を出
力し、BS制御回路53へ受信部3のBSモードを命令
し、受信データの内容に従った当該ページャー1本体の
機能制御を行う(ステップS6)。この受信データの中
に、当該ページャー1本体のID−ROM5に記憶され
ているフレームデータ、アドレスデータを書き替える制
御データが含まれていない場合(ステップS7)、受信
データの記憶、表示処理を行い(ステップS8)、フレ
ームデータ、アドレスデータを書き替える制御データに
よるデコーダ部4のデータの書き替え作業が中断してい
ないときか、終了しているときは(ステップS9)、再
び受信待機状態に戻る(ステップS1)。
When the reception mode is set, the CPU 7
Captures the received data following this calling signal (step S4). When the acquisition of the received data is completed (step S5), the reception mode end signal is output to the decoder unit 4, the BS control circuit 53 is instructed to the BS mode of the reception unit 3, and the main body of the pager 1 according to the content of the received data. Function control is performed (step S6). If the received data does not include the frame data and the control data for rewriting the address data stored in the ID-ROM 5 of the main body of the pager 1 (step S7), the received data is stored and displayed. (Step S8), when the data rewriting operation of the decoder unit 4 by the control data for rewriting the frame data and the address data is not interrupted or completed (Step S9), the reception standby state is returned again. (Step S1).

【0057】また、この受信データ中に、当該ページャ
ー1本体のID−ROM5に記憶されているフレームデ
ータ、アドレスデータを書き替える制御データが含まれ
ていた場合(ステップS7)、CPU7は受信部7がB
S状態となる周期をフレームナンバーデータ(本実施例
では、フレームナンバー“3”)と、ワードカウンタ4
6より同期タイミングデータ等、当該ページャー1にお
ける受信部3の駆動に関するデータを取り込み(ステッ
プS10)、受信した制御データに従いID−ROM5
のデータを書き替える(ステップS11)。そして、制
御データよりデコーダ部4への書込み、再設定に要する
時間を算出し、受信部3の駆動に関するデータと照らし
合わせて、図5に示すように、BS状態の期間もしく
はにおいての書込み期間を設定する(ステップS1
2)。そして、この設定された書込み期間に従って、デ
コーダ部4への書込みを開始する(ステップS13)。
このBS期間にデコーダ部4への書込み中に、呼出検出
信号を受信すると(ステップS14)、書き替え動作を
中断し(ステップS15)、受信モードのセットに戻る
(ステップS3)。
If the received data includes the control data for rewriting the frame data and the address data stored in the ID-ROM 5 of the main body of the pager 1 (step S7), the CPU 7 causes the receiving unit 7 Is B
The period in which the S state is set is the frame number data (frame number “3” in this embodiment) and the word counter 4
Data regarding driving of the receiver 3 in the pager 1 such as synchronization timing data is fetched from step 6 (step S10), and the ID-ROM 5 is read according to the received control data.
Is rewritten (step S11). Then, the time required for writing and resetting to the decoder unit 4 is calculated from the control data and compared with the data relating to the driving of the receiving unit 3 to determine the write period in the BS state or in the BS state as shown in FIG. Set (Step S1
2). Then, the writing to the decoder unit 4 is started according to the set writing period (step S13).
When a call detection signal is received during writing to the decoder unit 4 during this BS period (step S14), the rewriting operation is interrupted (step S15), and the process returns to the reception mode set (step S3).

【0058】また、BS期間にデコーダ部4への書込み
中に、呼出検出信号を受信せず(ステップS14)、ま
た、制御データに従ってデータの書き替えが終了したと
きは(ステップS16)、再び受信待機状態に戻る(ス
テップS1)。データの書き替えが終了しないときは
(ステップS16)、データの書き替えを継続しつつ
(ステップS17)、呼出検出信号の受信判別処理に戻
る(ステップS14)。
When the call detection signal is not received during the writing to the decoder unit 4 during the BS period (step S14) and the data rewriting is completed according to the control data (step S16), the call is received again. The process returns to the standby state (step S1). When the data rewriting is not completed (step S16), the data rewriting is continued (step S17) and the process returns to the call detection signal reception determination process (step S14).

【0059】以上のように、本実施例のページャー1で
は、自己の呼出検出信号を受信した時に、ID−ROM
5に記憶されているフレームデータ、アドレスデータの
設定内容を書き替える制御情報が含まれてると判別した
時、その制御情報の書き替えに要する時間を算出し、受
信部3の駆動期間と同期のとれた非駆動期間に書込み期
間を設定して、受信した制御情報に従ってID−ROM
5の設定内容を書き替えているので、その書き替え中に
呼出検出信号を受信した場合、その書き替えを中断し
て、直ちに、受信モードに移行することができ、同期を
外すことなく継続受信を行うことができる。
As described above, in the pager 1 of this embodiment, when the call detection signal of itself is received, the ID-ROM
When it is determined that the control information for rewriting the setting contents of the frame data and the address data stored in No. 5 is included, the time required for rewriting the control information is calculated, and the drive period of the receiving unit 3 The writing period is set in the taken non-driving period, and the ID-ROM is set according to the received control information.
Since the setting contents of 5 are rewritten, if a call detection signal is received during the rewriting, the rewriting can be interrupted and the reception mode can be immediately entered, and continuous reception can be performed without losing synchronization. It can be performed.

【0060】また、本実施例のページャー1では、デコ
ーダ部4内に、受信した制御情報に含まれる設定内容に
よって書き換えられるフレームデータやアドレスデータ
がセットされるフレームレジスタ(第2のフレームレジ
スタ)50、アドレスレジスタ(第2のアドレスレジス
タ)51を備えているため、したがって、送信側は、第
1のフレームと第1のアドレスに受信装置を個別に指定
する呼出情報を設定し、第2のフレームと第2のアドレ
スに受信装置個別のサービス情報を設定して送信するこ
とができるとともに、第1のフレームの第1のアドレス
で第2のフレームレジスタと第2のアドレスレジスタを
制御する制御情報を送ることができる。その結果、同一
フレームで共通のサービスを受ける複数の受信装置に対
し送信側で制御情報送信の手間を省力化することができ
る。
Further, in the pager 1 of the present embodiment, the frame register (second frame register) 50 in which the frame data and the address data which are rewritten by the setting contents included in the received control information are set in the decoder section 50. , The address register (second address register) 51 is provided. Therefore, the transmitting side sets the calling information for individually designating the receiving device in the first frame and the first address, and the second frame And service information for each receiving device can be set to the second address and transmitted, and control information for controlling the second frame register and the second address register at the first address of the first frame can be transmitted. Can be sent. As a result, it is possible to save the labor of transmitting control information on the transmitting side to a plurality of receiving devices that receive a common service in the same frame.

【0061】なお、本実施例では、受信した制御信号に
含まれる設定内容は、第2フレームのフレームレジスタ
50及び第2アドレスのアドレスレジスタ51のそれぞ
れのデータをセットするものであったが、これに限ら
ず、例えば設定内容が、第1フレームの第2アドレスの
アドレスレジスタ54のデータのみをセットするもので
も良い。
In the present embodiment, the setting contents contained in the received control signal set the respective data in the frame register 50 of the second frame and the address register 51 of the second address. Not limited to this, for example, the setting content may set only the data of the address register 54 of the second address of the first frame.

【0062】したがって、同一フレームで2つのアドレ
スデータを受信することができ、同一アドレスで利用さ
れる複数の受信装置を一斉に呼び出す場合に、同一のフ
レームを利用して一斉に複数の受信装置を呼び出すこと
ができるとともに、複数の受信装置に同一フレームで一
斉に制御情報を送信することができる。その結果、送信
側の送信時間と受信側の受信時間を短縮することができ
る。
Therefore, two address data can be received in the same frame, and when a plurality of receiving devices used at the same address are simultaneously called, a plurality of receiving devices are simultaneously used by using the same frame. It is possible to call and simultaneously transmit control information to a plurality of receiving devices in the same frame at the same time. As a result, the transmission time on the transmission side and the reception time on the reception side can be shortened.

【0063】[0063]

【発明の効果】請求項1記載の発明によれば、受信処理
機能を変更するタイミングを受信処理部の駆動期間と同
期する非駆動期間中に実行するため、その受信処理機能
を変更する制御情報の受信後も同期を外すことなく、自
己宛の受信情報を継続して受信することができる。
According to the first aspect of the invention, since the timing for changing the reception processing function is executed during the non-driving period which is synchronized with the driving period of the reception processing unit, the control information for changing the reception processing function is executed. Even after receiving, the reception information addressed to itself can be continuously received without losing synchronization.

【0064】請求項2記載の発明によれば、受信処理機
能を設定するタイミングを受信処理部の駆動期間と同期
する非駆動期間中に実行するため、制御情報の受信後も
同期を外すことなく、自己宛の受信情報を継続して受信
することができる。
According to the second aspect of the present invention, since the timing for setting the reception processing function is executed during the non-driving period which is synchronized with the driving period of the reception processing unit, the synchronization can be maintained even after receiving the control information. , The reception information addressed to itself can be continuously received.

【0065】請求項3記載の発明によれば、受信処理機
能を設定するタイミングを受信処理部の駆動期間と同期
する非駆動期間中に実行するため、制御情報の受信後も
同期を外すことなく、自己宛の受信情報を継続して受信
することができる受信装置を提供することができる。
According to the third aspect of the invention, since the timing for setting the reception processing function is executed during the non-driving period which is synchronized with the driving period of the reception processing unit, the synchronization can be maintained even after the control information is received. It is possible to provide a receiving device capable of continuously receiving the reception information addressed to itself.

【0066】請求項4記載の発明によれば、送信側は、
第1のフレームと第1のアドレスに受信装置を個別に指
定する呼出情報を設定し、第2のフレームと第2のアド
レスに受信装置個別のサービス情報を設定して送信する
ことができるとともに、第1のフレームの第1のアドレ
スで第2のフレームレジスタと第2のアドレスレジスタ
を制御する制御情報を送ることができる。その結果、同
一フレームで共通のサービスを受ける複数の受信装置に
対し送信側で制御情報送信の手間を省力化することがで
きる。
According to the invention of claim 4, the transmitting side is
It is possible to set call information for individually designating a receiving device in the first frame and the first address, set service information for each receiving device in the second frame and the second address, and transmit the service information. Control information for controlling the second frame register and the second address register can be sent at the first address of the first frame. As a result, it is possible to save the labor of transmitting control information on the transmitting side to a plurality of receiving devices that receive a common service in the same frame.

【0067】請求項5記載の発明によれば、同一フレー
ムで2つのアドレスデータを受信することができ、同一
アドレスで利用される複数の受信装置を一斉に呼び出す
場合に、同一のフレームを利用して一斉に複数の受信装
置を呼び出すことができるとともに、複数の受信装置に
同一フレームで一斉に制御情報を送信することができ
る。その結果、送信側の送信時間と受信側の受信時間を
短縮することができる。
According to the fifth aspect of the present invention, two address data can be received in the same frame, and the same frame is used when a plurality of receiving devices used with the same address are simultaneously called. It is possible to call a plurality of receiving devices all at once and simultaneously send the control information to the plurality of receiving devices in the same frame. As a result, the transmission time on the transmission side and the reception time on the reception side can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用したページャーの要部ブロック
図。
FIG. 1 is a block diagram of a main part of a pager to which the present invention is applied.

【図2】図1のデコーダ部のブロック構成図。FIG. 2 is a block configuration diagram of a decoder unit in FIG.

【図3】図1のCPUによって実行される受信処理のフ
ローチャート。
FIG. 3 is a flowchart of a reception process executed by the CPU of FIG.

【図4】図3に続く受信処理のフローチャート。FIG. 4 is a flowchart of a reception process following FIG.

【図5】図3の樹脂処理に際して、受信した制御情報に
より設定内容を書き替えるために設定される書替期間
(非駆動期間)の一例を示す図。
5 is a diagram showing an example of a rewriting period (non-driving period) set for rewriting the setting contents by the received control information in the resin processing of FIG.

【図6】従来のページャーにより受信される1送信単位
データの受信状態を説明するための図。
FIG. 6 is a diagram for explaining a reception state of one transmission unit data received by a conventional pager.

【図7】従来のページャーにより実行される受信処理の
フローチャート。
FIG. 7 is a flowchart of a reception process executed by a conventional pager.

【符号の説明】[Explanation of symbols]

1 ページャー 2 アンテナ 3 受信部 4 デコーダ部 5 ID−ROM 6 キー入力部 7 CPU 8 ROM 9 RAM 10 表示部 11 スピーカー 41 ビット同期回路 42 BCH補正回路 43 S−P変換回路 44 同期コード検出回路 45 ビットカウンタ 46 ワードカウンタ 47 フレームレジスタ 48 アドレスレジスタ 49 アドレス比較回路 50 フレームレジスタ 51 アドレスレジスタ 52 アドレス比較回路 53 BS制御回路 54 アドレスレジスタ 55 アドレス比較回路 1 pager 2 antenna 3 receiving unit 4 decoder unit 5 ID-ROM 6 key input unit 7 CPU 8 ROM 9 RAM 10 display unit 11 speaker 41 bit synchronizing circuit 42 BCH correcting circuit 43 SP converting circuit 44 synchronizing code detecting circuit 45 bit Counter 46 Word Counter 47 Frame Register 48 Address Register 49 Address Comparison Circuit 50 Frame Register 51 Address Register 52 Address Comparison Circuit 53 BS Control Circuit 54 Address Register 55 Address Comparison Circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】自己に割り当てられたタイムスロットを含
む特定の時間内に駆動され、自己宛の情報の受信処理を
行う受信処理部を備えた受信装置の受信機能を変更する
方法であって、 前記受信装置の受信処理部の処理機能を変更するための
制御情報を送信し、 前記受信装置は、自己に割り当てられたタイムスロット
で自己宛の情報を受信し、受信した情報に前記受信処理
部の処理機能を変更するための制御情報を含むか否かを
判別し、制御情報を含むと判別したときは、前記受信処
理部の非駆動期間に、受信した制御情報による制御内容
に従って受信処理部の処理機能を変更することを特徴と
する受信装置の受信処理機能変更方法。
1. A method for changing a receiving function of a receiving device, which is driven within a specific time including a time slot assigned to itself, and includes a reception processing unit that performs a receiving process of information addressed to itself. Control information for changing the processing function of the reception processing unit of the reception device is transmitted, the reception device receives information addressed to itself in a time slot assigned to itself, and the reception processing unit is included in the received information. It is determined whether or not control information for changing the processing function is included, and when it is determined that the control information is included, during the non-driving period of the reception processing unit, the reception processing unit according to the control content according to the received control information. A method for changing the reception processing function of a receiving device, characterized in that the processing function is changed.
【請求項2】自己に割り当てられたタイムスロットを含
む特定の時間内に駆動され、自己宛の情報の受信処理を
行う受信処理部を備えた受信装置の受信機能を変更する
方法であって、 前記受信装置の受信処理部の処理機能を変更するための
制御情報を送信し、 前記受信装置は、自己に割り当てられたタイムスロット
で自己宛の情報を受信し、受信した情報に前記受信処理
部の処理機能を変更するための制御情報を含むか否かを
判別し、制御情報を含むと判別したときは、前記受信処
理部の非駆動期間に、受信した制御情報を当該受信処理
部に設定することを特徴とする受信装置の受信処理機能
変更方法。
2. A method of changing the receiving function of a receiving device, which is driven within a specific time including a time slot assigned to itself and has a reception processing section for receiving information addressed to itself, Control information for changing the processing function of the reception processing unit of the reception device is transmitted, the reception device receives information addressed to itself in a time slot assigned to itself, and the reception processing unit is included in the received information. It is determined whether or not the control information for changing the processing function is included, and when it is determined that the control information is included, the received control information is set in the reception processing unit during the non-driving period of the reception processing unit. A method for changing the reception processing function of a receiving device, comprising:
【請求項3】自己に割り当てられたタイムスロットで、
自己宛の情報を受信する受信装置において、 前記自己に割り当てられたタイムスロットを含む特定の
時間帯に駆動され、自己宛の情報の受信処理を行う受信
処理部と、 前記受信処理部で受信した情報が当該受信処理部の処理
動作を変更するための制御情報を含むか否かを判別する
判別手段と、 この判別手段により制御情報を含むと判別されたとき、
受信した制御情報を、前記受信処理部の非駆動期間に当
該受信処理部に設定する制御手段と、 を設けたことを特徴とする受信装置。
3. A time slot assigned to itself,
In a receiving device that receives information addressed to itself, a reception processing unit that is driven in a specific time zone including the time slot assigned to the self and performs reception processing of information addressed to itself, and the reception processing unit receives the information. A determining unit that determines whether or not the information includes control information for changing the processing operation of the reception processing unit; and when the determining unit determines that the control information is included,
And a control unit configured to set the received control information in the reception processing unit during a non-driving period of the reception processing unit.
【請求項4】前記受信処理部は、第1のフレームデータ
が記憶される第1のフレームレジスタと、第1のアドレ
スデータが記憶される第1のアドレスレジスタと、少な
くとも第2のフレームデータが記憶される第2のフレー
ムレジスタと、第2のアドレスデータが記憶される第2
のアドレスレジスタとを具備し、 前記制御手段は、第1のフレームレジスタ及び第1のア
ドレスレジスタにセットされたデータに基づいて制御情
報として受信されたフレームデータ及びアドレスデータ
を、第2のフレームレジスタ及び第2のアドレスレジス
タにセットすることを特徴とする請求項3記載の受信装
置。
4. The reception processing section stores a first frame register in which first frame data is stored, a first address register in which first address data is stored, and at least second frame data. A second frame register that is stored and a second frame register that stores second address data
The address data of the first frame register and the data received as the control information based on the data set in the first address register, and the second frame register. And the second address register is set.
【請求項5】前記受信処理部は、第1のフレームデータ
が記憶される第1のフレームレジスタと、第1のアドレ
スデータが記憶される第1のアドレスレジスタと、少な
くとも第2のアドレスデータが記憶される第2のアドレ
スレジスタとを具備し、 前記制御手段は、第1のフレームレジスタ及び第1のア
ドレスレジスタにセットされたデータに基づいて制御情
報として受信されたアドレスデータを、第2のアドレス
レジスタにセットすることを特徴とする請求項3記載の
受信装置。
5. The reception processing unit stores a first frame register in which first frame data is stored, a first address register in which first address data is stored, and at least second address data. A second address register to be stored, wherein the control means sets the address data received as control information based on the data set in the first frame register and the first address register to the second address register. The receiving device according to claim 3, wherein the receiving device is set in an address register.
JP6141297A 1994-05-30 1994-05-30 Method for changing reception processing function of receiver and the receiver Pending JPH07322321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6141297A JPH07322321A (en) 1994-05-30 1994-05-30 Method for changing reception processing function of receiver and the receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6141297A JPH07322321A (en) 1994-05-30 1994-05-30 Method for changing reception processing function of receiver and the receiver

Publications (1)

Publication Number Publication Date
JPH07322321A true JPH07322321A (en) 1995-12-08

Family

ID=15288613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6141297A Pending JPH07322321A (en) 1994-05-30 1994-05-30 Method for changing reception processing function of receiver and the receiver

Country Status (1)

Country Link
JP (1) JPH07322321A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002077459A (en) * 2000-08-30 2002-03-15 Kenwood Corp Mobile communication terminal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002077459A (en) * 2000-08-30 2002-03-15 Kenwood Corp Mobile communication terminal

Similar Documents

Publication Publication Date Title
EP0360216B1 (en) Selective paging system and paging receiver therefor
AU592537B2 (en) Pager receiver capable of controlling an internal state by a call signal
JPH0535933B2 (en)
JPH0879815A (en) Transmission method, reception method for message data and message data transmitter and receiver
EP0509649B1 (en) Selective calling receiver
JPH07322321A (en) Method for changing reception processing function of receiver and the receiver
JPH07115674A (en) Selective calling receiver
KR100286876B1 (en) Data receiver and received data processing method
JP2890929B2 (en) Radio selective call receiver
JP2935037B2 (en) Call detection device
JPH0965397A (en) Radio selective call receiver with message transmitter function
JP2928806B2 (en) Selective calling method
JP2508585B2 (en) Information receiver
KR100228476B1 (en) Pager
JP2508586B2 (en) Information receiving device and storage medium for information receiving device
JP3008792B2 (en) Data receiver with clock function
JPH11272398A (en) Data display device
JP2000261840A (en) Information transmission system, information transmission method and recording medium
JP2508584B2 (en) Information receiver
JPH104578A (en) Radio calling receiver
JP3062865B2 (en) Data receiver with dialer function
JP3424278B2 (en) Wireless receiver and transmitter
JP3968865B2 (en) Data receiver
JPH03198538A (en) Radio calling receiver with display function
JPH08204761A (en) Radio receiver