JPH07319717A - Program switching method for information processor - Google Patents

Program switching method for information processor

Info

Publication number
JPH07319717A
JPH07319717A JP6113108A JP11310894A JPH07319717A JP H07319717 A JPH07319717 A JP H07319717A JP 6113108 A JP6113108 A JP 6113108A JP 11310894 A JP11310894 A JP 11310894A JP H07319717 A JPH07319717 A JP H07319717A
Authority
JP
Japan
Prior art keywords
program
old
memory
address
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6113108A
Other languages
Japanese (ja)
Inventor
Shigeki Oda
成樹 尾田
Hidehiro Arimitsu
秀浩 有満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP6113108A priority Critical patent/JPH07319717A/en
Publication of JPH07319717A publication Critical patent/JPH07319717A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE:To provide a program switching method for information processor in order to improve the information processing efficiency by reducing the program switching processing and the inter-program data succession processing which are required when the processing of a relevant program is switched over to the processing of a new program. CONSTITUTION:A new program P3 is stored in a memory space 3 different from a memory space 2 where an old program P2 which has been processed or is being processed is stored, and the logical addresses B2 and B3 in the memory spaces of both programs P2 and P3 are replaced with each other, for example. The store address of the old data is separately stored in an area 1, and, at the same time, the difference between the logical addresses of both programs P2 and P3 is sent to the program P3, and an access is performed to the old data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、情報処理装置に備え
る各種の処理機能を、プログラムを切替えることにより
追加/変更する情報処理装置のプログラム切替方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program switching method of an information processing apparatus for adding / changing various processing functions provided in the information processing apparatus by switching programs.

【0002】[0002]

【従来の技術】図4は従来の情報処理装置のブロック構
成を例示した図であり、この図の情報処理装置は、各種
処理を行う処理装置10と、その処理装置10の入出力
を制御するI/O装置20とから構成される。また、処
理装置10は、CPU(中央処理装置)10aおよびメ
モリ10bを備え、メモリ10bにはCPU10aの制
御プログラム、他のプログラム、各種データが格納され
る。
2. Description of the Related Art FIG. 4 is a diagram showing an example of a block configuration of a conventional information processing apparatus. The information processing apparatus shown in FIG. 4 controls a processing apparatus 10 for performing various kinds of processing and an input / output of the processing apparatus 10. It is composed of an I / O device 20. Further, the processing device 10 includes a CPU (central processing unit) 10a and a memory 10b, and the memory 10b stores a control program for the CPU 10a, other programs, and various data.

【0003】ここで、I/O装置20から処理装置10
にデータが供給されると、CPU10aは、メモリ10
b上のプログラムを起動し、入力されたデータを元に情
報処理を行う。そして、その入力データから生成される
データをメモリ10b内の指定アドレスに格納し、さら
に、指定されたメモリ10b上のアドレスより情報を読
出し、出力データとしてI/O装置20へ出力する。
From the I / O device 20 to the processing device 10
When data is supplied to the CPU 10, the CPU 10a causes the memory 10
The program on b is started, and information processing is performed based on the input data. Then, the data generated from the input data is stored in the designated address in the memory 10b, the information is further read from the designated address in the memory 10b, and is output to the I / O device 20 as output data.

【0004】このような情報処理装置においては、これ
まで処理を行ってきたプログラム(以降、旧プログラ
ム)を新たな処理を行うためのプログラム(以降、新プ
ログラム)に切り替える場合には、システム再開処理等
により、旧プログラムが記憶されたメモリ10bの実行
領域に新プログラムを上書きする方法がとられる。
In such an information processing apparatus, when a program that has been performing processing (hereinafter, old program) is switched to a program for performing new processing (hereinafter, new program), system restart processing is performed. As a result, the new program is overwritten in the execution area of the memory 10b in which the old program is stored.

【0005】図5は、他の従来例である二重化構成の情
報処理装置のブロック構成図であり、この図において、
I/O装置20および処理装置10と同一の構成のI/
O装置21および処理装置11が新たに設けられ、I/
O装置20および21の間が接続されている。このよう
な情報処理装置において、プログラムを切り替えること
により機能追加またはプログラム修正を行うには、二重
化構成の一方の処理装置(運用系:例えば処理装置1
0)で旧プログラムによる情報処理を実行し、運用され
ていないもう一方の処理装置(予備系:この場合処理装
置11)に新しいプログラムを格納し、運用系の処理装
置10から予備系の処理装置11へ処理を切り替えると
いう方法がとられる。
FIG. 5 is a block diagram of another conventional information processing apparatus having a duplex configuration. In FIG.
I / O device 20 and I / O having the same configuration as the processing device 10
O device 21 and processing device 11 are newly provided, and
The O devices 20 and 21 are connected to each other. In such an information processing apparatus, in order to add a function or modify a program by switching a program, one processing apparatus (operating system: for example, the processing apparatus 1 having a duplex configuration is used.
0) executes the information processing by the old program, stores the new program in the other processing device that is not in operation (spare system: processing device 11 in this case), and changes the processing system from the active processing system 10 to the standby processing system. A method of switching the processing to 11 is adopted.

【0006】次に、図6は、装置内に複数のメモリを持
つ情報処理装置のブロック構成図であり、もう一つの従
来例を示すものである。この図の処理装置12は、CP
U12aが実行するプログラムが記憶されるメモリ12
cおよび12dと、これらのメモリ12cまたは12d
の全データを格納するメモリ12bとを有する。また、
プログラムの切り替えを行う場合、旧プログラムの記憶
されているメモリ(例えばメモリ12c)の全データを
メモリ12bへ転送するとともに、もう一つのメモリ
(この場合メモリ12d)に新プログラムを配置し、そ
の新プログラムに処理を切り替える。
Next, FIG. 6 is a block diagram of an information processing apparatus having a plurality of memories in the apparatus, showing another conventional example. The processing device 12 in this figure is a CP
Memory 12 for storing programs executed by U12a
c and 12d and their memory 12c or 12d
Memory 12b for storing all data of Also,
When switching programs, all the data in the memory (for example, the memory 12c) in which the old program is stored is transferred to the memory 12b, and the new program is placed in the other memory (memory 12d in this case). Switch processing to the program.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、図4で
述べた方法においては、プログラムの切替え時に、一時
的に運行を停止し、その間に新プログラムの転送や、旧
プログラムの処理に用いた各種データ(以降、旧デー
タ)の引き継ぎを行わなければならず、さらに、I/O
装置20の各種設定状態や、旧データがなんらかの異常
により紛失されると、次の情報処理を開始する時にその
旧データを再入力しなければならないという欠点があっ
た。
However, in the method described in FIG. 4, when the program is switched, the operation is temporarily stopped, during which the new data is transferred and various data used for the processing of the old program are temporarily stopped. (Hereinafter, old data) must be taken over, and further I / O
If the various setting states of the device 20 or old data are lost due to some abnormality, the old data must be re-input when the next information processing is started.

【0008】また、図5において、運用系の処理装置1
0から予備系の処理装置11へデータを転送し、運用系
で処理中だった処理を予備系が引き継ぐ方法において
は、運用系処理装置10と予備系処理装置11間の情報
転送処理が複雑になり、その処理に長い時間を要すると
いう欠点があった。
Further, in FIG. 5, the processing system 1 of the operating system
In the method in which data is transferred from 0 to the processing device 11 of the standby system and the processing of the standby system is taken over by the standby system, the information transfer process between the active processing device 10 and the standby system processing device 11 becomes complicated. However, there is a drawback that the processing takes a long time.

【0009】同様に、図6の処理装置12のプログラム
切替方法においても、旧データを引き継ぐ場合には、旧
データを一旦メモリ12bに転送し、新旧プログラムを
配置したメモリ12c,12dを切替えた後、メモリ1
2bに転送した旧データを、新プログラムが格納された
メモリに再配置するという処理が必要であり、データ転
送などに長い時間を要するという欠点がある。
Similarly, in the program switching method of the processor 12 of FIG. 6, when the old data is taken over, the old data is once transferred to the memory 12b, and the memories 12c and 12d in which the old and new programs are arranged are switched. , Memory 1
The old data transferred to 2b needs to be relocated to the memory in which the new program is stored, which requires a long time for data transfer.

【0010】本発明は、このような背景の下になされた
もので、処理装置11のような予備装置を必要とせず、
I/O装置20の状態や旧データを新たな処理に高速に
引き継ぐことにより、処理装置10の運用中断時間を短
縮する情報処理装置のプログラム切替方法を提供するこ
とを目的としている。
The present invention has been made under such a background, and does not require a spare device such as the processing device 11,
An object of the present invention is to provide a program switching method for an information processing apparatus that shortens the operation interruption time of the processing apparatus 10 by taking over the status of the I / O apparatus 20 and old data to new processing at high speed.

【0011】[0011]

【課題を解決するための手段】以上の課題を解決するた
めに、請求項1記載の発明は、プロセッサおよびメモリ
より構成されるとともに、プログラム指示により前記メ
モリ上に実装される複数のプログラムのアドレスを切り
替えるメモリ制御機能を備える情報処理装置が、前記メ
モリに実装された旧プログラムから新たに実装される新
プログラムへ処理を切り替える情報処理装置のプログラ
ム切替方法において、前記メモリ上の旧プログラムが配
置されたメモリ空間とは別のメモリ空間に、前記新プロ
グラムを配置する第一のステップと、前記旧プログラム
が持つ旧データの格納アドレス情報を、前記新プログラ
ムを配置したメモリ空間、または新旧プログラム共通の
メモリ空間に格納する第二のステップと、前記新プログ
ラムを配置したメモリ空間の論理アドレス空間を、前記
旧プログラムを配置したメモリ空間の論理アドレス空間
に変更し、前記旧プログラムを配置していたメモリ空間
の論理アドレス空間を、前記新プログラムの変更後の論
理アドレス空間以外の論理アドレス空間に相対的に変更
する第三のステップと、前記第三のステップで変更され
た後の旧プログラムおよび新プログラムの各論理アドレ
スの相対な差分アドレス情報を管理することで、前記新
プログラムの運用開始後、前記新プログラムが、前記第
二のステップで格納した旧データの格納アドレス情報お
よび前記差分アドレス情報により、前記旧プログラムの
旧データを引き継ぐ第四のステップとを含むことを特徴
とする。
In order to solve the above-mentioned problems, the invention according to claim 1 is configured by a processor and a memory, and addresses of a plurality of programs mounted on the memory according to a program instruction. In a program switching method of an information processing device having a memory control function for switching a process from an old program installed in the memory to a new program newly installed, the old program on the memory is arranged. The first step of arranging the new program in a memory space different from the memory space, and the storage address information of the old data of the old program is stored in the memory space in which the new program is arranged or common to the old and new programs. The second step of storing in the memory space and the memory where the new program is placed. The logical address space of the re-space is changed to the logical address space of the memory space in which the old program is arranged, and the logical address space of the memory space in which the old program is arranged is changed to the logical address space of the new program. By managing the relative difference address information of each logical address of the old program and the new program after being changed in the third step and the third step relatively changing to a logical address space other than After starting the operation of the new program, the new program includes a fourth step of inheriting the old data of the old program according to the storage address information of the old data stored in the second step and the difference address information. Characterize.

【0012】また、請求項2記載の発明は、請求項1記
載の発明において、前記旧プログラムおよび新プログラ
ムの各相対アドレス空間の変更は、相対アドレスおよび
物理アドレスの対応を示すアドレス変換テーブルの論理
アドレスを変更することにより行われることを特徴とす
る。
According to a second aspect of the present invention, in the first aspect of the invention, the change of the relative address space of the old program and the new program is performed by the logic of an address conversion table showing the correspondence between the relative address and the physical address. It is characterized in that it is performed by changing the address.

【0013】[0013]

【作用】この発明によれば、旧プログラムが記憶された
メモリ空間とは別のメモリ空間に新プログラムが格納さ
れ、新旧プログラムのメモリ空間の論理アドレスが例え
ば交替される。そして、別途領域に記憶される旧データ
の格納アドレスと、新旧プログラムの論理アドレスの差
(差分アドレス)とにより、新プログラムにおいても、
旧データの記憶位置を判定でき、アクセスが可能とな
る。
According to the present invention, the new program is stored in a memory space different from the memory space in which the old program is stored, and the logical addresses of the memory space of the new and old programs are exchanged, for example. Then, even in the new program, the difference between the storage address of the old data stored in the separate area and the logical address of the new and old programs (difference address)
The storage location of the old data can be determined and the access becomes possible.

【0014】このため、新旧プログラムの切り替えと旧
データの引き継ぎのための処理が削減されるとともに、
引き継ぐ旧データの中にアドレスを含む場合にも、その
アドレスをそのまま使用することができる。
Therefore, the processing for switching the old and new programs and the inheritance of the old data is reduced, and
Even when an address is included in the old data to be taken over, the address can be used as it is.

【0015】[0015]

【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図1は、本発明を適用する情報処理
装置の構成を例示した図であり、図4と対応する部分に
は同一の符号を付けその説明を省略する。この図の10
cは、メモリ制御部であり、プログラム実行過程で用い
られるアドレス(以下、論理アドレス)と、メモリ10
bにおける実際のアドレス(以下、物理アドレス)の対
応を変換する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of an information processing apparatus to which the present invention is applied, and portions corresponding to those in FIG. 4 are denoted by the same reference numerals and the description thereof will be omitted. 10 in this figure
Reference numeral c is a memory control unit, which is used to store addresses (hereinafter, logical addresses) used in the program execution process and the memory 10
The correspondence of the actual address (hereinafter, physical address) in b is converted.

【0016】なお、このメモリ制御部10cは、例えば
CPU10aの内部メモリに配置されるアドレス変換テ
ーブルにより実現され、そのテーブルには、例えば論理
アドレスA1,A2,A3に対応して物理アドレスB
1,B2,B3が設定されている。
The memory control unit 10c is realized by, for example, an address conversion table arranged in the internal memory of the CPU 10a. In the table, for example, the physical address B corresponding to the logical addresses A1, A2 and A3 is stored.
1, B2, B3 are set.

【0017】また、メモリ10bは、例えばメモリ空間
1,2,3に分割され、新旧プログラムの切替え制御プ
ログラムP1、旧プログラムP2、新プログラムP3が
それぞれ格納される。また、メモリ空間1,2,3のア
ドレスは、上記アドレス変換テーブルの物理アドレスB
1,B2,B3にそれぞれ対応している。
Further, the memory 10b is divided into, for example, memory spaces 1, 2, and 3, and a switching control program P1, an old program P2, and a new program P3 for the old and new programs are stored respectively. The addresses of the memory spaces 1, 2 and 3 are the physical address B of the address conversion table.
It corresponds to 1, B2 and B3, respectively.

【0018】なお、処理時にプログラムから指定される
論理アドレスは重複しない限り自由に設定できる。ま
た、新旧プログラムの切替え制御プログラムP1は、上
述したアドレス変換処理の他に、論理アドレスを切り替
える処理と、新旧プログラム間のデータ引き継ぎの処理
を行う。
The logical address designated by the program at the time of processing can be freely set as long as it does not overlap. Further, the switching control program P1 of the old and new programs performs a process of switching a logical address and a process of transferring data between the old and new programs, in addition to the above-mentioned address conversion process.

【0019】図2は、このメモリ制御部10cを使用し
て、新旧プログラムの切替えを行なう場合の処理シーケ
ンスを例示した図である。また、図3は、上述したデー
タ引き継ぎ処理の説明図であり、図3(a)は引き継ぎ
前、図3(b)は引き継ぎ後のメモリ10bのアドレス
の設定をそれぞれ示す。なお、図3(a)においては、
図1の変換テーブルの論理アドレスA1,A2,A3に
「0」,「4000」,「6000」が、物理アドレス
B1,B2,B3に「0」,「1000」,「200
0」が、各領域の先頭アドレスとしてそれぞれ割り当て
られている。
FIG. 2 is a diagram exemplifying a processing sequence when the old and new programs are switched by using the memory control unit 10c. Further, FIG. 3 is an explanatory diagram of the above-mentioned data transfer processing, FIG. 3 (a) shows the setting of the address of the memory 10b before the transfer, and FIG. 3 (b) shows the setting of the address of the memory 10b after the transfer. In addition, in FIG.
In the conversion table of FIG. 1, "0", "4000" and "6000" are assigned to the logical addresses A1, A2 and A3, and "0", "1000" and "200" are assigned to the physical addresses B1, B2 and B3.
"0" is assigned as the head address of each area.

【0020】以下、これらの図2および図3を用いて動
作の説明を行う。まず、旧プログラムP2がメモリ空間
2(図3(a))に格納されている状態で、新プログラ
ムP3がI/O装置20より入力されると、新旧プログ
ラムの切替え制御プログラムP1の処理により新プログ
ラムP3がメモリ空間3に格納される(図2、時刻t
1)。
The operation will be described below with reference to FIGS. 2 and 3. First, when the new program P3 is input from the I / O device 20 while the old program P2 is stored in the memory space 2 (FIG. 3A), the new program P3 is updated by the processing of the old / new program switching control program P1. The program P3 is stored in the memory space 3 (FIG. 2, time t)
1).

【0021】そして、一旦、I/O装置20からの入力
が規制され(時刻t2 )、旧プログラムP2の旧データ
が格納されていたアドレス「4050」をプログラム切
替えに左右されないメモリ空間1(図3(b))の所定
の領域に格納する(図2、時刻t3)。
Then, once the input from the I / O device 20 is restricted (time t2), the address "4050" where the old data of the old program P2 was stored is not affected by the program switching and the memory space 1 (FIG. 3). It is stored in a predetermined area of (b)) (time t3 in FIG. 2).

【0022】その後、新旧プログラムの切替え制御プロ
グラムP1の処理によりアドレス変換テーブルのメモリ
空間2の論理アドレス「4000」とメモリ空間3の論
理アドレス「6000」とを書き替える(図3
(b))。すなわち、新プログラムP3の格納された領
域の先頭の論理アドレスを「4000」とし、旧プログ
ラムP2の格納された領域の先頭アドレスを「600
0」とする(図2、時刻t4)。
After that, the logical address "4000" of the memory space 2 and the logical address "6000" of the memory space 3 of the address conversion table are rewritten by the processing of the switching control program P1 of the old and new programs (FIG. 3).
(B)). That is, the start logical address of the area where the new program P3 is stored is set to "4000", and the start address of the area where the old program P2 is stored is set to "600".
0 "(FIG. 2, time t4).

【0023】その後、新旧プログラムが格納される各メ
モリ空間の相対的なアドレス差分「2000」が、新プ
ログラムP3へ渡され(図2、時刻t5 )、メモリ空間
切り替え後の旧データの格納アドレスは、{旧アドレス
「4050」+アドレス差分「2000」}により論理
アドレス「6050」に格納されていることが分かる。
Thereafter, the relative address difference "2000" of each memory space in which the old and new programs are stored is passed to the new program P3 (time t5 in FIG. 2), and the storage address of the old data after switching the memory space is , {Old address “4050” + address difference “2000”}, it can be seen that it is stored in the logical address “6050”.

【0024】そして、引き継ぎ処理が完了すると、I/
O装置20からの入力規制が解除される(図2、時刻t
6)。
When the handover process is completed, I /
The input restriction from the O device 20 is released (FIG. 2, time t).
6).

【0025】この一実施例によれば、メモリ空間1に格
納した旧データ格納アドレス「4050」を、メモリ空
間切り替え後の新プログラムP3に渡すことにより旧デ
ータを引き継ぐことが可能になり、そのデータ引き継ぎ
処理は間接的な処理が不要となるため、1回の処理で旧
データの新プログラムP3への引き継ぎが実施できる。
According to this embodiment, by passing the old data storage address "4050" stored in the memory space 1 to the new program P3 after switching the memory space, it becomes possible to take over the old data. Since the indirect process is unnecessary for the transfer process, the transfer of the old data to the new program P3 can be executed by one process.

【0026】また、データ内にアドレス情報からなるデ
ータ(アドレスデータ)が含まれる場合にも、新プログ
ラムP3の論理アドレス空間が、旧プログラムP2実行
時の旧プログラムP2の論理アドレス空間と同じである
ため、そのまま使用することが可能となる。
Even when the data includes address information data (address data), the logical address space of the new program P3 is the same as the logical address space of the old program P2 when the old program P2 is executed. Therefore, it can be used as it is.

【0027】なお、この一実施例においては、旧データ
の格納アドレスをメモリ空間1の所定の位置に記憶させ
たが、新プログラムP3が格納されるメモリ空間3の所
定の位置(新プログラムP3と重ならない位置)に記憶
させてもよい。
In this embodiment, the storage address of the old data is stored at a predetermined position in the memory space 1, but the new program P3 is stored at a predetermined position (the new program P3 and the new program P3). You may make it memorize | store in the position which does not overlap.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
新旧プログラムの切り替えと旧データの引き継ぎのため
の処理が削減されるとともに、旧データの中に含まれる
アドレスデータをそのまま使用することが可能となり、
したがって、情報処理装置の処理効率が改善されるとい
う効果が得られる。
As described above, according to the present invention,
The processing for switching between the old and new programs and the inheritance of the old data is reduced, and the address data included in the old data can be used as it is.
Therefore, the effect that the processing efficiency of the information processing device is improved can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明を実施する情報処理装置のブロック構
成図である。
FIG. 1 is a block configuration diagram of an information processing apparatus that implements the present invention.

【図2】 本実施例の制御手順を説明する図である。FIG. 2 is a diagram illustrating a control procedure of the present embodiment.

【図3】 本実施例のデータ引き継ぎ方法を説明する図
である。
FIG. 3 is a diagram illustrating a data takeover method according to the present embodiment.

【図4】 従来の情報処理装置(例1)のブロック構成
図である。
FIG. 4 is a block diagram of a conventional information processing device (example 1).

【図5】 従来の情報処理装置(例2)のブロック構成
図である。
FIG. 5 is a block diagram of a conventional information processing device (example 2).

【図6】 従来の情報処理装置(例3)のブロック構成
図である。
FIG. 6 is a block configuration diagram of a conventional information processing device (example 3).

【符号の説明】[Explanation of symbols]

10,11 処理装置 20,21 I/O装置 10a CPU 10b メモリ 1,2,3 メモリ空間 P1 新旧プログラムの切替え制御プログラム P2 旧プログラム P3 新プログラム 10c メモリ制御部 A1,A2,A3 論理アドレス B1,B2,B3 物理アドレス 10, 11 Processing device 20, 21 I / O device 10a CPU 10b Memory 1, 2, 3 Memory space P1 Old / old program switching control program P2 Old program P3 New program 10c Memory control unit A1, A2, A3 Logical address B1, B2 , B3 physical address

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 プロセッサおよびメモリより構成される
とともに、プログラム指示により前記メモリ上に実装さ
れる複数のプログラムのアドレスを切り替えるメモリ制
御機能を備える情報処理装置が、前記メモリに実装され
た旧プログラムから新たに実装される新プログラムへ処
理を切り替える情報処理装置のプログラム切替方法にお
いて、 前記メモリ上の旧プログラムが配置されたメモリ空間と
は別のメモリ空間に、前記新プログラムを配置する第一
のステップと、 前記旧プログラムが持つ旧データの格納アドレス情報
を、前記新プログラムを配置したメモリ空間、または新
旧プログラム共通のメモリ空間に格納する第二のステッ
プと、 前記新プログラムを配置したメモリ空間の論理アドレス
空間を、前記旧プログラムを配置したメモリ空間の論理
アドレス空間に変更し、前記旧プログラムを配置してい
たメモリ空間の論理アドレス空間を、前記新プログラム
の変更後の論理アドレス空間以外の論理アドレス空間に
相対的に変更する第三のステップと、 前記第三のステップで変更された後の旧プログラムおよ
び新プログラムの各論理アドレスの相対な差分アドレス
情報を管理することで、前記新プログラムの運用開始
後、前記新プログラムが、前記第二のステップで格納し
た旧データの格納アドレス情報および前記差分アドレス
情報により、前記旧プログラムの旧データを引き継ぐ第
四のステップとを含むことを特徴とする情報処理装置の
プログラム切替方法。
1. An information processing apparatus comprising a processor and a memory, and having a memory control function of switching addresses of a plurality of programs mounted on the memory according to a program instruction, from an old program mounted on the memory. In a program switching method of an information processing device for switching processing to a newly implemented new program, a first step of allocating the new program in a memory space different from the memory space in which the old program is allocated on the memory And a second step of storing the storage address information of the old data of the old program in the memory space in which the new program is arranged or in the memory space common to the old and new programs, and the logic of the memory space in which the new program is arranged. The address space is empty in the memory where the old program is located. A third step of changing the logical address space of the old program to a logical address space other than the changed logical address space of the new program. By managing relative difference address information of each logical address of the old program and the new program after being changed in the third step, after the operation of the new program is started, the new program is And a fourth step of inheriting the old data of the old program according to the storage address information of the old data stored in the step and the difference address information.
【請求項2】 前記旧プログラムおよび新プログラムの
各相対アドレス空間の変更は、相対アドレスおよび物理
アドレスの対応を示すアドレス変換テーブルの論理アド
レスを変更することにより行われることを特徴とする請
求項1記載の情報処理装置のプログラム切替方法。
2. The change of each relative address space of the old program and the new program is performed by changing a logical address of an address conversion table showing a correspondence between a relative address and a physical address. A program switching method of the described information processing apparatus.
JP6113108A 1994-05-26 1994-05-26 Program switching method for information processor Pending JPH07319717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6113108A JPH07319717A (en) 1994-05-26 1994-05-26 Program switching method for information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6113108A JPH07319717A (en) 1994-05-26 1994-05-26 Program switching method for information processor

Publications (1)

Publication Number Publication Date
JPH07319717A true JPH07319717A (en) 1995-12-08

Family

ID=14603708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6113108A Pending JPH07319717A (en) 1994-05-26 1994-05-26 Program switching method for information processor

Country Status (1)

Country Link
JP (1) JPH07319717A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019159415A (en) * 2018-03-07 2019-09-19 Necソリューションイノベータ株式会社 Update processing device, update processing method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019159415A (en) * 2018-03-07 2019-09-19 Necソリューションイノベータ株式会社 Update processing device, update processing method, and program

Similar Documents

Publication Publication Date Title
JP2000137604A (en) System for succeeding data
JPH07319717A (en) Program switching method for information processor
JP2846760B2 (en) Programmable controller
JPH0554009A (en) Program load system
JPH05224707A (en) Program changing method for programmable controller
JPH0695988A (en) Program file updating system
JPS60142450A (en) Storage system
JPS601657B2 (en) Address conversion method
JPH0240760A (en) Information processor
JPH05113888A (en) Microprocessor unit
JPH09160786A (en) Microprocessor
JP3202583B2 (en) Method for storing system data of a communication system
JPS61248152A (en) Procedure change controlling system
JP3333527B2 (en) Computer equipment
JPH0261749A (en) Data transfer device
JPH04291642A (en) Cache control system
JPS6380334A (en) Microprocessor
JP2002259209A (en) Arithmetic processing system
JPH04365136A (en) Vector data processor
JPH0531170B2 (en)
JPH10105413A (en) Interruption processing system
JPH05324698A (en) Vector data processor and data transferring system used therefor
JPH0844570A (en) System and method for program execution
JPH04273376A (en) Vector data processor
JPH04175927A (en) Patching system for program

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525