JP2019159415A - Update processing device, update processing method, and program - Google Patents

Update processing device, update processing method, and program Download PDF

Info

Publication number
JP2019159415A
JP2019159415A JP2018041160A JP2018041160A JP2019159415A JP 2019159415 A JP2019159415 A JP 2019159415A JP 2018041160 A JP2018041160 A JP 2018041160A JP 2018041160 A JP2018041160 A JP 2018041160A JP 2019159415 A JP2019159415 A JP 2019159415A
Authority
JP
Japan
Prior art keywords
processor
firmware
updated
update
designated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018041160A
Other languages
Japanese (ja)
Other versions
JP7184424B2 (en
Inventor
俊夫 猪熊
Toshio Inokuma
俊夫 猪熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP2018041160A priority Critical patent/JP7184424B2/en
Publication of JP2019159415A publication Critical patent/JP2019159415A/en
Application granted granted Critical
Publication of JP7184424B2 publication Critical patent/JP7184424B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

To provide an update processing device, an update processing method and a program which update firmware, without restarting, in a multiprocessor system.SOLUTION: A multiprocessor system comprises: a processor designation unit 11 which designates a processor other than a firmware update target processor, and stops the operation, for updating firmware of one or all processors; an alternative processing execution unit 12 which writes updated firmware, to the memory area of the designated processor, further, corrects memory map setting of the designated processor, so that the designated processor can access data stored in the memory area of the update target processor, and makes the designated processor perform the processing of the update target processor; and a firmware update unit 13 which writes the updated firmware, to the memory area of the update target processor, and updates the firmware of the update target processor.SELECTED DRAWING: Figure 1

Description

本発明は、マルチプロセッサを搭載したシステムにおいてファームウェアを更新するための、更新処理装置、及び更新処理方法に関し、更には、これらを実現するためのプログラムに関する。   The present invention relates to an update processing apparatus and update processing method for updating firmware in a system equipped with a multiprocessor, and further relates to a program for realizing these.

近年、シングルプロセッサの処理性能の限界から、組み込みシステムを含むコンピュータシステムにおいては、マルチプロセッサを搭載する場合が増加している。このようなマルチプロセッサを搭載したシステム（以下「マルチプロセッサシステム」と表記する。）によれば、大量のデータ及び命令を並列に処理できるため、システム全体の処理能力が飛躍的に向上することになる（例えば、特許文献１〜３参照）。   In recent years, due to limitations in processing performance of single processors, computer systems including embedded systems are increasingly equipped with multiprocessors. According to a system equipped with such a multiprocessor (hereinafter referred to as “multiprocessor system”), a large amount of data and instructions can be processed in parallel, so that the processing capacity of the entire system is dramatically improved. (For example, see Patent Documents 1 to 3).

また、このようなマルチプロセッサシステムには、対称型マルチプロセッシング（ＳＭＰ：Symmetric Multiprocessing）と呼ばれる方式と、非対称型マルチプロセッシング（ＡＭＰ：Asymmetric Multiprocessing）と呼ばれる方式とがある。このうち、ＳＭＰは、プロセッサ間に特別な役割及び主従関係等がなく、各プロセッサは対等であり、処理要求が全てのプロセッサに均等に割り当てられる方式である。一方、ＡＭＰは、プロセッサ間に特別な役割及び主従関係等があり、プロセッサ毎に異なる処理が割り当てられる方式である。   Such multiprocessor systems include a method called symmetric multiprocessing (SMP) and a method called asymmetric multiprocessing (AMP). Among these, SMP is a method in which there is no special role, master-slave relationship, etc. between processors, each processor is equal, and processing requests are equally allocated to all processors. On the other hand, AMP has a special role, master-slave relationship, and the like between processors, and a different process is assigned to each processor.

国際公開第２０１０／１３７２６２号International Publication No. 2010/137262 国際公開第２０１０／１１９９３２号International Publication No. 2010/119932 国際公開第２０１４／００６７３２号International Publication No. 2014/006732

ところで、上述したマルチプロセッサシステムであっても、シングルプロセッサで構成されたシステム（以下「シングルプロセッサシステム」と表記する。）と同様に、ファームウェアをアップデートする場合は、システムを一旦停止し、その後、再起動を行う必要がある。   By the way, even in the above-described multiprocessor system, as in the case of a system configured with a single processor (hereinafter referred to as “single processor system”), when updating firmware, the system is temporarily stopped, A restart is required.

しかしながら、マルチプロセッサシステムは、シングルプロセッサシステムに比べて処理性能が高く、高い業務処理能力が求められる場面に採用されている。このため、マルチプロセッサシステムにおいては、システムを停止することなく、ファームウェアをアップデートすることが強く求められている。   However, the multiprocessor system is employed in a scene where processing performance is higher than that of a single processor system and high business processing capability is required. For this reason, in a multiprocessor system, it is strongly required to update the firmware without stopping the system.

本発明の目的の一例は、上記問題を解消し、マルチプロセッサシステムにおいて、再起動を行うことなく、ファームウェアをアップデートし得る、更新処理装置、更新処理方法、及びプログラムを提供することにある。   An object of the present invention is to provide an update processing apparatus, an update processing method, and a program capable of solving the above problems and updating firmware without restarting in a multiprocessor system.

上記目的を達成するため、本発明の一側面における更新処理装置は、複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するための装置であって、
前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以
外のプロセッサを指定し、その動作を停止させる、プロセッサ指定部と、
指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、代替処理実行部と、
前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ファームウェア更新部と、
を備えている、ことを特徴とする。 In order to achieve the above object, an update processing apparatus according to an aspect of the present invention is an apparatus for updating any or all of the plurality of processors in a multiprocessor system including a plurality of processors. And
A processor designation unit that designates a processor other than the processor that is the target of firmware update from the plurality of processors, and stops the operation; and
The specified firmware is written in the memory area of the specified processor, and the specified processor is specified so that the data stored in the memory area of the processor to be updated can be accessed. An alternative processing execution unit that modifies the memory map setting of the processor and causes the designated processor to perform the processing of the processor that is the update target;
A firmware update unit that writes the updated firmware to the memory area of the processor to be updated and updates the firmware of the processor to be updated;
It is characterized by having.

また、上記目的を達成するため、本発明の一側面における更新処理方法は、複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するための方法であって、
（ａ）前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、ステップと、
（ｂ）指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、ステップと、
（ｃ）前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ステップと、
を有する、ことを特徴とする。 In order to achieve the above object, an update processing method according to an aspect of the present invention is a method for updating any or all of the plurality of processors in a multiprocessor system including a plurality of processors. Because
(A) designating a processor other than the processor whose firmware is to be updated from the plurality of processors, and stopping the operation; and
(B) The updated firmware is written in the memory area of the designated processor, and further, the designated processor can access the data stored in the memory area of the processor to be updated. Modifying the memory map setting of the designated processor and causing the designated processor to perform the processing of the processor to be updated; and
(C) writing the updated firmware in the memory area of the processor to be updated, and updating the firmware of the processor to be updated;
It is characterized by having.

更に、上記目的を達成するため、本発明の一側面におけるプログラムは、複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するためのプログラムであって、
前記複数のプロセッサのいずれかに、
（ａ）前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、ステップと、
（ｂ）指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、ステップと、
（ｃ）前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ステップと、
を実行させる、ことを特徴とする。 Furthermore, in order to achieve the above object, a program according to one aspect of the present invention is a program for updating any or all of the firmware of a plurality of processors in a multiprocessor system including a plurality of processors. And
Any one of the plurality of processors,
(A) designating a processor other than the processor whose firmware is to be updated from the plurality of processors, and stopping the operation; and
(B) The updated firmware is written in the memory area of the designated processor, and further, the designated processor can access the data stored in the memory area of the processor to be updated. Modifying the memory map setting of the designated processor and causing the designated processor to perform the processing of the processor to be updated; and
(C) writing the updated firmware in the memory area of the processor to be updated, and updating the firmware of the processor to be updated;
Is executed.

以上のように本発明によれば、マルチプロセッサシステムにおいて、再起動を行うことなく、ファームウェアをアップデートすることができる。   As described above, according to the present invention, firmware can be updated in a multiprocessor system without restarting.

図１は、本発明の実施の形態における更新処理装置の概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of an update processing apparatus according to an embodiment of the present invention. 図２は、本発明の実施の形態における更新処理装置の具体的構成を示すブロック図である。FIG. 2 is a block diagram showing a specific configuration of the update processing apparatus according to the embodiment of the present invention. 図３は、本発明の実施の形態において、ファームウェアが有している、データのアクセス先のアドレスを示すテーブルの一例を示す図である。FIG. 3 is a diagram illustrating an example of a table indicating an access destination address of data, which the firmware has in the embodiment of the present invention. 図４は、本発明の実施の形態１における更新処理装置の動作を示すフロー図である。FIG. 4 is a flowchart showing the operation of the update processing apparatus according to Embodiment 1 of the present invention. 図５は、図４に示す更新処理の際のサブプロセッサの動作を示す図である。FIG. 5 is a diagram showing the operation of the sub processor during the update process shown in FIG.

（実施の形態）
以下、本発明の実施の形態における、更新処理装置、更新処理方法、及びプログラムについて、図１〜図５を参照しながら説明する。 (Embodiment)
Hereinafter, an update processing device, an update processing method, and a program according to an embodiment of the present invention will be described with reference to FIGS.

［装置構成］
最初に、図１を用いて、本発明の実施の形態における更新処理装置の概略構成について説明する。図１は、本発明の実施の形態における更新処理装置の概略構成を示すブロック図である。 [Device configuration]
First, the schematic configuration of the update processing apparatus according to the embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing a schematic configuration of an update processing apparatus according to an embodiment of the present invention.

図１に示す本実施の形態における更新処理装置１０は、複数のプロセッサを備えたマルチプロセッサシステム１００において、複数のプロセッサのうちの、いずれか又は全部のプロセッサのファームウェアを更新するための装置である。   An update processing apparatus 10 according to the present embodiment shown in FIG. 1 is an apparatus for updating firmware of any or all of a plurality of processors in a multiprocessor system 100 including a plurality of processors. .

図１に示すように、更新処理装置１０は、プロセッサ指定部１１と、代替処理実行部１２と、ファームウェア更新部１３とを備えている。プロセッサ指定部１５は、複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる。   As illustrated in FIG. 1, the update processing apparatus 10 includes a processor designation unit 11, an alternative process execution unit 12, and a firmware update unit 13. The processor designating unit 15 designates a processor other than the processor whose firmware is to be updated from a plurality of processors, and stops its operation.

代替処理実行部１２は、まず、指定されたプロセッサのメモリ領域に、更新後のファームウェアを書き込む。次いで、代替処理実行部１２は、指定されたプロセッサが、更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正する。そして、代替処理実行部１２は、指定されたプロセッサに、更新対象となっているプロセッサの処理を行わせる。   First, the alternative process execution unit 12 writes the updated firmware in the memory area of the designated processor. Next, the alternative process execution unit 12 corrects the memory map setting of the designated processor so that the designated processor can access the data stored in the memory area of the processor to be updated. Then, the alternative process execution unit 12 causes the designated processor to perform the process of the processor to be updated.

ファームウェア更新部１３は、更新対象となっているプロセッサのメモリ領域に、更新後のファームウェアを書き込み、更新対象となっているプロセッサのファームウェアを更新する。   The firmware update unit 13 writes the updated firmware in the memory area of the processor to be updated, and updates the firmware of the processor to be updated.

このように、本実施の形態では、マルチプロセッサシステムを構成するプロセッサのファームウェアを更新しないといけない場面において、更新対象となるプロセッサの処理を、別のプロセッサによって肩代わりすることができる。このため、本実施の形態によれば、マルチプロセッサシステムにおいて、再起動を行うことなく、ファームウェアをアップデートすることができる。   As described above, in the present embodiment, the processing of the processor to be updated can be taken over by another processor when the firmware of the processor constituting the multiprocessor system must be updated. Therefore, according to the present embodiment, the firmware can be updated without restarting in the multiprocessor system.

続いて、図２を用いて、本実施の形態における更新処理装置１０の構成をより具体的に説明する。図２は、本発明の実施の形態における更新処理装置の具体的構成を示すブロック図である。   Next, the configuration of the update processing apparatus 10 in the present embodiment will be described more specifically with reference to FIG. FIG. 2 is a block diagram showing a specific configuration of the update processing apparatus according to the embodiment of the present invention.

図２の例では、マルチプロセッサシステム１００は、単一のメインプロセッサ２０と、メインプロセッサ２０の指示に応じて動作する２つ以上のサブプロセッサ３０とを備えている。メインプロセッサ２０と、サブプロセッサ３０とは、バス４０によって接続されている。なお、メインプロセッサ２０と、サブプロセッサ３０とは、相手のメモリを読み書
き可能な環境にあれば良く、バス４０以外の手段によって接続されていても良い。 In the example of FIG. 2, the multiprocessor system 100 includes a single main processor 20 and two or more sub-processors 30 that operate according to instructions from the main processor 20. The main processor 20 and the sub processor 30 are connected by a bus 40. The main processor 20 and the sub processor 30 need only be in an environment where the other party's memory can be read and written, and may be connected by means other than the bus 40.

また、マルチプロセッサシステム１００において、メインプロセッサ２０は、専用のＲＡＭ（Random Access Memory）２１と、ファームウェアを格納したフラッシュＲＯＭ（Read Only Memory）２２と、専用のＩ／Ｏコントローラ２３とを備えている。メインプロセッサ２０は、起動時において、フラッシュＲＯＭからファームウェアを読み出し、これをＲＡＭ２１に展開する。また、各サブプロセッサ３０も、専用のＲＡＭ３１を備えている。なお、本実施の形態において、サブプロセッサ３０の個数は特に限定されるものではない。   In the multiprocessor system 100, the main processor 20 includes a dedicated RAM (Random Access Memory) 21, a flash ROM (Read Only Memory) 22 that stores firmware, and a dedicated I / O controller 23. . The main processor 20 reads the firmware from the flash ROM and develops it in the RAM 21 at startup. Each sub-processor 30 also includes a dedicated RAM 31. In the present embodiment, the number of sub-processors 30 is not particularly limited.

このようなマルチプロセッサシステム１００において、通常、サブプロセッサ３０のファームウェアを更新する場合は、システム自体を停止しなくても良いが、メインプロセッサ２０のファームウェアを更新する場合は、システム自体を停止する必要性がある。これに対して、更新処理装置１０によれば、システム自体を停止することなく、メインプロセッサ２０のファームウェアの更新が可能となる。   In such a multiprocessor system 100, normally, when updating the firmware of the sub processor 30, it is not necessary to stop the system itself. However, when updating the firmware of the main processor 20, it is necessary to stop the system itself. There is sex. On the other hand, according to the update processing device 10, the firmware of the main processor 20 can be updated without stopping the system itself.

また、本実施の形態では、更新処理装置１０は、メインプロセッサ２０によって構築されている。具体的には、後述する本実施の形態におけるプログラムが、メインプロセッサ２０のＲＡＭ２１のメモリ領域に展開されると、メインプロセッサ２０はプログラムのコードを実行する。これにより、更新処理装置１０が構築されることになる。   In the present embodiment, the update processing device 10 is constructed by the main processor 20. Specifically, when a program according to the present embodiment to be described later is expanded in the memory area of the RAM 21 of the main processor 20, the main processor 20 executes the code of the program. Thereby, the update processing apparatus 10 is constructed.

本実施の形態では、更新処理装置１０において、プロセッサ指定部１１は、メインプロセッサがファームウェアの更新対象である場合に、いずれかのサブプロセッサ３０を指定し、その動作を停止させる。   In the present embodiment, in the update processing apparatus 10, when the main processor is a firmware update target, the processor designating unit 11 designates one of the sub processors 30 and stops its operation.

また、本実施の形態では、代替処理実行部１２は、まず、指定されたサブプロセッサ３０のＲＡＭ３１のメモリ領域に、更新後のファームウェアを書き込む。更に、代替処理実行部１２は、指定されたサブプロセッサ３０が、メインプロセッサ２０のＲＡＭ２１のメモリ領域に格納されたデータにアクセスできるように、指定されたサブプロセッサ３０のメモリマップ設定を修正する。そして、代替処理実行部１２は、指定されたサブプロセッサ３０に、メインプロセッサ２０の処理を行わせる。   In the present embodiment, the alternative process execution unit 12 first writes the updated firmware in the memory area of the RAM 31 of the designated sub processor 30. Further, the alternative process execution unit 12 corrects the memory map setting of the designated sub processor 30 so that the designated sub processor 30 can access the data stored in the memory area of the RAM 21 of the main processor 20. Then, the alternative process execution unit 12 causes the designated sub processor 30 to perform the process of the main processor 20.

その後、ファームウェア更新部１３は、指定されたサブプロセッサ３０が、メインプロセッサ２０の処理を行っている間に、メインプロセッサ２０のＲＡＭ２１のメモリ領域に、更新後のファームウェアを書き込み、メインプロセッサ２０のファームウェアを更新する。   Thereafter, the firmware updating unit 13 writes the updated firmware in the memory area of the RAM 21 of the main processor 20 while the designated sub-processor 30 performs the processing of the main processor 20. Update.

ここで、図２に加えて、図３を用いて、更新処理装置１０の機能についてより具体的に説明する。図３は、本発明の実施の形態において、ファームウェアが有している、データのアクセス先のアドレスを示すテーブルの一例を示す図である。   Here, in addition to FIG. 2, the function of the update processing apparatus 10 will be described more specifically with reference to FIG. FIG. 3 is a diagram illustrating an example of a table indicating an access destination address of data, which the firmware has in the embodiment of the present invention.

まず、本実施の形態では、ファームウェアは、データのアクセス先のアドレスを示すテーブル（以下「データアクセス箇所テーブル」と表記する）を有している。図３において、上段は、更新前のファームウェアのデータアクセス箇所テーブルを示し、中段は、更新後のファームウェアのデータアクセス箇所テーブルを示している。また、図３上段及び中段に示すように、データアクセス箇所テーブルは、シンボル毎に、アドレス及びオフセット（オフセットアドレス）を登録している。   First, in the present embodiment, the firmware has a table (hereinafter referred to as “data access location table”) indicating the address of the data access destination. In FIG. 3, the upper part shows the data access location table of the firmware before the update, and the middle part shows the data access location table of the firmware after the update. Also, as shown in the upper and middle stages of FIG. 3, the data access location table registers an address and an offset (offset address) for each symbol.

更に、図２に示すように、更新処理装置１０は、本実施の形態では、上述したプロセッサ指定部１１、代替処理実行部１２、及びファームウェア更新部１３に加えて、ファーム
ウェア変換部１４を備えている。 Further, as shown in FIG. 2, the update processing apparatus 10 includes a firmware conversion unit 14 in addition to the processor designation unit 11, the alternative process execution unit 12, and the firmware update unit 13 described above in the present embodiment. Yes.

ファームウェア変換部１４は、更新前のファームウェアのテーブルと、更新後のファームウェアのテーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブル（図３の下段参照）を作成する。   The firmware conversion unit 14 compares the firmware table before the update with the firmware table after the update, and displays a conversion table (refer to the lower part of FIG. 3) indicating the conversion destination of the access destination before and after the update. create.

具体的には、ファームウェア変換部１４は、まず、更新前及び更新後のファームウェアそれぞれの「データアクセス箇所テーブル」を比較し、シンボルが同一で、アドレスが異なるエントリを特定する。次に、ファームウェア変換部１４は、更新後のファームウェアにおいて、特定したエントリにおけるアドレスが更新前のファームウェアのアドレスとなるように、変換テーブルを作成する。   Specifically, the firmware conversion unit 14 first compares the “data access location table” of the firmware before and after the update, and identifies entries having the same symbol but different addresses. Next, the firmware conversion unit 14 creates a conversion table in the updated firmware so that the address in the identified entry becomes the address of the firmware before the update.

また、変換テーブルには、「初期化」の欄が設定されており、この欄において、ファームウェア変換部１４は、更新前のファームウェアからデータを引き継ぐエントリについては、「×」と設定する。一方、ファームウェア変換部１４は、更新後のファームウェアにのみ存在するエントリについては、「○」と設定する。   In the conversion table, an “initialization” column is set. In this column, the firmware conversion unit 14 sets “x” for an entry that takes over data from the firmware before update. On the other hand, the firmware conversion unit 14 sets “◯” for an entry that exists only in the updated firmware.

また、ファームウェア変換部１４は、この変換テーブルを用いて、更新後のファームウェアにおけるアクセス先を変換する。この場合、代替処理実行部１２は、アクセス先が変換された、更新後のファームウェアを、指定されたサブプロセッサ３０のＲＡＭ３１のメモリ領域に書き込み、指定されたサブプロセッサに、メインプロセッサ２０の処理を肩代わりさせる。   Also, the firmware conversion unit 14 converts the access destination in the updated firmware using this conversion table. In this case, the alternative process execution unit 12 writes the updated firmware whose access destination has been converted into the memory area of the RAM 31 of the designated sub processor 30, and performs the process of the main processor 20 on the designated sub processor. Let me take the shoulder.

また、ファームウェア更新部１３は、メインプロセッサ２０のフラッシュＲＯＭ２２のメモリ領域に、アクセス先が変換された、更新後のファームウェアを書き込む。これにより、メインプロセッサ２０において、ファームウェアが更新させる。その後、ファームウェア更新部１３は、メインプロセッサ２０に再起動を行わせる。再起動後、メインプロセッサ２０は、更新されたファームウェアによって動作する。   Further, the firmware update unit 13 writes the updated firmware whose access destination is converted into the memory area of the flash ROM 22 of the main processor 20. As a result, the firmware is updated in the main processor 20. Thereafter, the firmware update unit 13 causes the main processor 20 to restart. After restarting, the main processor 20 operates with the updated firmware.

また、ファームウェア更新部１３は、メインプロセッサ２０のファームウェアを更新した後に、サブプロセッサ３０それぞれ毎に、各サブプロセッサ３０のＲＡＭ３１のメモリ領域に、サブプロセッサ３０の新たなファームウェアを書き込むことができる。この場合、ファームウェア更新部１３は、書き込んだ新たなファームウェアを用いて、各サブプロセッサ３０のファームウェアを更新する。   In addition, after updating the firmware of the main processor 20, the firmware updating unit 13 can write new firmware of the sub processor 30 in the memory area of the RAM 31 of each sub processor 30 for each sub processor 30. In this case, the firmware update unit 13 updates the firmware of each sub processor 30 using the written new firmware.

［装置動作］
次に、本発明の実施の形態１における更新処理装置１０の動作について図４及び図５を用いて説明する。図４は、本発明の実施の形態１における更新処理装置の動作を示すフロー図である。図５は、図４に示す更新処理の際のサブプロセッサの動作を示す図である。以下の説明においては、適宜図１〜図３を参酌する。また、本実施の形態では、更新処理装置１０を動作させることによって、更新処理方法が実施される。よって、本実施の形態における更新処理方法の説明は、以下の更新処理装置１０の動作説明に代える。 [Device operation]
Next, the operation of the update processing apparatus 10 according to Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 4 is a flowchart showing the operation of the update processing apparatus according to Embodiment 1 of the present invention. FIG. 5 is a diagram showing the operation of the sub processor during the update process shown in FIG. In the following description, FIGS. In the present embodiment, the update processing method is implemented by operating the update processing apparatus 10. Therefore, the description of the update processing method in the present embodiment is replaced with the following description of the operation of the update processing apparatus 10.

図４に示すように、最初に、更新処理装置１０は、マルチプロセッサシステム１００の上位システム等から、メインプロセッサ２０のファームウェアの更新通知と更新後のファームウェアとを受信する（ステップＡ１）。   As shown in FIG. 4, first, the update processing apparatus 10 receives a firmware update notification of the main processor 20 and updated firmware from a host system or the like of the multiprocessor system 100 (step A1).

次に、更新処理装置１０において、プロセッサ指定部１１は、サブプロセッサ３０のうちの１つを指定し、指定したサブプロセッサ３０に対して、動作の停止を指示する（ステップＡ２）。具体的には、プロセッサ指定部１１は、例えば、サブプロセッサ３０のうち
、処理を行っていないサブプロセッサ３０が存在している場合は、このサブプロセッサを指定する。 Next, in the update processing apparatus 10, the processor designating unit 11 designates one of the sub processors 30, and instructs the designated sub processor 30 to stop the operation (step A2). Specifically, for example, when there is a sub processor 30 that is not performing processing among the sub processors 30, the processor designating unit 11 designates the sub processor.

次に、ファームウェア変換部１４は、フラッシュＲＯＭ２２に格納されている更新前のファームウェアのテーブルと、ステップＡ１で受信した更新後のファームウェアのテーブルとを対比する。そして、ファームウェア変換部１４は、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブル（図３の下段参照）を作成する（ステップＡ３）。   Next, the firmware conversion unit 14 compares the pre-update firmware table stored in the flash ROM 22 with the post-update firmware table received in step A1. Then, the firmware conversion unit 14 creates a conversion table (refer to the lower part of FIG. 3) indicating the conversion locations of the access destination before and after the update (step A3).

次に、ファームウェア変換部１４は、ステップＡ３で作成した変換テーブルを用いて、更新後のファームウェアにおけるアクセス先を変換する（ステップＡ４）。   Next, the firmware conversion unit 14 converts the access destination in the updated firmware using the conversion table created in step A3 (step A4).

次に、代替処理実行部１２は、ステップＡ４によってアクセス先が変換された、更新後のファームウェアを、ステップＡ２で指定されたサブプロセッサ３０のＲＡＭ３１のメモリ領域に書き込む（ステップＡ５）。   Next, the alternative process execution unit 12 writes the updated firmware whose access destination has been converted in step A4 into the memory area of the RAM 31 of the sub-processor 30 designated in step A2 (step A5).

次に、代替処理実行部１２は、ステップＡ２で指定されたプロセッサが、更新対象となっているメインプロセッサ２０のＲＡＭ２１のメモリ領域に格納されたデータにアクセスできるように、指定されたサブプロセッサのメモリマップ設定を修正する（ステップＡ６）。   Next, the alternative process execution unit 12 allows the processor specified in step A2 to access the data stored in the memory area of the RAM 21 of the main processor 20 to be updated. The memory map setting is corrected (step A6).

また、ステップＡ６においては、代替処理実行部１２は、Ｉ／Ｏコントローラ２３のデータ転送先を、指定されたサブプロセッサに変更する。これにより、図５に示すように、指定されたサブプロセッサは、メインプロセッサ２０のＲＡＭ２１のメモリ領域にアクセスして、処理を開始する。図５において、指定されたサブプロセッサ３０には、ハッチングが施されている。   In step A6, the alternative process execution unit 12 changes the data transfer destination of the I / O controller 23 to the designated sub processor. As a result, as shown in FIG. 5, the designated sub-processor accesses the memory area of the RAM 21 of the main processor 20 and starts processing. In FIG. 5, the designated sub-processor 30 is hatched.

次に、ファームウェア更新部１３は、更新対象となっているメインプロセッサ２０のフラッシュＲＯＭ２２のメモリ領域に、更新後のファームウェアを書き込み、メインプロセッサ２０のファームウェアを更新する（ステップＡ７）。   Next, the firmware update unit 13 writes the updated firmware in the memory area of the flash ROM 22 of the main processor 20 to be updated, and updates the firmware of the main processor 20 (step A7).

その後、ファームウェア更新部１３は、メインプロセッサ２０に再起動を行わせる（ステップＡ８）。再起動後、メインプロセッサ２０は、更新されたファームウェアによって動作する。また、ファームウェア更新部１３は、再起動が行われる前に、メインプロセッサ２０は、ファームウェアが更新中であることを示すフラグを立てる。   Thereafter, the firmware update unit 13 causes the main processor 20 to restart (step A8). After restarting, the main processor 20 operates with the updated firmware. In addition, the firmware update unit 13 sets a flag indicating that the firmware is being updated before the restart is performed.

そして、フラグが立っている場合は、ファームウェア更新部１３は、ＲＡＭ２１のメモリ領域の初期化の禁止、Ｉ／Ｏコントローラ２３のデータ転送先のメインプロセッサ２０への変更を実行する。   When the flag is set, the firmware update unit 13 prohibits initialization of the memory area of the RAM 21 and changes the data transfer destination of the I / O controller 23 to the main processor 20.

加えて、ファームウェア更新部１３は、フラグが立っている場合は、各サブプロセッサ３０のＲＡＭ３１のメモリ領域に、サブプロセッサ３０の新たなファームウェアを書き込むことができる。また、ファームウェア更新部１３は、書き込んだ新たなファームウェアを用いて、各サブプロセッサ３０のファームウェアを更新する。   In addition, the firmware update unit 13 can write new firmware of the sub processor 30 in the memory area of the RAM 31 of each sub processor 30 when the flag is set. Further, the firmware update unit 13 updates the firmware of each sub-processor 30 using the new firmware that has been written.

［実施の形態による効果］
以上のように、本実施の形態では、メインプロセッサ２０の処理をサブプロセッサ３０に肩代わりさせることができる。このため、本実施の形態によれば、メインプロセッサ２０のファームウェアを更新する場合であっても、マルチプロセッサシステム１００を停止させることなく、継続して稼働させることができる。 [Effects of the embodiment]
As described above, in the present embodiment, the processing of the main processor 20 can be replaced by the sub processor 30. Therefore, according to the present embodiment, even when the firmware of the main processor 20 is updated, the multiprocessor system 100 can be continuously operated without being stopped.

［プログラム］
本実施の形態におけるプログラムは、コンピュータに、図５に示すステップＡ１〜Ａ８を実行させるプログラムであれば良い。このプログラムをコンピュータにインストールし、実行することによって、本実施の形態における更新処理装置１０と更新処理方法とを実現することができる。この場合、コンピュータのプロセッサは、プロセッサ指定部１１、代替処理実行部１２、ファームウェア更新部１３、及びファームウェア変換部１４として機能し、処理を行なう。 [program]
The program in the present embodiment may be a program that causes a computer to execute steps A1 to A8 shown in FIG. By installing and executing this program on a computer, the update processing apparatus 10 and the update processing method in the present embodiment can be realized. In this case, the processor of the computer functions as the processor designation unit 11, the alternative process execution unit 12, the firmware update unit 13, and the firmware conversion unit 14, and performs processing.

また、本実施の形態におけるプログラムを実行するコンピュータとしては、図２に示したマルチプロセッサシステムが挙げられる。この場合、更新処理装置１０の各部として機能するプロセッサは、メインプロセッサ２０であるのが良いが、本実施の形態はこれに限定されず、いずれかのサブプロセッサ３０であっても良い。また、コンピュータは、マルチプロセッサシステムに接続された外部のコンピュータであっても良い。   A computer that executes the program in the present embodiment includes the multiprocessor system shown in FIG. In this case, the processor that functions as each unit of the update processing device 10 is preferably the main processor 20, but the present embodiment is not limited to this, and may be any sub-processor 30. The computer may be an external computer connected to the multiprocessor system.

また、本実施の形態において、プロセッサは、ＣＰＵ（Central Processing Unit）であっても良いし、ＧＰＵ（Graphics Processing Unit）、又はＦＰＧＡ（Field-Programmable Gate Array）であっても良い。   In the present embodiment, the processor may be a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), or an FPGA (Field-Programmable Gate Array).

また、本実施の形態におけるプログラムは、コンピュータ読み取り可能な記録媒体に格納された状態で提供される。更に、本実施の形態におけるプログラムは、通信インターフェイス１１７を介して接続されたインターネット上で流通するものであっても良い。   The program in the present embodiment is provided in a state stored in a computer-readable recording medium. Furthermore, the program in the present embodiment may be distributed on the Internet connected via the communication interface 117.

また、記録媒体１２０の具体例としては、ＣＦ（Compact Flash（登録商標））及びＳＤ（Secure Digital）等の汎用的な半導体記憶デバイス、フレキシブルディスク（Flexible Disk）等の磁気記録媒体、又はＣＤ−ＲＯＭ（Compact Disk Read Only Memory）などの光学記録媒体が挙げられる。   Specific examples of the recording medium 120 include general-purpose semiconductor storage devices such as CF (Compact Flash (registered trademark)) and SD (Secure Digital), magnetic recording media such as a flexible disk, or CD- An optical recording medium such as ROM (Compact Disk Read Only Memory) can be used.

上述した実施の形態の一部又は全部は、以下に記載する（付記１）〜（付記１２）によって表現することができるが、以下の記載に限定されるものではない。   Part or all of the above-described embodiments can be expressed by (Appendix 1) to (Appendix 12) described below, but is not limited to the following description.

（付記１）
複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するための装置であって、
前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、プロセッサ指定部と、
指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、代替処理実行部と、
前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ファームウェア更新部と、
を備えている、ことを特徴とする、更新処理装置。 (Appendix 1)
In a multiprocessor system comprising a plurality of processors, an apparatus for updating firmware of any or all of the plurality of processors,
A processor designation unit that designates a processor other than the processor that is the target of firmware update from the plurality of processors, and stops the operation; and
The specified firmware is written in the memory area of the specified processor, and the specified processor is specified so that the data stored in the memory area of the processor to be updated can be accessed. An alternative processing execution unit that modifies the memory map setting of the processor and causes the designated processor to perform the processing of the processor that is the update target;
A firmware update unit that writes the updated firmware to the memory area of the processor to be updated and updates the firmware of the processor to be updated;
An update processing apparatus comprising:

（付記２）
付記１に記載の更新処理装置であって、
前記マルチプロセッサシステムは、単一の第１のプロセッサと、前記第１のプロセッサの指示に応じて動作する２つ以上の第２のプロセッサとを備え、
前記プロセッサ指定部は、前記第１のプロセッサがファームウェアの更新対象である場
合に、いずれかの前記第２のプロセッサを指定し、その動作を停止させ、
前記代替処理実行部は、指定された前記第２のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定された前記第２のプロセッサが、前記第１のプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定された前記第２のプロセッサのメモリマップ設定を修正し、それによって、指定された前記第２のプロセッサに、前記第１のプロセッサの処理を行わせ、
前記ファームウェア更新部は、前記第１のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記第１のプロセッサの前記ファームウェアを更新する、
ことを特徴とする、更新処理装置。 (Appendix 2)
The update processing device according to attachment 1, wherein
The multiprocessor system includes a single first processor and two or more second processors that operate in accordance with instructions from the first processor,
When the first processor is a firmware update target, the processor designating unit designates any of the second processors, stops the operation,
The alternative process execution unit writes the updated firmware in the memory area of the designated second processor, and the designated second processor stores the firmware in the memory area of the first processor. Modifying the memory map setting of the designated second processor so that the designated data can be accessed, thereby causing the designated second processor to perform the processing of the first processor;
The firmware update unit writes the updated firmware in the memory area of the first processor, and updates the firmware of the first processor.
An update processing apparatus characterized by that.

（付記３）
付記２に記載の更新処理装置であって、
前記ファームウェアが、データのアクセス先のアドレスを示すテーブルを有しており、
当該更新処理装置が、更新前のファームウェアの前記テーブルと、更新後のファームウェアの前記テーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブルを作成し、前記変換テーブルを用いて、更新後の前記ファームウェアにおけるアクセス先を変換する、ファームウェア変換部を更に備え、
前記代替処理実行部は、アクセス先が変換された、更新後の前記ファームウェアを、指定された前記第２のプロセッサのメモリ領域に書き込み、
前記ファームウェア更新部は、前記第１のプロセッサのメモリ領域に、アクセス先が変換された、更新後の前記ファームウェアを書き込む、
ことを特徴とする、更新処理装置。 (Appendix 3)
The update processing device according to attachment 2, wherein
The firmware has a table indicating data access destination addresses;
The update processing device compares the table of firmware before update with the table of firmware after update, creates a conversion table indicating conversion locations of access destinations before and after update, and converts the conversion Using a table, further comprising a firmware conversion unit for converting the access destination in the updated firmware;
The alternative process execution unit writes the updated firmware whose access destination is converted to the memory area of the designated second processor,
The firmware update unit writes the updated firmware whose access destination is converted into the memory area of the first processor.
An update processing apparatus characterized by that.

（付記４）
付記２または３に記載の更新処理装置であって、
前記ファームウェア更新部は、前記第１のプロセッサの前記ファームウェアを更新した後に、前記第２のプロセッサそれぞれ毎に、当該第２のプロセッサのメモリ領域に、前記第２のプロセッサの新たなファームウェアを書き込み、書き込んだ前記新たなファームウェアを用いて、当該第２のプロセッサのファームウェアを更新する、
ことを特徴とする、更新処理装置。 (Appendix 4)
The update processing device according to attachment 2 or 3, wherein
The firmware update unit writes the new firmware of the second processor into the memory area of the second processor for each of the second processors after updating the firmware of the first processor, Update the firmware of the second processor using the written new firmware.
An update processing apparatus characterized by that.

（付記５）
複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するための方法であって、
（ａ）前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、ステップと、
（ｂ）指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、ステップと、
（ｃ）前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ステップと、
を有する、ことを特徴とする、更新処理方法。 (Appendix 5)
In a multiprocessor system comprising a plurality of processors, a method for updating any or all of the plurality of processors, comprising:
(A) designating a processor other than the processor whose firmware is to be updated from the plurality of processors, and stopping the operation; and
(B) The updated firmware is written in the memory area of the designated processor, and further, the designated processor can access the data stored in the memory area of the processor to be updated. Modifying the memory map setting of the designated processor and causing the designated processor to perform the processing of the processor to be updated; and
(C) writing the updated firmware in the memory area of the processor to be updated, and updating the firmware of the processor to be updated;
An update processing method characterized by comprising:

（付記６）
付記５に記載の更新処理方法であって、
前記マルチプロセッサシステムは、単一の第１のプロセッサと、前記第１のプロセッサの指示に応じて動作する２つ以上の第２のプロセッサとを備え、
前記（ａ）のステップにおいて、前記第１のプロセッサがファームウェアの更新対象である場合に、いずれかの前記第２のプロセッサを指定し、その動作を停止させ、
前記（ｂ）のステップにおいて、指定された前記第２のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定された前記第２のプロセッサが、前記第１のプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定された前記第２のプロセッサのメモリマップ設定を修正し、それによって、指定された前記第２のプロセッサに、前記第１のプロセッサの処理を行わせ、
前記（ｂ）のステップにおいて、前記第１のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記第１のプロセッサの前記ファームウェアを更新する、
ことを特徴とする、更新処理方法。 (Appendix 6)
The update processing method according to attachment 5, wherein
The multiprocessor system includes a single first processor and two or more second processors that operate in accordance with instructions from the first processor,
In the step (a), when the first processor is a firmware update target, one of the second processors is designated, and the operation is stopped.
In the step (b), the updated firmware is written in the memory area of the designated second processor, and the designated second processor is further written in the memory area of the first processor. Modify the memory map setting of the designated second processor so that stored data can be accessed, thereby causing the designated second processor to perform the processing of the first processor;
In the step (b), the updated firmware is written in the memory area of the first processor, and the firmware of the first processor is updated.
An update processing method characterized by the above.

（付記７）
付記６に記載の更新処理方法であって、
前記ファームウェアが、データのアクセス先のアドレスを示すテーブルを有しており、当該更新処理方法が、更に、
（ｄ）更新前のファームウェアの前記テーブルと、更新後のファームウェアの前記テーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブルを作成し、前記変換テーブルを用いて、更新後の前記ファームウェアにおけるアクセス先を変換する、ステップを有し、
前記（ｂ）のステップにおいて、アクセス先が変換された、更新後の前記ファームウェアを、指定された前記第２のプロセッサのメモリ領域に書き込み、
前記（ｃ）のステップにおいて、前記第１のプロセッサのメモリ領域に、アクセス先が変換された、更新後の前記ファームウェアを書き込む、
ことを特徴とする、更新処理方法。 (Appendix 7)
The update processing method according to attachment 6, wherein
The firmware has a table indicating data access destination addresses, and the update processing method further includes:
(D) Compare the table of firmware before update with the table of firmware after update to create a conversion table indicating the conversion location of the access destination before and after update, and use the conversion table And converting the access destination in the firmware after the update,
In the step (b), the updated firmware whose access destination is converted is written in the memory area of the designated second processor,
In the step (c), the updated firmware whose access destination is converted is written in the memory area of the first processor.
An update processing method characterized by the above.

（付記８）
付記６または７に記載の更新処理方法であって、
当該更新処理方法が、更に、
（ｅ）前記第１のプロセッサの前記ファームウェアを更新した後に、前記第２のプロセッサそれぞれ毎に、当該第２のプロセッサのメモリ領域に、前記第２のプロセッサの新たなファームウェアを書き込み、書き込んだ前記新たなファームウェアを用いて、当該第２のプロセッサのファームウェアを更新する、ステップを有する、
ことを特徴とする、更新処理方法。 (Appendix 8)
The update processing method according to appendix 6 or 7, wherein
The update processing method is further
(E) After updating the firmware of the first processor, the new firmware of the second processor is written and written in the memory area of the second processor for each of the second processors Updating the firmware of the second processor with new firmware, comprising the steps of:
An update processing method characterized by the above.

（付記９）
複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するためのプログラムであって、
前記複数のプロセッサのいずれかに、
（ａ）前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、ステップと、
（ｂ）指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、ステップと、
（ｃ）前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ステップと、
を実行させる、ことを特徴とする、プログラム。 (Appendix 9)
In a multiprocessor system including a plurality of processors, a program for updating any or all of the plurality of processors,
Any one of the plurality of processors,
(A) designating a processor other than the processor whose firmware is to be updated from the plurality of processors, and stopping the operation; and
(B) The updated firmware is written in the memory area of the designated processor, and further, the designated processor can access the data stored in the memory area of the processor to be updated. Modifying the memory map setting of the designated processor and causing the designated processor to perform the processing of the processor to be updated; and
(C) writing the updated firmware in the memory area of the processor to be updated, and updating the firmware of the processor to be updated;
A program characterized by having executed.

（付記１０）
付記９に記載のプログラムであって、
前記マルチプロセッサシステムは、単一の第１のプロセッサと、前記第１のプロセッサの指示に応じて動作する２つ以上の第２のプロセッサとを備え、
前記（ａ）のステップにおいて、前記第１のプロセッサがファームウェアの更新対象である場合に、いずれかの前記第２のプロセッサを指定し、その動作を停止させ、
前記（ｂ）のステップにおいて、指定された前記第２のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定された前記第２のプロセッサが、前記第１のプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定された前記第２のプロセッサのメモリマップ設定を修正し、それによって、指定された前記第２のプロセッサに、前記第１のプロセッサの処理を行わせ、
前記（ｂ）のステップにおいて、前記第１のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記第１のプロセッサの前記ファームウェアを更新する、
ことを特徴とする、プログラム。 (Appendix 10)
The program according to appendix 9, wherein
The multiprocessor system includes a single first processor and two or more second processors that operate in accordance with instructions from the first processor,
In the step (a), when the first processor is a firmware update target, one of the second processors is designated, and the operation is stopped.
In the step (b), the updated firmware is written in the memory area of the designated second processor, and the designated second processor is further written in the memory area of the first processor. Modify the memory map setting of the designated second processor so that stored data can be accessed, thereby causing the designated second processor to perform the processing of the first processor;
In the step (b), the updated firmware is written in the memory area of the first processor, and the firmware of the first processor is updated.
A program characterized by that.

（付記１１）
付記１０に記載のプログラムであって、
前記ファームウェアが、データのアクセス先のアドレスを示すテーブルを有しており、前記複数のプロセッサのいずれかに、更に、
（ｄ）更新前のファームウェアの前記テーブルと、更新後のファームウェアの前記テーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブルを作成し、前記変換テーブルを用いて、更新後の前記ファームウェアにおけるアクセス先を変換する、ステップを実行させ、
前記（ｂ）のステップにおいて、アクセス先が変換された、更新後の前記ファームウェアを、指定された前記第２のプロセッサのメモリ領域に書き込み、
前記（ｃ）のステップにおいて、前記第１のプロセッサのメモリ領域に、アクセス先が変換された、更新後の前記ファームウェアを書き込む、
ことを特徴とする、プログラム。 (Appendix 11)
The program according to attachment 10, wherein
The firmware has a table indicating an address to which data is accessed, and in any of the plurality of processors,
(D) Compare the table of firmware before update with the table of firmware after update to create a conversion table indicating the conversion location of the access destination before and after update, and use the conversion table And converting the access destination in the firmware after the update,
In the step (b), the updated firmware whose access destination is converted is written in the memory area of the designated second processor,
In the step (c), the updated firmware whose access destination is converted is written in the memory area of the first processor.
A program characterized by that.

（付記１２）
付記１０または１１に記載のプログラムであって、
前記複数のプロセッサのいずれかに、更に、
（ｅ）前記第１のプロセッサの前記ファームウェアを更新した後に、前記第２のプロセッサそれぞれ毎に、当該第２のプロセッサのメモリ領域に、前記第２のプロセッサの新たなファームウェアを書き込み、書き込んだ前記新たなファームウェアを用いて、当該第２のプロセッサのファームウェアを更新する、ステップを実行させる、
ことを特徴とする、プログラム。 (Appendix 12)
The program according to appendix 10 or 11, wherein
Any one of the plurality of processors,
(E) After updating the firmware of the first processor, the new firmware of the second processor is written and written in the memory area of the second processor for each of the second processors Update the firmware of the second processor with the new firmware, execute the step,
A program characterized by that.

以上のように本発明によれば、マルチプロセッサシステムにおいて、再起動を行うことなく、ファームウェアをアップデートすることができる。本発明は、種々のマルチプロセッサシステムに有効である。   As described above, according to the present invention, firmware can be updated in a multiprocessor system without restarting. The present invention is effective for various multiprocessor systems.

１０ 更新処理装置
１１ プロセッサ指定部
１２ 代替処理実行部
１３ ファームウェア更新部
１４ ファームウェア変換部
２０ メインプロセッサ
２１ ＲＡＭ
２２ フラッシュＲＯＭ
２３ Ｉ／Ｏコントローラ
３０ サブプロセッサ
３１ ＲＡＭ
４０ バス
１００ マルチプロセッサシステム DESCRIPTION OF SYMBOLS 10 Update processing apparatus 11 Processor designation | designated part 12 Alternative process execution part 13 Firmware update part 14 Firmware conversion part 20 Main processor 21 RAM
22 Flash ROM
23 I / O controller 30 Sub processor 31 RAM
40 bus 100 multiprocessor system

Claims (12)

複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するための装置であって、
前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、プロセッサ指定部と、
指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、代替処理実行部と、
前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ファームウェア更新部と、
を備えている、ことを特徴とする、更新処理装置。 In a multiprocessor system comprising a plurality of processors, an apparatus for updating firmware of any or all of the plurality of processors,
A processor designation unit that designates a processor other than the processor that is the target of firmware update from the plurality of processors, and stops the operation; and
The specified firmware is written in the memory area of the specified processor, and the specified processor is specified so that the data stored in the memory area of the processor to be updated can be accessed. An alternative processing execution unit that modifies the memory map setting of the processor and causes the designated processor to perform the processing of the processor that is the update target;
A firmware update unit that writes the updated firmware to the memory area of the processor to be updated and updates the firmware of the processor to be updated;
An update processing apparatus comprising: 請求項１に記載の更新処理装置であって、
前記マルチプロセッサシステムは、単一の第１のプロセッサと、前記第１のプロセッサの指示に応じて動作する２つ以上の第２のプロセッサとを備え、
前記プロセッサ指定部は、前記第１のプロセッサがファームウェアの更新対象である場合に、いずれかの前記第２のプロセッサを指定し、その動作を停止させ、
前記代替処理実行部は、指定された前記第２のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定された前記第２のプロセッサが、前記第１のプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定された前記第２のプロセッサのメモリマップ設定を修正し、それによって、指定された前記第２のプロセッサに、前記第１のプロセッサの処理を行わせ、
前記ファームウェア更新部は、前記第１のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記第１のプロセッサの前記ファームウェアを更新する、
ことを特徴とする、更新処理装置。 The update processing device according to claim 1,
The multiprocessor system includes a single first processor and two or more second processors that operate in accordance with instructions from the first processor,
When the first processor is a firmware update target, the processor designating unit designates any of the second processors, stops the operation,
The alternative process execution unit writes the updated firmware in the memory area of the designated second processor, and the designated second processor stores the firmware in the memory area of the first processor. Modifying the memory map setting of the designated second processor so that the designated data can be accessed, thereby causing the designated second processor to perform the processing of the first processor;
The firmware update unit writes the updated firmware in the memory area of the first processor, and updates the firmware of the first processor.
An update processing apparatus characterized by that. 請求項２に記載の更新処理装置であって、
前記ファームウェアが、データのアクセス先のアドレスを示すテーブルを有しており、
当該更新処理装置が、更新前のファームウェアの前記テーブルと、更新後のファームウェアの前記テーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブルを作成し、前記変換テーブルを用いて、更新後の前記ファームウェアにおけるアクセス先を変換する、ファームウェア変換部を更に備え、
前記代替処理実行部は、アクセス先が変換された、更新後の前記ファームウェアを、指定された前記第２のプロセッサのメモリ領域に書き込み、
前記ファームウェア更新部は、前記第１のプロセッサのメモリ領域に、アクセス先が変換された、更新後の前記ファームウェアを書き込む、
ことを特徴とする、更新処理装置。 The update processing device according to claim 2,
The firmware has a table indicating data access destination addresses;
The update processing device compares the table of firmware before update with the table of firmware after update, creates a conversion table indicating conversion locations of access destinations before and after update, and converts the conversion Using a table, further comprising a firmware conversion unit for converting the access destination in the updated firmware;
The alternative process execution unit writes the updated firmware whose access destination is converted to the memory area of the designated second processor,
The firmware update unit writes the updated firmware whose access destination is converted into the memory area of the first processor.
An update processing apparatus characterized by that. 請求項２または３に記載の更新処理装置であって、
前記ファームウェア更新部は、前記第１のプロセッサの前記ファームウェアを更新した後に、前記第２のプロセッサそれぞれ毎に、当該第２のプロセッサのメモリ領域に、前記第２のプロセッサの新たなファームウェアを書き込み、書き込んだ前記新たなファームウェアを用いて、当該第２のプロセッサのファームウェアを更新する、
ことを特徴とする、更新処理装置。 The update processing device according to claim 2, wherein:
The firmware update unit writes the new firmware of the second processor into the memory area of the second processor for each of the second processors after updating the firmware of the first processor, Update the firmware of the second processor using the written new firmware.
An update processing apparatus characterized by that. 複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサ
のうちのいずれか又は全部のファームウェアを更新するための方法であって、
（ａ）前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、ステップと、
（ｂ）指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、ステップと、
（ｃ）前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ステップと、
を有する、ことを特徴とする、更新処理方法。 In a multiprocessor system comprising a plurality of processors, a method for updating any or all of the plurality of processors, comprising:
(A) designating a processor other than the processor whose firmware is to be updated from the plurality of processors, and stopping the operation; and
(B) The updated firmware is written in the memory area of the designated processor, and further, the designated processor can access the data stored in the memory area of the processor to be updated. Modifying the memory map setting of the designated processor and causing the designated processor to perform the processing of the processor to be updated; and
(C) writing the updated firmware in the memory area of the processor to be updated, and updating the firmware of the processor to be updated;
An update processing method characterized by comprising: 請求項５に記載の更新処理方法であって、
前記マルチプロセッサシステムは、単一の第１のプロセッサと、前記第１のプロセッサの指示に応じて動作する２つ以上の第２のプロセッサとを備え、
前記（ａ）のステップにおいて、前記第１のプロセッサがファームウェアの更新対象である場合に、いずれかの前記第２のプロセッサを指定し、その動作を停止させ、
前記（ｂ）のステップにおいて、指定された前記第２のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定された前記第２のプロセッサが、前記第１のプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定された前記第２のプロセッサのメモリマップ設定を修正し、それによって、指定された前記第２のプロセッサに、前記第１のプロセッサの処理を行わせ、
前記（ｂ）のステップにおいて、前記第１のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記第１のプロセッサの前記ファームウェアを更新する、
ことを特徴とする、更新処理方法。 The update processing method according to claim 5, wherein
The multiprocessor system includes a single first processor and two or more second processors that operate in accordance with instructions from the first processor,
In the step (a), when the first processor is a firmware update target, one of the second processors is designated, and the operation is stopped.
In the step (b), the updated firmware is written in the memory area of the designated second processor, and the designated second processor is further written in the memory area of the first processor. Modify the memory map setting of the designated second processor so that stored data can be accessed, thereby causing the designated second processor to perform the processing of the first processor;
In the step (b), the updated firmware is written in the memory area of the first processor, and the firmware of the first processor is updated.
An update processing method characterized by the above. 請求項６に記載の更新処理方法であって、
前記ファームウェアが、データのアクセス先のアドレスを示すテーブルを有しており、当該更新処理方法が、更に、
（ｄ）更新前のファームウェアの前記テーブルと、更新後のファームウェアの前記テーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブルを作成し、前記変換テーブルを用いて、更新後の前記ファームウェアにおけるアクセス先を変換する、ステップを有し、
前記（ｂ）のステップにおいて、アクセス先が変換された、更新後の前記ファームウェアを、指定された前記第２のプロセッサのメモリ領域に書き込み、
前記（ｃ）のステップにおいて、前記第１のプロセッサのメモリ領域に、アクセス先が変換された、更新後の前記ファームウェアを書き込む、
ことを特徴とする、更新処理方法。 The update processing method according to claim 6,
The firmware has a table indicating data access destination addresses, and the update processing method further includes:
(D) Compare the table of firmware before update with the table of firmware after update to create a conversion table indicating the conversion location of the access destination before and after update, and use the conversion table And converting the access destination in the firmware after the update,
In the step (b), the updated firmware whose access destination is converted is written in the memory area of the designated second processor,
In the step (c), the updated firmware whose access destination is converted is written in the memory area of the first processor.
An update processing method characterized by the above. 請求項６または７に記載の更新処理方法であって、
当該更新処理方法が、更に、
（ｅ）前記第１のプロセッサの前記ファームウェアを更新した後に、前記第２のプロセッサそれぞれ毎に、当該第２のプロセッサのメモリ領域に、前記第２のプロセッサの新たなファームウェアを書き込み、書き込んだ前記新たなファームウェアを用いて、当該第２のプロセッサのファームウェアを更新する、ステップを有する、
ことを特徴とする、更新処理方法。 The update processing method according to claim 6, wherein:
The update processing method is further
(E) After updating the firmware of the first processor, the new firmware of the second processor is written and written in the memory area of the second processor for each of the second processors Updating the firmware of the second processor with new firmware, comprising the steps of:
An update processing method characterized by the above. 複数のプロセッサを備えたマルチプロセッサシステムにおいて、前記複数のプロセッサのうちのいずれか又は全部のファームウェアを更新するためのプログラムであって、
前記複数のプロセッサのいずれかに、
（ａ）前記複数のプロセッサの中から、ファームウェアの更新対象となっているプロセッサ以外のプロセッサを指定し、その動作を停止させる、ステップと、
（ｂ）指定されたプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定されたプロセッサが、前記更新対象となっているプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定されたプロセッサのメモリマップ設定を修正し、指定されたプロセッサに、前記更新対象となっているプロセッサの処理を行わせる、ステップと、
（ｃ）前記更新対象となっているプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記更新対象となっているプロセッサの前記ファームウェアを更新する、ステップと、
を実行させる、ことを特徴とする、プログラム。 In a multiprocessor system including a plurality of processors, a program for updating any or all of the plurality of processors,
Any one of the plurality of processors,
(A) designating a processor other than the processor whose firmware is to be updated from the plurality of processors, and stopping the operation; and
(B) The updated firmware is written in the memory area of the designated processor, and further, the designated processor can access the data stored in the memory area of the processor to be updated. Modifying the memory map setting of the designated processor and causing the designated processor to perform the processing of the processor to be updated; and
(C) writing the updated firmware in the memory area of the processor to be updated, and updating the firmware of the processor to be updated;
A program characterized by having executed. 請求項９に記載のプログラムであって、
前記マルチプロセッサシステムは、単一の第１のプロセッサと、前記第１のプロセッサの指示に応じて動作する２つ以上の第２のプロセッサとを備え、
前記（ａ）のステップにおいて、前記第１のプロセッサがファームウェアの更新対象である場合に、いずれかの前記第２のプロセッサを指定し、その動作を停止させ、
前記（ｂ）のステップにおいて、指定された前記第２のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、更に、指定された前記第２のプロセッサが、前記第１のプロセッサのメモリ領域に格納されたデータにアクセスできるように、指定された前記第２のプロセッサのメモリマップ設定を修正し、それによって、指定された前記第２のプロセッサに、前記第１のプロセッサの処理を行わせ、
前記（ｂ）のステップにおいて、前記第１のプロセッサのメモリ領域に、更新後の前記ファームウェアを書き込み、前記第１のプロセッサの前記ファームウェアを更新する、
ことを特徴とする、プログラム。 The program according to claim 9, wherein
The multiprocessor system includes a single first processor and two or more second processors that operate in accordance with instructions from the first processor,
In the step (a), when the first processor is a firmware update target, one of the second processors is designated, and the operation is stopped.
In the step (b), the updated firmware is written in the memory area of the designated second processor, and the designated second processor is further written in the memory area of the first processor. Modify the memory map setting of the designated second processor so that stored data can be accessed, thereby causing the designated second processor to perform the processing of the first processor;
In the step (b), the updated firmware is written in the memory area of the first processor, and the firmware of the first processor is updated.
A program characterized by that. 請求項１０に記載のプログラムであって、
前記ファームウェアが、データのアクセス先のアドレスを示すテーブルを有しており、前記複数のプロセッサのいずれかに、更に、
（ｄ）更新前のファームウェアの前記テーブルと、更新後のファームウェアの前記テーブルとを対比して、更新前と更新後とにおけるアクセス先の変換箇所を示す変換テーブルを作成し、前記変換テーブルを用いて、更新後の前記ファームウェアにおけるアクセス先を変換する、ステップを実行させ、
前記（ｂ）のステップにおいて、アクセス先が変換された、更新後の前記ファームウェアを、指定された前記第２のプロセッサのメモリ領域に書き込み、
前記（ｃ）のステップにおいて、前記第１のプロセッサのメモリ領域に、アクセス先が変換された、更新後の前記ファームウェアを書き込む、
ことを特徴とする、プログラム。 The program according to claim 10,
The firmware has a table indicating an address to which data is accessed, and in any of the plurality of processors,
(D) Compare the table of firmware before update with the table of firmware after update to create a conversion table indicating the conversion location of the access destination before and after update, and use the conversion table And converting the access destination in the firmware after the update,
In the step (b), the updated firmware whose access destination is converted is written in the memory area of the designated second processor,
In the step (c), the updated firmware whose access destination is converted is written in the memory area of the first processor.
A program characterized by that. 請求項１０または１１に記載のプログラムであって、
前記複数のプロセッサのいずれかに、更に、
（ｅ）前記第１のプロセッサの前記ファームウェアを更新した後に、前記第２のプロセッサそれぞれ毎に、当該第２のプロセッサのメモリ領域に、前記第２のプロセッサの新たなファームウェアを書き込み、書き込んだ前記新たなファームウェアを用いて、当該第２のプロセッサのファームウェアを更新する、ステップを実行させる、
ことを特徴とする、プログラム。 The program according to claim 10 or 11,
Any one of the plurality of processors,
(E) After updating the firmware of the first processor, the new firmware of the second processor is written and written in the memory area of the second processor for each of the second processors Update the firmware of the second processor with the new firmware, execute the step,
A program characterized by that.
JP2018041160A 2018-03-07 2018-03-07 Update processing device, update processing method, and program Active JP7184424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018041160A JP7184424B2 (en) 2018-03-07 2018-03-07 Update processing device, update processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018041160A JP7184424B2 (en) 2018-03-07 2018-03-07 Update processing device, update processing method, and program

Publications (2)

Publication Number Publication Date
JP2019159415A true JP2019159415A (en) 2019-09-19
JP7184424B2 JP7184424B2 (en) 2022-12-06

Family

ID=67996247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018041160A Active JP7184424B2 (en) 2018-03-07 2018-03-07 Update processing device, update processing method, and program

Country Status (1)

Country Link
JP (1) JP7184424B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023107012A1 (en) * 2021-12-10 2023-06-15 Aes Global Holdings Pte Ltd. Microcontroller bank-swapping transition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799674A (en) * 1993-09-27 1995-04-11 Fujitsu Ltd Partial file updating system for information processor
JPH07319717A (en) * 1994-05-26 1995-12-08 Nippon Telegr & Teleph Corp <Ntt> Program switching method for information processor
JPH10260845A (en) * 1997-03-19 1998-09-29 Fujitsu Ltd Multi-cpu system having update processing function of firmware
JP2002034102A (en) * 2000-07-14 2002-01-31 Fuji Electric Co Ltd Fuel cell vehicle and method of stopping reformer therefor
JP2012146234A (en) * 2011-01-14 2012-08-02 Nec Corp Control device, and firmware update method and program thereof
US20170139698A1 (en) * 2015-11-18 2017-05-18 Fujitsu Limited Information processing apparatus and program update control method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002342102A (en) 2001-05-16 2002-11-29 Nec Corp Method and system for updating program

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799674A (en) * 1993-09-27 1995-04-11 Fujitsu Ltd Partial file updating system for information processor
JPH07319717A (en) * 1994-05-26 1995-12-08 Nippon Telegr & Teleph Corp <Ntt> Program switching method for information processor
JPH10260845A (en) * 1997-03-19 1998-09-29 Fujitsu Ltd Multi-cpu system having update processing function of firmware
JP2002034102A (en) * 2000-07-14 2002-01-31 Fuji Electric Co Ltd Fuel cell vehicle and method of stopping reformer therefor
JP2012146234A (en) * 2011-01-14 2012-08-02 Nec Corp Control device, and firmware update method and program thereof
US20170139698A1 (en) * 2015-11-18 2017-05-18 Fujitsu Limited Information processing apparatus and program update control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023107012A1 (en) * 2021-12-10 2023-06-15 Aes Global Holdings Pte Ltd. Microcontroller bank-swapping transition

Also Published As

Publication number Publication date
JP7184424B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
US10191852B2 (en) Methods and apparatus for locking at least a portion of a shared memory resource
JP5724477B2 (en) Migration program, information processing apparatus, migration method, and information processing system
JP5655677B2 (en) Hypervisor replacement method and information processing apparatus
JP5366802B2 (en) Global overflow method for virtualized transactional memory
US9417899B2 (en) Memory page de-duplication in a computer system that includes a plurality of virtual machines
US10379745B2 (en) Simultaneous kernel mode and user mode access to a device using the NVMe interface
JP5161696B2 (en) Virtual computer system, error recovery method in virtual computer system, and virtual computer control program
US7500072B2 (en) Migrating data that is subject to access by input/output devices
US9058197B2 (en) Method for sharing memory of virtual machine and computer system using the same
JP5333579B2 (en) Management server, boot server, network boot system, and network boot method
US8954707B2 (en) Automatic use of large pages
JP2011170477A (en) Hypervisor and server apparatus
US11435958B2 (en) Shared memory mechanism to support fast transport of SQ/CQ pair communication between SSD device driver in virtualization environment and physical SSD
JP6194764B2 (en) Information processing apparatus, control method, and control program
US20120226832A1 (en) Data transfer device, ft server and data transfer method
JP2014203405A (en) Information processing device, memory control device, data transfer control method, and data transfer control program
US10642782B2 (en) Multi-core processor and operation method thereof
JP7184424B2 (en) Update processing device, update processing method, and program
US20140372742A1 (en) Computer system and startup method
JP4594889B2 (en) Method for tracing program executed on a system including a plurality of processing devices, and system including a plurality of processing devices
JP5870043B2 (en) Start control device, information device, and start control method
US11055813B2 (en) Method, electronic device and computer program product for expanding memory of GPU
US8850443B2 (en) Asynchronous input/output (I/O) using alternate stack switching in kernel space
JP2016042243A (en) Allocation control program, allocation control method, and allocation control device
US10838635B2 (en) Deferred disclaim of memory pages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221117

R151 Written notification of patent or utility model registration

Ref document number: 7184424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151