JPH0731500B2

JPH0731500B2 - 楽音波形発生装置

Info

Publication number: JPH0731500B2
Application number: JP59034804A
Authority: JP
Inventors: 啓真鍋
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-02-25
Filing date: 1984-02-25
Publication date: 1995-04-10
Anticipated expiration: 2010-04-10
Also published as: JPS60178498A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、演奏操作子の操作状態に対応する波形を、
デジタル回路によって発生させることが可能な楽音波形
発生装置に関する。

〔発明の背景〕

デジタル技術の進歩に伴い、デジタル回路で波形データ
を発生し、その波形データをデジタル−アナログ変換器
でアナログ信号に変換してアナログ信号波形を発生する
ことが可能となった。このようなデジタル回路により楽
音の波形を発生させる楽音波形発生装置は、電子楽器等
にも用いられ、種々の音色の波形が発生可能な電子楽器
が製品化されている。

従来、前述のようなデジタル回路により楽音波形を発生
させる電子楽器で、鍵等の演奏操作子の操作速度、操作
圧力等の操作状態を検出し、その検出出力に応じて、音
量、音色等の楽音の特性を変化させるようにしたタッチ
レスポンス機能を有するものが開発されている。

しかしながら、この種の電子楽器に利用されている楽音
波形発生装置において、タッチレスポンスによって得ら
れる音色変化はあまりないものであった。

〔発明の目的〕

この発明は、デジタル回路により楽音波形を発生させる
ものであり、演奏操作子の操作速度、操作圧力等に応じ
てダイナミックに音色変化が得られる楽音波形発生装置
を提供することを目的とする。

〔発明の要点〕

本発明の要点は、楽音波形発生装置において、演奏操作
子の操作速度と操作圧力とのうち少なくとも何れか一方
に対応するタッチデータを取得するタッチデータ取得手
段と、波形情報を記憶した記憶手段と、前記記憶手段が
記憶している波形情報の位相角を、発生すべき波形の周
期に対応した均一の速度で順次歩進させて指定するアド
レス信号を発生させるアドレス信号発生手段と、前記タ
ッチデータに基づいて前記周期を複数の周期区間に分割
する周期分割手段と、前記周期分割手段により得られた
各周期区間の夫々において、各周期区間の長さに基づい
て前記アドレス信号の歩進速度を変調して変調アドレス
信号として出力する変調手段と、前記変調手段が出力す
る変調アドレス信号に基づいて、前記記憶手段が記憶す
る前記波形情報の位相角を順次指定するよう制御する制
御手段とを設けたことにある。

〔実施例〕

以下、本発明を図面に示す一実施例につき詳細に説明す
る。

第１図は、そのブロツク回路を示し、図中１は鍵盤を含
むキー入力部であり、いずれの鍵が操作されたかを示す
信号は、キーアサイナ２へ送出され、また押鍵速度を示
す信号はタツチデータ発生部３へ送出される。

本実施例の電子楽器は、最大８音同時に発生できるポリ
フオニツクの機能をもつており、８チヤンネルに各回路
は時分割動作するようになつている。従つて、キーアサ
イナ２は、最大８チヤンネルの発生楽音に対するキーコ
ードを得て、周波数情報発生回路４にそのキーコードを
送出する。

従つて、周波数情報発生回路４からは上記キーコードに
対応する周波数情報を発生し、累算回路５に与える。累
算回路５では、各チヤンネルの周波数情報を決められた
タイミングで累算することによつて、波形の位相角を指
定する信号、即ちアドレス信号を発生する。このアドレ
ス信号は、波形一周期にわたり均一の歩進速度で変化す
る。

一方、上記キーアサイナ２からは、エンベロープ信号発
生回路６へ各種制御信号を送出し、８チヤンネルの独立
したエンベロープ信号を発生させる。更に、このエンベ
ロープ信号発生回路６には、タツチデータ発生部３から
押鍵速度に対応するタツチデータが与えられ、このタツ
チデータに従つて、エンベロープ波形の形状、例えば到
達最高レベルを変化させるようになつており、タツチデ
ータによつて音量にも変化がもたらされる。

上記タツチデータ発生部３からは、更に変調信号変換RO
M7へタツチデータが送出され、適宜変換処理がなされた
後、変調信号として出力される。この変調信号変換ROM7
から出力される変調信号は、変調信号記憶部８に記憶さ
れる。この変調信号記憶部８は、８チヤンネル分の記憶
エリアをもち、夫々のチヤンネルの変調信号は、時分割
で波形発生回路９のＭ入力端子に与えられる。

そして、この波形発生回路９のＮ入力端子には上記累算
回路５の出力、即ちアドレス信号が印加されることにな
り、波形発生回路９内では、上記変調信号により、この
アドレス信号を修正して、波形一周期において歩進速度
が変化する修正アドレス信号を発生し、それを余弦波を
記憶している記憶装置に与えて、余弦波をアクセスして
Ｏ出力端子から乗算部10へ送出する。

乗算部10には、この波形発生回路９の出力と、エンベロ
ープ信号発生回路６の出力とが与えられて乗算を行な
い、その結果エンベロープ制御された波形信号がD/A変
換回路に送出され、アナログ信号に変換された後図示し
ないアンプ、スピーカを介して放音される。

第２図は、キー入力部１とタツチデータ発生部３の詳細
を示す図であり、キー入力部１には、例えば61個の鍵を
有する鍵盤があり、夫々の鍵に対応して、鍵タツチ検出
保持回路１−１〜１−61がある。

各鍵タツチ検出保持回路１−１〜１−61は、直流電源VE
と、第１の常閉スイツチS₁、この第１の常閉スイツチS₁
に接続されたコンデンサC₀と、このコンデンサC₀と並列
に接続された第２の常閉スイツチS₂と抵抗器R₀を有す
る。上記電源VEと第１の常閉スイツチS₁とコンデンサC₀
とで充電回路を形成し、上記第２の常閉スイツチS₂とコ
ンデンサC₀と抵抗器R₀とで放電回路を形成する。そし
て、後述するように、第１、第２の常閉スイツチS₁、S₂
の開成タイミングは相違する。第３の常開スイツチS
₃は、キーアサイナ２と接続され、いずれの鍵が操作さ
れたかを示す信号の発生に用いられる。

そして、例えば、第１番目の鍵が押圧されると、先ず第
１の常閉スイツチS₁が開かれて、コンデンサC₀に充電さ
れていた電荷は、第２の常閉スイツチS₂を介し抵抗器R₀
に放電する。

そして、次に第２の常閉スイツチS₂が閉成され、放電が
停止する。その結果、コンデンサC₀には、第１の常閉ス
イツチS₁が開成されて第２の常閉スイツチS₂が開成され
るまでの期間に応じた従つて第１番目の鍵の押圧速度に
応じた電荷が保持される。従つて、コンデンサC₀には、
第１番目の鍵の押圧速度に応じた電荷が保持されること
になる。

そして次に他の鍵に対応するスイツチとともにマトリク
ス配線されている第３の常開スイツチS₃が閉じられると
それはキーアサイナ２からのスキヤンニング信号にてス
キヤンされることで検知される。

そして、もし８チヤンネルのうち割当可能なチヤンネル
があれば、キーアサイナ２から操作鍵に対応するゲート
開成信号SC1〜SC61を、上記コンデンサC₀に接続されて
いるゲートGA1〜GA61に（いまの場合はゲートGA1に、ゲ
ート開成信号SC1を）与える。

その結果、当該鍵タツチ検出保持回路１−１〜１−61内
のコンデンサC₀に蓄積された電荷に相当する電圧が、タ
ツチデータ発生部３内の増幅器３−１に与えられて増幅
され、しかる後にA/D変換器３−２でデイジタル信号に
変換される。このA/D変換器３−２は、必要に応じて非
線形変換してもよい。

そして、このタツチデータ発生部３の出力即ちタツチデ
ータは、上述したようにエンベロープ信号発生回路６
と、変調信号変換ROM7とに供給される。

次に第３図乃至第５図により第１の波形発生回路９の一
例につき説明する。

なお、この波形発生回路９としては、本出願人による先
願技術、例えば特願昭57−221266に開示した技術を採用
することができる。

第３図は、波形発生回路９の詳細回路を示し、累算回路
５から与えられる波形のアドレス信号はＮ入力端子を介
し、排他的オアゲート群EOR1に与えられている。なお、
第３図中の排他的オアゲートのシンボルは、第４図に示
されるような通常のシンボルに対応する。

上記排他的オアゲート群EOR1には、アドレス信号（N₀〜
N₁₁）の上位11ビツトが、１ビツトシフトされて与えら
れ、この排他的オアゲート群EOR1の出力は割算器DIVの
Ａ入力端子（A₀〜A₁₀）に与えられる。またこのＡ入力
端子の最上位ビツト入力端子A₁₁にはグランドレベル
（“0"）信号が与えられる。

そして、また上記アドレス信号（N₀〜N₁₁）は、コンパ
レータCOMPのＡ入力端子（A₀〜A₁₁）に印加される。ま
た、このコンパレータCOMPのＢ入力端子（B₀〜B₁₀）に
は、変調信号記憶部８の出力である変調信号が、Ｍ入力
端子（M₀〜M₁₀）を介して供給される。更に、このコン
パレータCOMPのＢ入力端子の最上位ビツト入力端子B₁₁
にはグランドレベル（“0"）信号が与えられる。

そして、コンパレータCOMPからは、Ａ入力端子の入力
が、Ｂ入力端子の入力に比べて大であるとき、“1"信号
を出力端子OUTから出力し、上記排他的オアゲートEOR1
と、排他的オアゲート群EOR2とに与える。

上記排他的オアゲート群EOR2には、11ビツトの上記変調
信号が、またその最上位ビツトには“0"信号が印加さ
れ、この排他的オアゲート群EOR2の出力は、上記割算器
DIVのＢ入力端子（B₀〜B₁₁）に与えられる。

従つて、上記コンパレータCOMPにて、変調信号がアドレ
ス信号より大であると判断したとき、割算器DIVにはア
ドレス信号と変調信号とが直接与えられ、逆に変調信号
がアドレス信号より小であると判断したとき、割算器DI
Vには、上記排他的オアゲート群EOR1にて論理反転され
たアドレス信号と、上記排他的オアゲート群EOR2にて論
理反転された変調信号とが供給される。

そして、割算器DIVは、Ａ入力端子に入力する情報を、
Ｂ入力端に入力する情報で割算し、その結果出力をＤ出
力端子（D₀〜D₁₁）から出力する。この出力は、上記コ
ンパレータCOMPの出力が与えられる排他的オアゲート群
EOR3を介し、リードオンリメモリROMにアドレス信号と
して与えられる。即ち、この排他的オアゲート群EOR3の
出力が修正アドレス信号となり、実際に波形情報を記憶
しているリードオンリメモリROMのアドレス信号とな
る。

このリードオンリメモリROMには、例えば余弦波の波形
振幅値がA₀〜A₁₁の12ビツトにアドレス分割して記録さ
れている。勿論、例えば実際には1/4周期分の波形情報
を記憶させておき、それをゲート回路等により適宜論理
反転等を行つて、波形一周期に復元するようにしてもよ
い。

そして、このリードオンリメモリROMの出力端子Ｏ（O₀
〜O₁₀）から出力される波形情報が、第１図に示す乗算
部10に与えられる。

次に、第５図を参照して、この第３図に示す回路の動作
を説明する。

第５図に、符号Ａで示すのは、リードオンリメモリROM
に記憶されている余弦波で、何ら変調されていない（即
ち変調信号が最大T/2の）ときである。

そして、上述した変調信号記憶部８から、特定の変調信
号（いま第５図ではＭで示してある）が与えられた場
合、コンパレータCOMPからは、アドレス信号が同図にて
N1で示されているような範囲、つまり変調信号Ｍより小
の場合、“0"信号を出力し、排他的オアゲート群EOR1〜
EOR3に与える。従つて、割算器DIVからは、なるアドレス信号を発生し、リードオンリメモリROMに
与えられることになる。なお、割算器DIVにおいては、
小数点以下の値を出力しており、出力D₁₁が２進の小数
点以下第１位、出力D₁₀が２進の小数点以下第２位と順
次なつており、等価的にその出力は周期Ｔを乗じたもの
となる。また、割算器DIVの各ビツトA₁₀〜A₀に、アドレ
ス信号（N₁₁〜N₁）が１ビツトシフトされて入力されて
いるから、結果的に割算器DIVの出力は1/2倍されたもの
となる。

また、アドレス信号が第５図N₂にて示されているような
範囲、つまり変調信号Ｍより大の場合、コンパレータCO
MPからは“1"信号を出力し、排他的オアゲート群EOR1〜
EOR3に与えられるため、夫々入力信号を論理反転して出
力することになる。その結果、割算器DIVの出力を反転
して出力する排他的オアゲート群EOR3の出力は、となる。

即ち、式２の両辺を論理反転すると、という結果になり、ここで、Ｔ−Ｍ＝、Ｔ−N2＝▲
▼、Ｔ−L2＝▲▼であることから、式２のL2で示
されるアドレスは、第５図に示すようなところとなるこ
とが理解できる。

このように、変調信号Ｍが小さくなれば、余弦波は大き
く歪み、高調波成分を多く含むようになり、逆に変調信
号Ｍが大きくなれば、基本波成分のみになつてくること
になり、従つて、変調信号変換ROM7からは、鍵の押下速
度が小のときは、大きな変調信号を発生して高調波成分
をあまり含まない波形信号を発生し、鍵の押下速度が大
のときは、小さな変調信号を発生して高調波成分を多く
含む波形信号を得ることができる。

なお、上記実施例では、余弦波をなめらかな鋸歯状波と
して読出す場合について説明したが、その他の形状の波
形として読出す場合も、同様に鍵の押下速度に応じて、
その変調度をかえるようにすればよい。更に、上記実施
例では、鍵の押下速度、つまりイニシヤルタツチを検知
し、それを出力楽音の音色に反映させるようにしたが、
鍵の押圧力、つまりアフタータツチを検出し、同様に出
力楽音の音色を可変制御するようにしてもよい。

更には、イニシヤルタツチと、アフタータツチとで変化
する波形形状を異ならせ、それを混合して楽音波形信号
とするようにしてもよい。

〔発明の効果〕この発明は、以上説明したように、デジタル回路により
楽音波形を発生させる楽音波形発生装置において、記憶
された波形情報の位相角を、発生すべき波形の周期に対
応した均一の速度で順次歩進させて指定するアドレス信
号を発生させると共に、演奏操作子の操作速度と操作圧
力とのうち少なくとも何れか一方に対応するタッチデー
タに基づいて前記周期を複数に分割して得られる各周期
区間において、各周期区間の長さに基づいて、前記アド
レス信号の歩進速度を変調して得られる変調アドレス信
号に基づいて、前記波形情報の位相角を順次指定して波
形情報を読み出すようにしたので、演奏操作子の操作速
度、操作圧力に従ってダイナミックに音色を変化させる
ことができるという利点がある。

【図面の簡単な説明】

図面は、本発明の一実施例を示し、第１図はブロツク回
路図、第２図は第１図のキー入力部とタツチデータ発生
部の詳細回路図、第３図は第１図の波形発生回路の詳細
図、第４図は第３図に使用したロジツクシンボルを説明
するための図、第５図は第３図に示した波形発生回路か
ら出力する波形の形状を説明するための図である。１……キー入力部、３……タツチデータ発生部、７……変調信号変換ROM、９……波形発生回路、 COMP……コンパレータ、DIV……割算器、 ROM……リードオンリメモリ。

Claims

【特許請求の範囲】

【請求項１】演奏操作子の操作速度と操作圧力とのうち
少なくとも何れか一方に対応するタッチデータを取得す
るタッチデータ取得手段と、波形情報を記憶した記憶手段と、前記記憶手段が記憶している波形情報の位相角を、発生
すべき波形の周期に対応した均一の速度で順次歩進させ
て指定するアドレス信号を発生させるアドレス信号発生
手段と、前記タッチデータに基づいて前記周期を複数の周期区間
に分割する周期分割手段と、前記周期分割手段により得られた前記各周期区間におい
て、各周期区間の長さに基づいて前記アドレス信号の歩
進速度を変調して変調アドレス信号として出力する変調
手段と、前記変調手段が出力する変調アドレス信号に基づいて、
前記記憶手段が記憶する前記波形情報の位相角を順次指
定するよう制御する制御手段とを有することを特徴とする楽音波形発生装置。