JPH07307421A - Lsi chip and its packaging structure - Google Patents

Lsi chip and its packaging structure

Info

Publication number
JPH07307421A
JPH07307421A JP9977594A JP9977594A JPH07307421A JP H07307421 A JPH07307421 A JP H07307421A JP 9977594 A JP9977594 A JP 9977594A JP 9977594 A JP9977594 A JP 9977594A JP H07307421 A JPH07307421 A JP H07307421A
Authority
JP
Japan
Prior art keywords
lsi chip
heat sink
heat
pad
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9977594A
Other languages
Japanese (ja)
Inventor
Tsutomu Kiyono
勉 清野
Masahiro Yoshida
昌弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9977594A priority Critical patent/JPH07307421A/en
Publication of JPH07307421A publication Critical patent/JPH07307421A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To obtain a packaging structure of an LSI chip allowing mounting without reducing a wiring region of an LSI loading part while being low-priced and facilitating connection check. CONSTITUTION:In addition to a pad for usual electric connection provided on the surface, an LSI chip 1a provided with a pad for radiation on the inside part of this pad for electric connection is loaded on a base substrate 5 with phase-up and a pad 7 for electric connection of the peripheral part is connected to the base substrate 5 by connection of a wire 8 and a pad 2 for heat radiation in the inside is connected to a heat sink 4 by using a solder bump 3, and this heat sink 4 and a heat-radiation fin 10 are joined thermally and mechanically.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はLSI(大規模集積回
路)チップ及びそのパッケージング構造に関し、特に低
熱抵抗パッケージ構造として採用した放熱体(ヒート・
スプレッダ)を内蔵するパッケージングに好適なLSI
チップ及びそのパッケージング構造に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI (Large Scale Integrated Circuit) chip and its packaging structure, and more particularly to a radiator (heat
LSI suitable for packaging with spreader)
The present invention relates to a chip and its packaging structure.

【0002】[0002]

【従来の技術】半導体素子の高消費電力化に伴って、廉
価なプラスチックパッケージでも、低熱抵抗化が必須の
状態にある。このような技術のテキストとして、VLS
Iパッケージング技術(下):日経BP社刊、1993
年5月31日発行、p.200〜p.209があり、低
熱抵抗パッケージ構造と題して解説されている。プラス
チック・パッケージの低熱抵抗パッケージ構造として
は、上記の文献においても説明されているように、
(1)材料の高熱伝導化、(2)リードフレームの設計
変更、(3)放熱体の内蔵の3つが考えられ、それぞれ
鋭意改良開発が実施されている。この内この発明に関連
するものは、(3)の放熱体の内蔵構造、すなわちこの
放熱体を採用したLSIチップのパッケージング構造で
ある。
2. Description of the Related Art With the increase in power consumption of semiconductor devices, low thermal resistance is indispensable even in inexpensive plastic packages. As a text of such technology, VLS
I packaging technology (bottom): Nikkei BP, 1993
Published May 31, 2012, p. 200-p. 209, which is described as a low thermal resistance package structure. As the low thermal resistance package structure of the plastic package, as described in the above document,
There are three possibilities: (1) high thermal conductivity of material, (2) design change of lead frame, and (3) built-in heat sink. Of these, the one related to the present invention is (3) the built-in structure of the heat radiator, that is, the packaging structure of the LSI chip employing this heat radiator.

【0003】図5、図6及び図7は、従来の高放熱LS
Iパッケージング構造の例えば3つの異なる構成を示す
それぞれ断面模式図である。各図について、放熱型LS
Iパッケージング構造の特徴的要点を簡単に説明する。
まず、図5の構造は最も典型的な構造を示すものであ
り、LSIチップ1はベース基板5に搭載され、ベース
基板5から取出されたリード端子11とこれに接続する
ワイヤ8でLSIチップ1に設けられた図示しない電気
的接続用パッドとが接続している。この構成は、LSI
チップ1の安価で低コストなベース基板5への接続方法
としてごく一般的なものである。そして、ベース基板5
のLSIチップ1取付け面の反対面には、放熱フィン1
0が取付けられ、リード端子11の端部はマザーボード
12に半田付けされ全体か実装されるようになってい
る。なお、ワイヤ8を含むLSIチップ1の部分は、樹
脂コート9により覆われてパッケージされている。
FIG. 5, FIG. 6 and FIG. 7 show conventional high heat dissipation LS.
It is a cross-sectional schematic diagram which shows three different structures of an I packaging structure, respectively. For each figure, heat dissipation type LS
The characteristic points of the I packaging structure will be briefly described.
First, the structure of FIG. 5 shows the most typical structure. The LSI chip 1 is mounted on the base substrate 5, and the LSI chip 1 is connected by the lead terminals 11 taken out from the base substrate 5 and the wires 8 connected to the lead terminals 11. Is connected to an electrical connection pad (not shown) provided in the. This configuration is LSI
This is a very general method for connecting the chip 1 to the base substrate 5 which is inexpensive and low cost. And the base substrate 5
On the surface opposite to the mounting surface of the LSI chip 1,
0 is attached, and the end portions of the lead terminals 11 are soldered to the mother board 12 to be mounted entirely or mounted. The portion of the LSI chip 1 including the wires 8 is covered with the resin coat 9 and packaged.

【0004】また、図6に示す構造は、特に高発熱タイ
プのLSIチップ1の場合に対する配置であり、ベース
基板5の中心部にキャビティ18を設けてこの部分の放
熱フィン10の面を露出させ、その中央部にLSIチッ
プ1を放熱フィン10に直接搭載したものである。この
場合は、キャビティ18の内壁とLSIチップ1の外側
との間にギャップが存在するので、ベース基板5の焼損
を防止でき、かつLSIチップ1が放熱フィン10に直
接するので、放熱性が格段に優れている。
Further, the structure shown in FIG. 6 is an arrangement especially for a high heat generation type LSI chip 1, and a cavity 18 is provided at the center of the base substrate 5 to expose the surface of the heat radiation fin 10 at this portion. The LSI chip 1 is directly mounted on the radiating fin 10 at the center thereof. In this case, since there is a gap between the inner wall of the cavity 18 and the outside of the LSI chip 1, it is possible to prevent the base substrate 5 from being burnt out, and the LSI chip 1 directly contacts the heat radiation fin 10, so that the heat radiation performance is significantly improved. Is excellent.

【0005】さらに、図7の構造は、図5の構造におい
て、LSIチップ1の搭載領域のベース基板5の厚み方
向に放熱用ビア13を設けたものである。発熱するLS
Iチップ1の熱を放熱用ビア13を介して放熱フィン1
0に伝導するので、比較的効率のよい放熱が達成される
構造ということができる。そして、上記図5〜7に示し
たパッケージング構造は、LSIチップ1の電気的接続
用パッドの取付け面(実際はチップの能動素子面とな
る)を上に向けて接続するフェースアップ実装方式のも
のであった。
Further, the structure of FIG. 7 is different from the structure of FIG. 5 in that a heat dissipation via 13 is provided in the mounting region of the LSI chip 1 in the thickness direction of the base substrate 5. LS that generates heat
The heat of the I-chip 1 is radiated through the radiating vias 13 to radiate the fins 1.
Since it conducts to 0, it can be said that the structure achieves relatively efficient heat dissipation. The packaging structure shown in FIGS. 5 to 7 is of a face-up mounting type in which the mounting surface of the electrical connection pads of the LSI chip 1 (actually the active element surface of the chip) is connected upward. Met.

【0006】次に、いま述べたフェースアップ実装方式
のものに対して、チップの能動素子面を下に向けて接続
した構成を持つフェースダウン実装方式のものとして、
図5〜7に示したような樹脂コート型のものではない
が、図8及び図9の模式構成図に示すものがある。ま
ず、図8に示す構造はベース基板5上のLSI搭載部を
配線領域とし、TAB16を用いてLSIチップ1とリ
ード端子11との接続を行うものである。リード端子1
1はこのTABの取付け面と反対側のベース基板5の面
から取出され、マザーボード12に半田付けされてい
る。LSIチップ1とベース基板5の間には緩衝材15
が挿入され、LSIチップ1の上には熱伝導材14を介
してやはり熱伝導性のよいキャップ17でLSIチップ
1を主とする本体部分をシールドしている。そして、キ
ャップ17に放熱フィン10を接続している。
Next, in contrast to the face-up mounting method just described, as a face-down mounting method having a structure in which the active element surface of the chip is connected downward,
Although not of the resin coat type as shown in FIGS. 5 to 7, there are those shown in the schematic configuration diagrams of FIGS. 8 and 9. First, in the structure shown in FIG. 8, the LSI mounting portion on the base substrate 5 is used as a wiring area, and the TAB 16 is used to connect the LSI chip 1 and the lead terminal 11. Lead terminal 1
1 is taken out from the surface of the base substrate 5 on the side opposite to the TAB mounting surface and soldered to the mother board 12. A cushioning material 15 is provided between the LSI chip 1 and the base substrate 5.
Is inserted, and the main body portion mainly including the LSI chip 1 is shielded on the LSI chip 1 via the heat conductive material 14 by the cap 17 having good thermal conductivity. The heat radiation fin 10 is connected to the cap 17.

【0007】また、図9の構成のものは、図8のTAB
16の代りに半田バンプ3を用いて電気的接続を行うも
ので、この場合は図8の熱伝導材14に代えて熱伝導性
のよい緩衝材15を用いた構成が採られている。
The configuration of FIG. 9 is the same as the TAB of FIG.
The solder bumps 3 are used instead of 16 for electrical connection. In this case, a structure is used in which a buffer material 15 having good thermal conductivity is used instead of the thermal conductive material 14 of FIG.

【0008】[0008]

【発明が解決しようとする課題】上述のような従来の高
放熱LSI実装方式では、まず図5の従来例にみられる
ように、ベース基板とLSIチップとのワイヤを介する
配線接続によって放熱を行うのが一般的である。この方
法は最も安価なやり方であるが、高発熱のLSIチップ
に対してカバーしきれない難点がある。また、LSIチ
ップが搭載されるベース基板の部分にキャビティ(図
6)又は放熱用ビア(図7)を設けるため、この部分を
配線のための領域として利用できないので、基板サイズ
が拡大したり基板の層数が増加するという問題があっ
た。この問題の解決策として、基板のLSI搭載部を配
線領域とする方式のものが図8,9に示した従来方式の
フェースダウン実装方式のものであるが、このフェース
ダウン実装方式では、TABを用いる(図8)のでコス
ト高になったり、半田バンプ(図9)ですべての電気的
接続を行うから、接続後の接続チェックが不可能であっ
たりするという問題があった。
In the conventional high heat dissipation LSI mounting method as described above, heat is dissipated by the wiring connection between the base substrate and the LSI chip via the wire as shown in the conventional example of FIG. Is common. Although this method is the cheapest method, it has a drawback that it cannot fully cover high heat-generating LSI chips. In addition, since the cavity (FIG. 6) or the heat dissipation via (FIG. 7) is provided in the base substrate portion on which the LSI chip is mounted, this portion cannot be used as an area for wiring. There was a problem of increasing the number of layers. As a solution to this problem, the method of using the LSI mounting portion of the substrate as a wiring area is the conventional face-down mounting method shown in FIGS. 8 and 9. In this face-down mounting method, TAB is used. Since it is used (FIG. 8), there is a problem that the cost becomes high, and since the solder bumps (FIG. 9) make all the electrical connections, the connection check after the connection is impossible.

【0009】この発明は上述のような問題点を解決する
ためになされたもので、LSI搭載部の配線領域を減ら
すことなくフェースアップ実装できると共に、一般的な
接続方法のワイヤ接続を可能とし、低コストでかつ電気
的接続の接続チェックも容易なLSIチップ及びそのパ
ッケージング構造を提供することを目的とするものであ
る。
The present invention has been made to solve the above-described problems, and enables face-up mounting without reducing the wiring area of the LSI mounting portion, and enables wire connection by a general connection method. It is an object of the present invention to provide an LSI chip and its packaging structure that are low in cost and easy to check the electrical connection.

【0010】[0010]

【課題を解決するための手段】この発明に係るLSIチ
ップは、表面に設けられている通常の電気的接続用パッ
ドの他に、この電気的接続用パッドの内側部に放熱用の
パッドを設けたものである。
In the LSI chip according to the present invention, in addition to a normal electrical connection pad provided on the surface, a heat dissipation pad is provided inside the electrical connection pad. It is a thing.

【0011】また、この発明に係るLSIチップのパッ
ケージング構造は、上記のこの発明によるLSIチップ
をフェースアップでベース基板に搭載し、周辺部の電気
的接続用パッドはワイヤ接続によりベース基板と接続
し、内側の放熱用パッドは半田バンプ又は低熱抵抗性の
ワイヤを用いてヒートシンクと接続させ、このヒートシ
ンクと放熱フィンとを熱的・機械的に結合したものであ
る。
Further, in the packaging structure of the LSI chip according to the present invention, the above-mentioned LSI chip according to the present invention is mounted face up on the base substrate, and the electrical connection pads in the peripheral portion are connected to the base substrate by wire connection. The heat dissipation pad on the inner side is connected to the heat sink using a solder bump or a wire having a low heat resistance, and the heat sink and the heat dissipation fin are thermally and mechanically coupled.

【0012】[0012]

【作用】この発明においては、そのLSIチップが通常
の周辺部の電気的接続用パッドの他に、これらの内側部
に電気的接続用パッドより大面積で形成される放熱用パ
ッドを有するから、この放熱用パッドを介する接続をも
って熱回路を形成すれば、これを高発熱型LSIチップ
の主放熱回路となし得るようになる。
According to the present invention, the LSI chip has, in addition to the usual electrical connection pads in the peripheral portion, heat dissipation pads formed in a larger area than the electrical connection pads in the inner portions thereof. If the thermal circuit is formed by the connection through the heat dissipation pad, it can be used as the main heat dissipation circuit of the high heat generation type LSI chip.

【0013】さらに、この発明に係るLSIチップを用
いその比較的大面積の放熱用パッドを利用すれば、半田
バンプを介してヒートシンクと熱的接続を行ったり、低
熱抵抗性のワイヤ(例えば比較的太いワイヤ)を用いた
ワイヤボンディング方式による熱的接続を行うことによ
り、放熱機能の高いLSIパッケージング構造が得られ
る。
Further, if the LSI chip according to the present invention is used and its heat dissipation pad having a relatively large area is used, it is possible to make a thermal connection to a heat sink via a solder bump, or to use a wire having a low thermal resistance (for example, a relatively low heat resistance). By performing a thermal connection by a wire bonding method using a thick wire, an LSI packaging structure having a high heat dissipation function can be obtained.

【0014】[0014]

【実施例】【Example】

[実施例1] 図1はこの発明によるLSIチップの一
実施例を示す模式断面図である。図1において、LSI
チップ1aの能動素子面の周辺部には従来品と同様な電
気的接続用パッド7が配設されているが、この電気的接
続用パッド7の内側面には、能動素子とは素子機能的に
は関係のない例えば金属膜等からなる放熱用パッド2が
少くとも1個(実際には複数個)設けられている。実装
後のLSIチップ1aの動作によって発生するジュール
熱は、前述のようにワイヤボンディングのワイヤを介す
る電気的接続用パッド7によっても放出されるが、主と
してこの放熱用パッド2を介して流出させることが可能
となる。
[Embodiment 1] FIG. 1 is a schematic sectional view showing an embodiment of an LSI chip according to the present invention. In FIG. 1, the LSI
An electrical connection pad 7 similar to that of the conventional product is arranged in the peripheral portion of the active element surface of the chip 1a. The inner surface of the electrical connection pad 7 is a functional element. There is provided at least one (actually, a plurality of) heat radiation pads 2 made of, for example, a metal film that is not related to the above. The Joule heat generated by the operation of the LSI chip 1a after mounting is also radiated by the electrical connection pad 7 via the wire bonding wire as described above, but it is mainly discharged through the heat radiation pad 2. Is possible.

【0015】[実施例2] 図2はこの発明によるLS
Iチップのパッケージング構造の第1の実施例を示す模
式断面図である。図2において、LSIチップ1aの放
熱用パッド2に半田バンプ3を形成し、LSIチップ1
aとヒートシンク4をフリップチップ実装方式(一般に
は、チップの能動素子面を基板に向けてチップを基板に
バンプ等で直接接続する方式であるが、図2の場合は、
ここでいう基板がヒートシンクに対応している)により
接続する。そして、ヒートシンク4付きLSIチップ1
aをベース基板5に接着した後、ベース基板側接続パッ
ド6と電気的接続用パット7をワイヤボンディング方式
によりワイヤ8で接続する。LSI搭載部を樹脂コート
9により固定した後、放熱フィン10を取付けてパッケ
ージングを終了する。なお、マルチチップモジュール等
の中間モジュールの場合はリード端子11によりマザー
ボード12に接続する。この実施例によれば、LSIチ
ップ1aより発熱される熱は、ヒートシンク4を通り放
熱フィン10から放熱されるため、基板内の配線は従来
どおり有効的に行え、かつコストを上げることなく、電
気的接続後の接続チェックも容易に実施できる。
[Second Embodiment] FIG. 2 shows an LS according to the present invention.
It is a schematic cross section which shows the 1st Example of the packaging structure of I chip. In FIG. 2, the solder bumps 3 are formed on the heat dissipation pads 2 of the LSI chip 1a,
a and the heat sink 4 are flip-chip mounted (generally, the active element surface of the chip is directed to the substrate and the chip is directly connected to the substrate by bumps or the like, but in the case of FIG.
The board here corresponds to the heat sink). And the LSI chip 1 with the heat sink 4
After a is adhered to the base substrate 5, the base substrate side connection pad 6 and the electrical connection pad 7 are connected by the wire 8 by the wire bonding method. After fixing the LSI mounting portion with the resin coat 9, the radiation fins 10 are attached and the packaging is completed. In the case of an intermediate module such as a multi-chip module, the lead terminal 11 is connected to the mother board 12. According to this embodiment, the heat generated from the LSI chip 1a is radiated from the heat radiating fins 10 through the heat sink 4, so that the wiring in the substrate can be effectively performed as before and the cost can be increased without increasing the cost. The connection check after automatic connection can be easily performed.

【0016】[実施例3] 図3はこの発明によるLS
Iチップのパッケージング構造の第2の実施例を示す模
式断面図である。図3の場合は、LSIチップ1aとヒ
ートシンク4をフリップチップ実装方式により接続する
構成は実施例2の構成と同様である。そして、この場合
特にヒートシンク4をセラミック等の配線可能でなおか
つ熱伝導性のよい絶縁材料(例えば窒化ボロン又は窒化
アルミニウム等がある)で形成し、さらにこのヒートシ
ンク4上にパターン19の形成や部品20の搭載を行っ
ている。このヒートシンク4を実装する際、LSIチッ
プ1aの放熱用パッド2だけではなくパターン19の内
の放熱用パターン(符号省略)とLSIチップ1a上の
所定の電気的接続用パット7とも半田バンプ3により接
続する。最後に、ヒートシンク4上に放熱フィン10を
接着し、これを介して全体をベース基板5に冠着・接続
してこの組立てを終了する。この実施例構成では、ヒー
トシンク4の配線用パターン19に部品20として高速
信号用の終端抵抗やデカップリングコンデンサ(減結合
コンデンサ)等を収容できるようになり、LSIチップ
の近傍周辺にこれらの終端抵抗やデカップリングコンデ
ンサ等を配置できるので、LSIパッケージの高周波特
性、すなわち高速特性といってもよい高速化に寄与する
特性を大幅に向上させる利点が付加されると共に、高密
度実装を達成できる大きな効果がある。
[Third Embodiment] FIG. 3 shows an LS according to the present invention.
It is a schematic cross section which shows the 2nd Example of the packaging structure of I chip. In the case of FIG. 3, the configuration in which the LSI chip 1a and the heat sink 4 are connected by the flip chip mounting method is the same as that of the second embodiment. In this case, in particular, the heat sink 4 is formed of an insulating material (for example, boron nitride, aluminum nitride, or the like) having good heat conductivity and capable of wiring, such as ceramic, and further, the pattern 19 is formed on the heat sink 4 and the component 20 is formed. Is being installed. When the heat sink 4 is mounted, not only the heat dissipation pad 2 of the LSI chip 1a but also the heat dissipation pattern (reference numeral omitted) in the pattern 19 and the predetermined electrical connection pad 7 on the LSI chip 1a are connected by the solder bumps 3. Connecting. Finally, the heat radiation fin 10 is adhered onto the heat sink 4, and the whole is capped and connected to the base substrate 5 via the heat radiation fin 10 to complete the assembly. In the structure of this embodiment, the wiring pattern 19 of the heat sink 4 can accommodate a terminating resistor for high-speed signals, a decoupling capacitor (decoupling capacitor), etc. as the component 20, and these terminating resistors are provided in the vicinity of the LSI chip. Since a decoupling capacitor, etc. can be placed, the high-frequency characteristics of the LSI package, that is, the characteristics that contribute to speeding up, which may be called high-speed characteristics, can be significantly improved, and a high-density mounting can be achieved. There is.

【0017】[実施例4] 図4はこの発明によるLS
Iチップのパッケージング構造の第3の実施例を示す模
式断面図である。この実施例の基本構成はワイヤボンデ
ィング方式に類似するものであるが、図1の実施例チッ
プの使用により達成できる点を特徴としている。すなわ
ち、図4において、LSI搭載周辺部に取付けた熱伝導
路としてのヒートシンク4と放熱用パッド2との間を放
熱用のワイヤ8aで接続した上で、ケースと一体化した
放熱フィン10をヒートシンク4に冠着したものであ
る。なお、ワイヤ8aは通常のワイヤ8よりも若干太い
ものを使用して低熱抵抗のものとしたのがよいし、この
構成ではむしろ太いワイヤを使用できることが利点であ
るということができる。この実施例構成で熱伝導性向上
以外に付加される効果は、すべての接続をワイヤで行っ
ているから、中間検査がさらに容易になったことであ
る。
[Fourth Embodiment] FIG. 4 shows an LS according to the present invention.
It is a schematic cross section which shows the 3rd Example of the packaging structure of I chip. The basic configuration of this embodiment is similar to the wire bonding method, but is characterized in that it can be achieved by using the embodiment chip of FIG. That is, in FIG. 4, the heat sink 4 as a heat conduction path attached to the peripheral portion of the LSI is connected to the heat radiation pad 2 by the heat radiation wire 8a, and then the heat radiation fin 10 integrated with the case is used as the heat sink. It is the one that was crowned with 4. It should be noted that it is preferable that the wire 8a has a low thermal resistance by using a wire slightly thicker than the normal wire 8, and it can be said that it is an advantage that a thick wire can be used in this configuration. The effect added to the structure of this embodiment in addition to the improvement of the thermal conductivity is that the intermediate inspection is further facilitated because all the connections are made by wires.

【0018】[0018]

【発明の効果】以上のようにこの発明によれば、LSI
チップを外部との電気的接続用パッドの他に放熱用パッ
ドを有するものとし、このLSIチップを用いて、ベー
ス基板に接続により搭載し、このLSIチップの放熱用
パッドとヒートシンクとを低熱抵抗部材を介して熱接続
し、このヒートシンクと放熱フィンとを熱接触する構成
としたから、LSIチップの実装がフェースアップ方式
であっても、搭載基板に従来キャビティや放熱用ビアを
設けて高放熱を達成していた場合のように、基板の配線
領域を確保するために基板サイズの拡大や基板層数の増
加をすることなく、低コストなLSIチップの高放熱パ
ッケージングを達成することができる。また、LSIチ
ップの放熱用パッドとヒートシンクとを低熱抵抗ワイヤ
でワイヤボンディングする方式の場合は、中間検査にお
ける電気的接続の接続チェックを容易に行える利点が得
られる。さらに、内部に収容したヒートシンクに受動素
子を取付けることも可能であるから、この場合は、パッ
ケージング方式で例えば高周波特性を改良できるという
ような、この発明の本来目的すなわち高放熱効果以外の
素子特性上重要な効果が得られる。
As described above, according to the present invention, the LSI
It is assumed that the chip has a heat dissipation pad in addition to an electrical connection pad with the outside, and the LSI chip is used to be mounted on a base substrate by connection, and the heat dissipation pad and the heat sink of the LSI chip are low thermal resistance members. Since the heatsink and the heat radiation fin are in thermal contact with each other via a heatsink, even if the LSI chip is mounted face-up, a conventional cavity or heat radiation via is provided on the mounting board for high heat radiation. As in the case of achieving the above, it is possible to achieve low-cost high heat dissipation packaging of an LSI chip without increasing the substrate size or the number of substrate layers in order to secure the wiring area of the substrate. Further, in the case of the method of wire-bonding the heat dissipation pad of the LSI chip and the heat sink with the low thermal resistance wire, there is an advantage that the connection check of the electrical connection in the intermediate inspection can be easily performed. Further, since it is possible to attach passive elements to the heat sink housed inside, in this case, the original purpose of the present invention, that is, element characteristics other than high heat dissipation effect, such as improvement of high frequency characteristics by a packaging method, can be achieved. An important effect can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明によるLSIチップの一実施例を示す
模式断面図である。
FIG. 1 is a schematic sectional view showing an embodiment of an LSI chip according to the present invention.

【図2】この発明によるパッケージング構造の第1の実
施例を示す模式断面図である。
FIG. 2 is a schematic sectional view showing a first embodiment of the packaging structure according to the present invention.

【図3】この発明によるパッケージング構造の第2の実
施例を示す模式断面図である。
FIG. 3 is a schematic sectional view showing a second embodiment of the packaging structure according to the present invention.

【図4】この発明によるパッケージング構造の第3の実
施例を示す模式断面図である。
FIG. 4 is a schematic sectional view showing a third embodiment of the packaging structure according to the present invention.

【図5】従来の高放熱LSIパッケージング構造の構成
を示す断面模式図である。
FIG. 5 is a schematic sectional view showing a configuration of a conventional high heat dissipation LSI packaging structure.

【図6】従来の高放熱LSIパッケージング構造の構成
を示す断面模式図である。
FIG. 6 is a schematic sectional view showing a configuration of a conventional high heat dissipation LSI packaging structure.

【図7】従来の高放熱LSIパッケージング構造の構成
を示す断面模式図である。
FIG. 7 is a schematic sectional view showing a configuration of a conventional high heat dissipation LSI packaging structure.

【図8】従来のフェースダウン実装方式のパッケージン
グ構造の模式構成図である。
FIG. 8 is a schematic configuration diagram of a conventional face-down mounting type packaging structure.

【図9】従来のフェースダウン実装方式のパッケージン
グ構造の模式構成図である。
FIG. 9 is a schematic configuration diagram of a conventional face-down mounting type packaging structure.

【符号の説明】[Explanation of symbols]

1,1a LSIチップ 2 放熱用パッド 3 半田バンプ 4 ヒートシンク 5 ベース基板 6 ベース基板側接続パッド 7 電気的接続パッド 8,8a ワイヤ 9 樹脂コート 10 放熱フィン 11 リード端子 12 マザーボード 13 放熱用ビア 14 熱伝導材 15 緩衝材 16 TAB 17 キャップ 18 キャビティ 19 パターン 20 部品 1,1a LSI chip 2 Heat dissipation pad 3 Solder bump 4 Heat sink 5 Base board 6 Base board side connection pad 7 Electrical connection pad 8,8a Wire 9 Resin coat 10 Heat dissipation fin 11 Lead terminal 12 Motherboard 13 Heat dissipation via 14 Heat conduction Material 15 Buffer material 16 TAB 17 Cap 18 Cavity 19 Pattern 20 Parts

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 外部との電気的接続用パッドの他に放熱
用パッドを有することを特徴とするLSIチップ。
1. An LSI chip having a heat radiation pad in addition to an external electrical connection pad.
【請求項2】 ベース基板にボンディング用のワイヤ及
びバンプのいずれか又はその両方を介する接続により搭
載され、外部との電気的接続用パッドの他に放熱用パッ
ドを有するLSIチップと、 このLSIチップの前記放熱用パッドと低熱抵抗部材を
介して熱接続されるヒートシンクと、 このヒートシンクに熱接触する放熱フィンとを有するこ
とを特徴とするLSIチップのパッケージング構造。
2. An LSI chip, which is mounted on a base substrate by a connection through either or both of a bonding wire and a bump, and which has a heat dissipation pad in addition to an external electrical connection pad, and this LSI chip 2. A packaging structure for an LSI chip, comprising: a heat sink thermally connected to the heat radiation pad via a low thermal resistance member; and a heat radiation fin in thermal contact with the heat sink.
【請求項3】 前記低熱抵抗部材は半田バンプであり、
前記電気的接続用パッドと前記ベース基板との接続はワ
イヤボンディングにより行われ、 前記ヒートシンクは前記半田バンプにより前記LSIチ
ップと接続し、 前記ヒートシンクの上面を露出させた状態で前記LSI
チップ及び前記ヒートシンクが樹脂コートされ、 前記ヒートシンク上に前記放熱フィンが配設されること
を特徴とする請求項2記載のLSIチップのパッケージ
ング構造。
3. The low thermal resistance member is a solder bump,
The connection between the electrical connection pad and the base substrate is performed by wire bonding, the heat sink is connected to the LSI chip by the solder bump, and the LSI is exposed with the upper surface of the heat sink exposed.
3. The packaging structure for an LSI chip according to claim 2, wherein the chip and the heat sink are resin-coated, and the heat radiation fins are disposed on the heat sink.
【請求項4】 前記低熱抵抗部材はワイヤであり、前記
電気的接続用パッドと前記ベース基板との接続はワイヤ
ボンディングにより行われ、 前記ワイヤにより前記LSIチップの前記放熱用パッド
と前記LSIチップの周辺に配設された前記ヒートシン
クとが接続し、 前記ヒートシンクと前記放熱フィンとが前記LSIチッ
プの周辺部で接続されることを特徴とする請求項2記載
のLSIチップのパッケージング構造。
4. The low thermal resistance member is a wire, and the electrical connection pad and the base substrate are connected by wire bonding, and the wire is used to connect the heat dissipation pad of the LSI chip and the LSI chip. 3. The packaging structure for an LSI chip according to claim 2, wherein the heat sink arranged in the periphery is connected, and the heat sink and the heat radiation fin are connected in a peripheral portion of the LSI chip.
【請求項5】 前記低熱抵抗部材は半田バンプであり、
前記電気的接続用パッドと前記ベース基板との接続はワ
イヤボンディングにより行われ、 前記ヒートシンクを熱伝導性のよい絶縁基材で構成する
と共にこの絶縁基材に形成された放熱用パターンが前記
半田バンプにより前記LSIチップと接続し、 前記絶縁基材に予め設けられた所定の配線パターンに電
気部品が電気的接続により搭載され、 前記ヒートシンクと接続する前記放熱フィンが前記LS
Iチップの周辺部で前記ベース基板に冠着されることを
特徴とする請求項2記載のLSIチップのパッケージン
グ構造。
5. The low thermal resistance member is a solder bump,
The connection between the electrical connection pad and the base substrate is performed by wire bonding, the heat sink is made of an insulating base material having good thermal conductivity, and the heat dissipation pattern formed on the insulating base material is the solder bump. Is connected to the LSI chip by means of which electrical components are electrically connected to a predetermined wiring pattern provided in advance on the insulating base material, and the heat radiation fins connected to the heat sink are the LS.
3. The packaging structure for an LSI chip according to claim 2, wherein the peripheral part of the I chip is capped on the base substrate.
JP9977594A 1994-05-13 1994-05-13 Lsi chip and its packaging structure Pending JPH07307421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9977594A JPH07307421A (en) 1994-05-13 1994-05-13 Lsi chip and its packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9977594A JPH07307421A (en) 1994-05-13 1994-05-13 Lsi chip and its packaging structure

Publications (1)

Publication Number Publication Date
JPH07307421A true JPH07307421A (en) 1995-11-21

Family

ID=14256336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9977594A Pending JPH07307421A (en) 1994-05-13 1994-05-13 Lsi chip and its packaging structure

Country Status (1)

Country Link
JP (1) JPH07307421A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680910B1 (en) * 2005-04-08 2007-02-08 매그나칩 반도체 유한회사 Semiconductor package and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680910B1 (en) * 2005-04-08 2007-02-08 매그나칩 반도체 유한회사 Semiconductor package and method for fabricating the same

Similar Documents

Publication Publication Date Title
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
US7259457B2 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
USRE42653E1 (en) Semiconductor package with heat dissipating structure
JP4493121B2 (en) Semiconductor device and semiconductor chip packaging method
JPH0548000A (en) Semiconductor device
JP3148718B2 (en) Thermally and electrically enhanced semiconductor package
JP3922809B2 (en) Semiconductor device
KR20030045950A (en) Multi chip package comprising heat sinks
JPH08264688A (en) Ceramic package for semiconductor
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH07307421A (en) Lsi chip and its packaging structure
JPH05206320A (en) Multi-chip module
JPH0897336A (en) Semiconductor device
JPH0878616A (en) Multi-chip module
JPH06104309A (en) Semiconductor device
JP3348562B2 (en) Semiconductor package mounting structure
JPH07183433A (en) Semiconductor device
JP3058142B2 (en) Semiconductor device and manufacturing method thereof
JP2626631B2 (en) Semiconductor device
JP2504262Y2 (en) Semiconductor module
JPH0797616B2 (en) Method for manufacturing semiconductor device
JPH0467658A (en) Semiconductor device