JPH07307333A - Pattern forming method - Google Patents
Pattern forming methodInfo
- Publication number
- JPH07307333A JPH07307333A JP12071294A JP12071294A JPH07307333A JP H07307333 A JPH07307333 A JP H07307333A JP 12071294 A JP12071294 A JP 12071294A JP 12071294 A JP12071294 A JP 12071294A JP H07307333 A JPH07307333 A JP H07307333A
- Authority
- JP
- Japan
- Prior art keywords
- film
- patterned
- resist
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本願の発明は、半導体装置の製造
に際して、配線用の金属膜等である被パターニング膜に
所望のパターンを形成する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a desired pattern on a film to be patterned such as a metal film for wiring when manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】半導体装置の製造に際して金属配線等を
形成する場合は、従来から、絶縁膜等の上の全面に形成
した金属膜上にレジストを塗布し、形成すべき金属配線
と同じパターンにリソグラフィでレジストを加工し、こ
のレジストをマスクにして金属層に対するエッチングを
行っていた。2. Description of the Related Art Conventionally, when a metal wiring or the like is formed in the manufacture of a semiconductor device, a resist is conventionally coated on a metal film formed on an entire surface of an insulating film or the like to form the same pattern as the metal wiring to be formed. A resist is processed by lithography, and the metal layer is etched using the resist as a mask.
【０００３】[0003]
【発明が解決しようとする課題】しかし、形成すべき金
属配線と同じパターンにリソグラフィでレジストを加工
する上述の従来例では、リソグラフィにおける露光装置
の解像力を超える微細なパターンの金属配線は形成する
ことができない。リソグラフィにおける露光装置として
は縮小投影露光装置が従来から多く用いられており、こ
の縮小投影露光装置における光源として現在のところは
水銀のｉ線が最も一般的に用いられている。However, in the above-described conventional example in which the resist is processed in the same pattern as the metal wiring to be formed by lithography, the metal wiring having a fine pattern that exceeds the resolution of the exposure apparatus in lithography must be formed. I can't. Conventionally, a reduction projection exposure apparatus has been widely used as an exposure apparatus in lithography, and at present, i-line of mercury is most commonly used as a light source in the reduction projection exposure apparatus.
【０００４】しかし、ｉ線を用いる縮小投影露光装置で
は、０．４〜０．５μｍ程度の解像力しかない。また、
現在のところ使用に耐え得るレジストが存在する最も短
波長の光源であるＫｒＦエキシマレーザ光を用いた場合
でも、０．３μｍ程度の解像力しかない。従って、上述
の従来例では、０．３μｍ程度よりも微細な金属配線を
形成することができなかった。However, a reduction projection exposure apparatus using i-line has a resolution of only 0.4 to 0.5 μm. Also,
Even when the KrF excimer laser light, which is the light source of the shortest wavelength for which there is a resist that can be used at present, is used, the resolution is only about 0.3 μm. Therefore, in the above-mentioned conventional example, it was not possible to form a metal wiring finer than about 0.3 μm.
【０００５】しかも、微細な金属配線を形成するために
解像力の高い露光装置を用いると、コストが高くなる。
また、金属膜は光の反射率が高いが、高い解像力を得る
ためにはレジストを厚く塗布することができず、金属膜
とレジストとの間に反射防止膜を設けたりする他の反射
防止措置をリソグラフィに際して講ずる必要があるの
で、このことによってもコストが高くなる。Moreover, if an exposure apparatus having a high resolution is used to form fine metal wiring, the cost becomes high.
Although the metal film has a high light reflectance, the resist cannot be applied thickly to obtain high resolution, and other antireflection measures such as providing an antireflection film between the metal film and the resist. This also increases the cost because it is necessary to do so during lithography.
【０００６】[0006]
【課題を解決するための手段】請求項１のパターン形成
方法は、形成すべきパターン１５を輪郭に含む第１のマ
スク層１３を被パターニング膜１２上に形成する工程
と、前記被パターニング膜１２の形成物質を含む化合物
から成る側壁１４を前記輪郭に形成する工程と、前記側
壁１４をマスクにして前記被パターニング膜１２をパタ
ーニングする工程とを有することを特徴としている。According to a first aspect of the present invention, there is provided a method of forming a pattern, wherein a step of forming a first mask layer 13 including a pattern 15 to be formed on a patterning target film 12 on the patterning target film 12; And a step of patterning the film-to-be-patterned 12 using the sidewall 14 as a mask.
【０００７】請求項２のパターン形成方法は、前記側壁
１４を形成した後に、第２のマスク層１６を前記被パタ
ーニング膜１２上に形成する工程と、前記側壁１４と前
記第２のマスク層１６とをマスクにして前記被パターニ
ング膜１２をパターニングする工程とを有することを特
徴としている。According to a second aspect of the present invention, in the pattern forming method, after forming the side wall 14, a second mask layer 16 is formed on the patterning target film 12, and the side wall 14 and the second mask layer 16 are formed. Is used as a mask to pattern the film to be patterned 12.
【０００８】請求項３のパターン形成方法は、パターニ
ングした前記被パターニング膜１２のうちで、前記側壁
１４をマスクにしてパターニングした部分１５の一部
と、前記第２のマスク層１６をマスクにしてパターニン
グした部分１７とを覆う第３のマスク層１８を形成する
工程と、前記第３のマスク層１８をマスクにして前記被
パターニング膜１２をパターニングする工程とを有する
ことを特徴としている。According to a third aspect of the present invention, in the pattern forming method, a portion of the patterned film 12 that is patterned by using the sidewall 14 as a mask and the second mask layer 16 is used as a mask. The method is characterized by including a step of forming a third mask layer 18 covering the patterned portion 17 and a step of patterning the film to be patterned 12 using the third mask layer 18 as a mask.
【０００９】[0009]
【作用】請求項１のパターン形成方法では、第１のマス
ク層１３の輪郭に側壁１４を形成しているので、第１の
マスク層１３がリソグラフィにおける露光装置の解像力
以内のパターンであっても、側壁１４は露光装置の解像
力に依存しない微細なパターンにすることができる。In the pattern forming method of the present invention, since the side wall 14 is formed on the contour of the first mask layer 13, even if the first mask layer 13 is a pattern within the resolution of the exposure apparatus in lithography. The side wall 14 can have a fine pattern that does not depend on the resolution of the exposure apparatus.
【００１０】また、この様に、微細なパターンの側壁１
４を形成するに際して、露光装置の解像力による制約を
受けないので、解像力の高い露光装置を用いる必要がな
く、更に、被パターニング膜１２における光の反射率が
高くても、第１のマスク層１３を厚くすることによって
被パターニング膜１２からの反射を抑制することができ
る。Further, in this way, the sidewall 1 having a fine pattern is formed.
4 is not restricted by the resolving power of the exposure apparatus, it is not necessary to use an exposure apparatus having a high resolving power, and even if the light reflectance of the film to be patterned 12 is high, the first mask layer 13 By increasing the thickness, reflection from the film to be patterned 12 can be suppressed.
【００１１】請求項２のパターン形成方法では、第１の
マスク層１３の輪郭に形成した側壁１４の他に第２のマ
スク層１６をもマスクにしているので、微細なパターン
１５のみならず通常のパターン１７をも含むパターン
で、被パターニング膜１２をパターニングすることがで
きる。In the pattern forming method of the second aspect, the second mask layer 16 is used as a mask in addition to the side wall 14 formed in the contour of the first mask layer 13, so that not only the fine pattern 15 but also the normal pattern is formed. The patterned film 12 can be patterned with a pattern including the pattern 17 of FIG.
【００１２】請求項３のパターン形成方法では、側壁１
４をマスクにしてパターニングした被パターニング膜１
２のうちで第３のマスク層１８で覆っていない部分が除
去されるので、側壁１４を第１のマスク層１３の輪郭全
体に形成していても、所望のパターン１５、１７のみで
被パターニング膜１２を残すことができる。According to the pattern forming method of claim 3, the side wall 1 is formed.
Patterned film 1 patterned using 4 as a mask
Since the portion of 2 which is not covered with the third mask layer 18 is removed, even if the sidewall 14 is formed over the entire contour of the first mask layer 13, patterning is performed only with the desired patterns 15 and 17. The membrane 12 can be left behind.
【００１３】[0013]
【実施例】以下、金属配線の形成に適用した本願の発明
の第１及び第２実施例を、図１、２を参照しながら説明
する。図１が、第１実施例を示している。この第１実施
例では、図１（ａ）に示す様に、絶縁膜等である下地１
１上の全面に、Ａｌ膜やＷ膜やＴｉ膜等である金属膜１
２を、スパッタリング法やＣＶＤ法等によって堆積させ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first and second embodiments of the present invention applied to the formation of metal wiring will be described below with reference to FIGS. FIG. 1 shows a first embodiment. In the first embodiment, as shown in FIG. 1A, the base 1 such as an insulating film is used.
A metal film 1 such as an Al film, a W film, or a Ti film on the entire surface of 1
2 is deposited by a sputtering method, a CVD method, or the like.
【００１４】そして、金属膜１２上の全面にレジスト１
３を塗布し、金属配線を形成すべき部分に輪郭が位置す
る様に、通常のリソグラフィ法でレジスト１３をパター
ニングする。この際の露光装置としては、形成すべき金
属配線間の間隔Ｓを解像できるものであればよく、例え
ばＳ≧０．５μｍであれば、水銀のｉ線を光源とする縮
小投影露光装置で十分である。Then, the resist 1 is formed on the entire surface of the metal film 12.
3 is applied, and the resist 13 is patterned by a normal lithography method so that the contour is located in the portion where the metal wiring is to be formed. The exposure apparatus at this time may be one capable of resolving the space S between the metal wirings to be formed. For example, if S ≧ 0.5 μm, a reduction projection exposure apparatus that uses the i-line of mercury as the light source. It is enough.
【００１５】また、レジスト１３としては染料を添加し
たものを用い、このレジスト１３の膜厚は２μｍ程度に
する。このため、金属膜１２における光の反射率が高く
ても、露光に際して金属膜１２からの反射が少なく、レ
ジスト１３のパターンが所望の形状から変形するのを防
止することができる。As the resist 13, a dye is added, and the thickness of the resist 13 is set to about 2 μm. Therefore, even if the light reflectance of the metal film 12 is high, the reflection from the metal film 12 is small during the exposure, and the pattern of the resist 13 can be prevented from being deformed from a desired shape.
【００１６】次に、Ｏ2 を反応性ガスとするＲＩＥを全
面に対して行うことによって、図１（ｂ）に示す様に、
レジスト１３の輪郭に沿って自己整合的に側壁１４を形
成する。この側壁１４は、ＲＩＥによってスパッタリン
グされた金属膜１２の成分とレジスト１３の成分である
Ｃ、Ｈ、Ｏとの化合物である。Next, RIE using O 2 as a reactive gas is performed on the entire surface, as shown in FIG. 1 (b).
Sidewalls 14 are formed in a self-aligned manner along the contour of the resist 13. The side wall 14 is a compound of the components of the metal film 12 sputtered by RIE and C, H, and O which are the components of the resist 13.
【００１７】側壁１４の幅ＬはＲＩＥの時間によって変
化させることができるが、Ｌ＝０．１μｍ程度の側壁１
４を得ることができる。なお、ＲＩＥの時間に比例して
レジスト１３の膜厚も減少するが、レジスト１３の初期
の膜厚を上述の様に２μｍ程度と厚くしておけば、支障
なく側壁１４を形成することができる。The width L of the side wall 14 can be changed by the time of RIE, but the side wall 1 with L = 0.1 μm or so.
4 can be obtained. Although the film thickness of the resist 13 also decreases in proportion to the RIE time, if the initial film thickness of the resist 13 is as thick as about 2 μm as described above, the side wall 14 can be formed without any trouble. .
【００１８】次に、図１（ｃ）に示す様に、アッシング
等によってレジスト１３を剥離し、図１（ｄ）に示す様
に、残っている側壁１４をマスクにして金属膜１２をエ
ッチングして、幅が０．１μｍ程度の金属配線１５を形
成する。その後、図１（ｅ）に示す様に、市販の有機系
剥離液によって側壁１４を剥離する。Next, as shown in FIG. 1C, the resist 13 is removed by ashing or the like, and as shown in FIG. 1D, the metal film 12 is etched by using the remaining side wall 14 as a mask. Thus, the metal wiring 15 having a width of about 0.1 μm is formed. After that, as shown in FIG. 1E, the side wall 14 is peeled off with a commercially available organic peeling liquid.
【００１９】図２が、第２実施例を示している。この第
２実施例も、図２（ａ）に示す様に、金属配線を形成す
べき部分に輪郭が位置する様に金属膜１２上でレジスト
１３をパターニングし、図２（ｂ）に示す様に、Ｏ2 を
反応性ガスとするＲＩＥによって側壁１４を形成した
後、レジスト１３を剥離するまでは、図１に示した第１
実施例と実質的に同様の工程を実行する。FIG. 2 shows a second embodiment. Also in this second embodiment, as shown in FIG. 2A, the resist 13 is patterned on the metal film 12 so that the contour is located at the portion where the metal wiring is to be formed, and as shown in FIG. After the side wall 14 is formed by RIE using O 2 as a reactive gas, the first side shown in FIG.
Substantially the same steps as in the example are carried out.
【００２０】しかし、この第２実施例では、次に、図２
（ｃ）に示す様に、金属膜１２のうちで金属配線のパッ
ド部を形成すべき部分を覆うパターンのレジスト１６を
形成する。そして、図２（ｄ）に示す様に、側壁１４と
レジスト１６とをマスクにして金属膜１２をエッチング
して、パッド部１７を有する金属配線１５を形成する。However, in the second embodiment, as shown in FIG.
As shown in (c), a resist 16 having a pattern covering a portion of the metal film 12 where a pad portion of the metal wiring is to be formed is formed. Then, as shown in FIG. 2D, the metal film 12 is etched by using the sidewall 14 and the resist 16 as a mask to form a metal wiring 15 having a pad portion 17.
【００２１】次に、図２（ｅ）に示す様に、パッド部１
７と金属配線１５のうちで所望の部分のみとを覆うパタ
ーンのレジスト１８を形成する。そして、図２（ｆ）に
示す様に、レジスト１８をマスクにして金属配線１５の
不要部分をエッチングし、更にレジスト１８を剥離し
て、トランジスタのゲート等である金属配線１５を完成
させる。Next, as shown in FIG. 2 (e), the pad portion 1
7 and a resist 18 having a pattern covering only a desired portion of the metal wiring 15 is formed. Then, as shown in FIG. 2F, unnecessary portions of the metal wiring 15 are etched using the resist 18 as a mask, and the resist 18 is peeled off to complete the metal wiring 15 such as a gate of a transistor.
【００２２】[0022]
【発明の効果】請求項１のパターン形成方法では、リソ
グラフィにおける露光装置の解像力に依存しない微細な
パターンの側壁をマスクにすることができるので、露光
装置の解像力に依存しない微細なパターンの被パターニ
ング膜を形成することができる。According to the pattern forming method of the present invention, since the sidewall of a fine pattern that does not depend on the resolution of the exposure apparatus in lithography can be used as a mask, patterning of a fine pattern that does not depend on the resolution of the exposure apparatus can be performed. A film can be formed.
【００２３】また、微細なパターンの側壁を形成するに
際して、解像力の高い露光装置を用いる必要がなく、更
に、第１のマスク層を厚くすることによって被パターニ
ング膜からの反射を抑制することができるので、微細な
パターンの被パターニング膜を低コストで形成すること
ができる。Further, it is not necessary to use an exposure device having a high resolving power when forming the side wall of a fine pattern, and further, the reflection from the film to be patterned can be suppressed by thickening the first mask layer. Therefore, the patterned film having a fine pattern can be formed at low cost.
【００２４】請求項２のパターン形成方法では、微細な
パターンのみならず通常のパターンをも含むパターンで
被パターニング膜をパターニングすることができるの
で、所望のパターンの被パターニング膜を形成すること
ができる。In the pattern forming method according to the second aspect, the patterning target film can be patterned with a pattern including not only a fine pattern but also a normal pattern, so that the target patterning target film can be formed. .
【００２５】請求項３のパターン形成方法では、側壁を
第１のマスク層の輪郭全体に形成していても、所望のパ
ターンのみで被パターニング膜を残すことができるの
で、所望のパターンの被パターニング膜を形成すること
ができる。According to the pattern forming method of the third aspect, even if the side wall is formed over the entire contour of the first mask layer, the patterned film can be left with only the desired pattern. A film can be formed.
【図１】本願の発明の第１実施例を順次に示す側断面図
である。FIG. 1 is a side sectional view sequentially showing a first embodiment of the invention of the present application.
【図２】本願の発明の第２実施例を順次に示す平面図で
ある。FIG. 2 is a plan view sequentially showing a second embodiment of the invention of the present application.
１２ 金属膜 １３ レジスト １４ 側壁 １５ 金属配線 １６ レジスト １７ パッド部 １８ レジスト 12 metal film 13 resist 14 sidewall 15 metal wiring 16 resist 17 pad portion 18 resist
Claims (3)
マスク層を被パターニング膜上に形成する工程と、 前記被パターニング膜の形成物質を含む化合物から成る
側壁を前記輪郭に形成する工程と、 前記側壁をマスクにして前記被パターニング膜をパター
ニングする工程とを有することを特徴とするパターン形
成方法。1. A step of forming a first mask layer including a pattern to be formed on an outline on a film to be patterned, and a side wall made of a compound containing a material forming the film to be patterned on the outline. Patterning the film to be patterned using the sidewall as a mask.
層を前記被パターニング膜上に形成する工程と、 前記側壁と前記第２のマスク層とをマスクにして前記被
パターニング膜をパターニングする工程とを有すること
を特徴とする請求項１記載のパターン形成方法。2. A step of forming a second mask layer on the film to be patterned after forming the side wall, and patterning the film to be patterned using the side wall and the second mask layer as a mask. The pattern forming method according to claim 1, further comprising a step.
のうちで、前記側壁をマスクにしてパターニングした部
分の一部と、前記第２のマスク層をマスクにしてパター
ニングした部分とを覆う第３のマスク層を形成する工程
と、 前記第３のマスク層をマスクにして前記被パターニング
膜をパターニングする工程とを有することを特徴とする
請求項２記載のパターン形成方法。3. A third mask layer which covers a part of a portion of the patterned film to be patterned which is patterned using the sidewall as a mask and a portion which is patterned using the second mask layer as a mask. 3. The pattern forming method according to claim 2, further comprising: a step of forming a film, and a step of patterning the film to be patterned using the third mask layer as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12071294A JP3326709B2 (en) | 1994-05-10 | 1994-05-10 | Pattern formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12071294A JP3326709B2 (en) | 1994-05-10 | 1994-05-10 | Pattern formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307333A true JPH07307333A (en) | 1995-11-21 |
| JP3326709B2 JP3326709B2 (en) | 2002-09-24 |
Family
ID=14793136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12071294A Expired - Fee Related JP3326709B2 (en) | 1994-05-10 | 1994-05-10 | Pattern formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326709B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406725B1 (en) * | 2001-09-25 | 2003-11-21 | 이종덕 | Method for fabricating ultra-fine multiple patterns |
| JP2009507375A (en) * | 2005-09-01 | 2009-02-19 | マイクロン テクノロジー， インク． | Mask pattern having spacers for increasing pitch and method for forming the same |
| US7550391B2 (en) | 2006-10-17 | 2009-06-23 | Samsung Electronics Co., Ltd. | Method for forming fine patterns of a semiconductor device using double patterning |
| KR101002928B1 (en) * | 2003-11-29 | 2010-12-27 | 주식회사 하이닉스반도체 | Fabricating method of minute line in semiconductor device |
| US7914973B2 (en) | 2003-12-26 | 2011-03-29 | Samsung Electronics Co., Ltd. | Method of forming a pattern in a semiconductor device and method of forming a gate using the same |
| JP2014049739A (en) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | Pattern forming method |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
-
1994
- 1994-05-10 JP JP12071294A patent/JP3326709B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406725B1 (en) * | 2001-09-25 | 2003-11-21 | 이종덕 | Method for fabricating ultra-fine multiple patterns |
| KR101002928B1 (en) * | 2003-11-29 | 2010-12-27 | 주식회사 하이닉스반도체 | Fabricating method of minute line in semiconductor device |
| US7914973B2 (en) | 2003-12-26 | 2011-03-29 | Samsung Electronics Co., Ltd. | Method of forming a pattern in a semiconductor device and method of forming a gate using the same |
| US8409787B2 (en) | 2003-12-26 | 2013-04-02 | Samsung Electronics Co., Ltd. | Method of forming a pattern in a semiconductor device and method of forming a gate using the same |
| US8846304B2 (en) | 2003-12-26 | 2014-09-30 | Samsung Electronics Co., Ltd. | Method of forming a pattern in a semiconductor device and method of forming a gate using the same |
| US9111880B2 (en) | 2003-12-26 | 2015-08-18 | Samsung Electronics Co., Ltd. | Method of forming a pattern in a semiconductor device and method of forming a gate using the same |
| JP2009507375A (en) * | 2005-09-01 | 2009-02-19 | マイクロン テクノロジー， インク． | Mask pattern having spacers for increasing pitch and method for forming the same |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US7550391B2 (en) | 2006-10-17 | 2009-06-23 | Samsung Electronics Co., Ltd. | Method for forming fine patterns of a semiconductor device using double patterning |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP2014049739A (en) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | Pattern forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3326709B2 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219788A (en) | Bilayer metallization cap for photolithography | |
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| US5882999A (en) | Process for metallization of an insulation layer | |
| JPH09251988A (en) | Intermediate layer lithography method for removing part of intermediate layer | |
| US6509137B1 (en) | Multilayer photoresist process in photolithography | |
| JPH06216024A (en) | Method of forming metal pattern film | |
| JPH09237777A (en) | Intermediate layer lithography method by which a part of top coat is eliminated | |
| CA1219835A (en) | Metal/semiconductor deposition | |
| JP3326709B2 (en) | Pattern formation method | |
| JPH08279488A (en) | Fabrication of semiconductor device | |
| JPH07201990A (en) | Pattern forming method | |
| JPH06120211A (en) | Manufacture of semiconductor device | |
| JP3032089B2 (en) | Photomask forming method | |
| JP2737256B2 (en) | Method for manufacturing semiconductor device | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| JPH04291345A (en) | Pattern forming method | |
| JPH04144230A (en) | Semiconductor device and its manufacture | |
| JPH09232233A (en) | Intermediate layer lithography method for contracting upper layer | |
| KR100853461B1 (en) | Method for forming patterns in semiconductor device using ArF light source | |
| JPH11214371A (en) | Method for manufacturing semiconductor device | |
| JPH0258212A (en) | Manufacture of semiconductor device | |
| JPS60177627A (en) | Formation of pattern | |
| JPH05326503A (en) | Forming method of line pattern | |
| JPH0574951A (en) | Manufacture of semiconductor device | |
| JPH05136130A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |