KR101002928B1 - Fabricating method of minute line in semiconductor device - Google Patents

Fabricating method of minute line in semiconductor device Download PDF

Info

Publication number
KR101002928B1
KR101002928B1 KR20030086077A KR20030086077A KR101002928B1 KR 101002928 B1 KR101002928 B1 KR 101002928B1 KR 20030086077 A KR20030086077 A KR 20030086077A KR 20030086077 A KR20030086077 A KR 20030086077A KR 101002928 B1 KR101002928 B1 KR 101002928B1
Authority
KR
South Korea
Prior art keywords
hard mask
forming
fine
semiconductor device
line
Prior art date
Application number
KR20030086077A
Other languages
Korean (ko)
Other versions
KR20050052213A (en
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20030086077A priority Critical patent/KR101002928B1/en
Publication of KR20050052213A publication Critical patent/KR20050052213A/en
Application granted granted Critical
Publication of KR101002928B1 publication Critical patent/KR101002928B1/en

Links

Images

Abstract

본 발명은반도체 소자의 미세 라인 형성방법에 관한 것으로 특히, 포토리토그래피 공정의 해상력 한계를 극복하여 비트라인과 같이 미세한 라인을 형성하는 방법에 관한 것이다. The present invention relates to a method of forming a fine line as the bit line to overcome the limitation of the resolving power in particular, photolithography process relates to a fine-line method for forming a semiconductor device. 이를 위한 본 발명은, 반도체 소자의 미세라인 형성방법에 있어서, 반도체 기판 상에 미세라인 형성용 도전층과 제 1 하드마스크를 적층하여 형성하는 단계; The present invention therefor includes the steps of: in the fine-line method for forming a semiconductor device, formed by laminating a conductive layer for forming a fine line and the first hard mask on a semiconductor substrate; 상기 제 1 하드마스크 상에 제 2 하드마스크를 형성하되, 상기 제 2 하드마스크는 최종적으로 패터닝될 미세라인의 수의 1/2 만큼의 갯수를 갖도록 형성하는 단계; Forming the first to form a second hard mask on the hard mask and the second hard mask is to have a number of 1/2 of the number of the last fine line being patterned to; 상기 제 1 하드마스크와 식각선택비를 갖고, 동시에 제 2 하드마스크와 식각선택비를 갖는 물질을 이용하여 상기 제 2 하드마스크의 양 측벽에 스페이서 형태의 제 3 하드마스크를 형성하는 단계; Wherein said has a first hard mask and the etching selectivity, at the same time forming a second hard mask, and the third hard mask spacers form using a material having etching selectivity to said second opposing sidewalls of the hard mask; 상기 제 2 하드마스크만을 선택적으로 제거하여 상기 제 1 하드마스크 상에 상기 제 3 하드마스크만을 잔존시키는 단계; Steps of the second remaining only the third hard mask only the hard mask is selectively removed on the first hard mask; 및 상기 제 3 하드마스크 및 제 1 하드마스크를 이용하여 상기 미세라인 형성용 도전층을 패터닝하는 단계를 포함하여 이루어진다. And it comprises the step of patterning the third conductive layer and a hard mask for the first fine-line by using a hard mask is formed.
미세라인, 비트라인, 하드마스크 스페이서, 셀 오픈 마스크 Fine lines, bit lines, the hard mask spacer, the cell open mask

Description

반도체 소자의 미세 라인 형성방법{FABRICATING METHOD OF MINUTE LINE IN SEMICONDUCTOR DEVICE} Fine lines of the semiconductor device forming method {FABRICATING METHOD OF MINUTE LINE IN SEMICONDUCTOR DEVICE}

도1a 내지 도1f는 본 발명의 일실시예에 따른 미세라인 형성공정을 도시한 공정단면도. Figure 1a to 1f are cross-sectional views showing a fine line formation process in accordance with one embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명* * Description of the Related Art *

10 : 기판 10: substrate

11 : 비트라인 11: Bit Line

12 : 비트라인 하드마스크(제 1 하드마스크) 12: bit line hard mask (first hard mask)

13 : 제 2 하드마스크 13: second hard mask

14 : 제 3 하드마스크 14: Third hard mask

15 : 셀 오픈 마스크 15: the cell open mask

본 발명은 희생산화막을 이용한 미세라인 형성방법에 관한 것으로, 특히 반 도체 소자의 디자인 룰의 감소에 따른 포토리소그래피 해상력의 한계로 인해 라인 패턴의 크기를 감소시키는 것이 불가능한 상황에서 이를 극복할 수 있는 미세라인 형성공정에 관한 것이다. Microstructure in the present invention is to overcome this problem in that an impossible situation that relates to the fine line formation method using the sacrificial oxide film, in particular, due to the limits of photolithographic resolution in accordance with the reduction of the design rules of the semiconductor device reduces the size of the line pattern line relates to the forming step.

반도체 소자의 사이즈는 점차로 감소하는 추세이며, 특히 DRAM 과 같은 고집적 메모리 소자에서는 그 집적도가 날로 증가하여 수 기가(giga)급의 메모리 소자가 양상되고 있다. The size of the semiconductor element is a tendency to decrease gradually, in the high-density memory device, such as a particular DRAM is that a density increase in the number of groups of memory elements (giga) grade aspect to date.

이와같은 고집적 메모리 소자에서 비트라인 또는 워드라인과 같은 미세라인을 패터닝 하는 공정은 전술한 디자인 룰(design rule)의 감소로 인해 점차 어려워지고 있다. The step of patterning a fine line, such as a bit line or word line at the same high-density memory devices are becoming increasingly difficult because of a decrease in the above-described design rules (design rule).

즉, 패터닝 하고자 하는 라인간의 스페이스가 작아짐에 따라, 종래와 같이 포토레지스트(Photoresist) 마스크만을 이용하여 미세라인을 패터닝하고자 하는 경우에는 브리지가 발생하는 문제가 있다. That is, when according to the smaller space between the lines to be patterned, to pattern the fine lines by using only the photoresist (Photoresist) mask as in the prior art has a problem that the bridge occurs.

이를 해결하기 위해 포토레지스트의 두께를 낮추는 경우에는 패터닝공정에서 필요한 포토레지스트 마진을 확보할 수 없어, PR 의 두께를 낮추는 방법도 한계를 가지고 있다. To address this, if reducing the thickness of the photoresist is not possible to secure a margin required in a photoresist patterning process, there is also a method has a limit to reduce the thickness of the PR.

또한, 노광 에너지를 증가시켜 전술한 문제점을 해결하고자 하는 경우에는 미세라인 중에서 취약한 부분이 단락되는 현상이 나타나기 때문에 이 방법도 한계를 갖고 있다. In addition, this method also has a limit because if you wish to address the above-described problems by increasing the exposure energy, the onset of symptoms to be a vulnerable part in the fine-line short.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 포토리소그래피 공정의 해상력 한계를 극복한 미세라인 형성방법을 제공함을 그 목적으로 한다. The invention to provide an intended to solve the conventional problems described above, the fine line formation method that overcomes the resolution limit of the photolithography step for that purpose.

상기한 목적을 달성하기 위한 본 발명은, 반도체 소자의 미세라인 형성방법에 있어서, 반도체 기판 상에 미세라인 형성용 도전층과 제 1 하드마스크를 적층하여 형성하는 단계; The present invention for achieving the above object, the method comprising: in the fine-line method for forming a semiconductor device, formed by laminating a fine line form conductive layer and the first hard mask on a semiconductor substrate; 상기 제 1 하드마스크 상에 제 2 하드마스크를 형성하되, 상기 제 2 하드마스크는 최종적으로 패터닝될 미세라인의 수의 1/2 만큼의 갯수를 갖도록 형성하는 단계; Forming the first to form a second hard mask on the hard mask and the second hard mask is to have a number of 1/2 of the number of the last fine line being patterned to; 상기 제 1 하드마스크와 식각선택비를 갖고, 동시에 제 2 하드마스크와 식각선택비를 갖는 물질을 이용하여 상기 제 2 하드마스크의 양 측벽에 스페이서 형태의 제 3 하드마스크를 형성하는 단계; Wherein said has a first hard mask and the etching selectivity, at the same time forming a second hard mask, and the third hard mask spacers form using a material having etching selectivity to said second opposing sidewalls of the hard mask; 상기 제 2 하드마스크만을 선택적으로 제거하여 상기 제 1 하드마스크 상에 상기 제 3 하드마스크만을 잔존시키는 단계; Steps of the second remaining only the third hard mask only the hard mask is selectively removed on the first hard mask; 및 상기 제 3 하드마스크 및 제 1 하드마스크를 이용하여 상기 미세라인 형성용 도전층을 패터닝하는 단계를 포함하여 이루어진다. And it comprises the step of patterning the third conductive layer and a hard mask for the first fine-line by using a hard mask is formed.

본 발명은 ArF 또는 KrF 포토레지스트를 이용하는 100nm 이하의 디바이스에서 미세라인을 패터닝하는 방법에 관한 것이다. The invention relates to a method for patterning the fine line in the device of less than 100nm using an ArF or KrF photoresist.

본 발명에서는 비트라인 등과 같은 미세라인을 형성함에 있어서, 일반적으로 사용되는 포토레지스트를 이용하여 하드마스크를 형성하고 이를 이용하여 미세라인을 식각하는 방법을 피하고 다른 방법을 적용하였다. As in the present invention, to form a fine line, such as bit lines, by using a general photoresist is used to avoid a process for forming a hard mask and etched to the fine line by using this method was applied to the other.

이에 대해 간략히 설명하면 다음과 같다. This briefly described as follows.

본 발명에서는 패터닝하고자 하는 라인간 스페이스 보다 더 큰 스페이스를 갖도록 제 1 하드마스크를 패터닝하고, 상기 제 1 하드마스크의 측면에 스페이서를 형성, 이를 이용하여 상기 제 1 하드마스크 보다 그 수가 2배로 증가한 제 2 하드마스크를 형성한다. The present invention, so as to have a larger space than La human space to be patterned first patterned hard mask, the first forming a spacer on the side of the hard mask, by using this, the first, the number doubled up from hardmask 2 to form a hard mask. 이후에, 제 2 하드마스크를 이용하여 미세한 라인을 형성함으로써, 포토리소그래피 공정의 해상력 한계를 극복하여 미세라인을 형성가능케 한 발명이다. Thereafter, the second by forming a fine line by using a hard mask, a photo invention made possible to form a fine line by overcoming the resolution limits of the lithography process.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. Hereinafter to be described in detail enough to easily carry out self technical features of the present invention one of ordinary skill in the art, it will be described with reference to the accompanying drawings the preferred embodiment of the present invention.

도1a 내지 도1f는 본 발명의 일실시예에 따른 미세라인 형성공정을 도시한 단면도로써, 비트라인을 형성하는 경우를 예로 들어 설명한 도면이다. Figure 1a to 1f is a view for explaining a case of forming a bit line as a cross-sectional view showing a fine line formation process in accordance with one embodiment of the present invention as an example.

이를 참조하면, 먼저 반도체 기판(10) 상에 비트라인으로 사용되는 도전층(11)을 형성하고, 도전층(11) 상에 제 1 하드마스크(12)를 적층하여 형성한다. Referring to this, the first formed by laminating the first hard mask on a conductive layer is formed is used as the bit line on the semiconductor substrate 10 (11), conductive layers 11 and 12. 여기서, 제 1 하드마스크(12)는 비트라인 하드마스크라고도도 칭할 수 있으며, 본 발명의 일실시예에서는 제 1 하드마스크(12)로 질화막을 사용하였다. Here, the first hard mask 12 may also be referred to, also known as a bit line hard mask, in one embodiment of the present invention was used as a nitride film as the first hard mask (12).

다음으로, 제 1 하드마스크(12) 상에 제 2 하드마스크 형성용 물질을 적층하고 이를 패터닝하여 제 2 하드마스크(13)를 형성한다. Next, the first laminated to the second material for forming a hard mask on the hard mask 12 and by patterning it to form a second hard mask (13). 본 발명의 일실시예에서는 제 2 하드마스크 물질로 산화막을 사용하였으며 이때, 제 2 하드마스크(13)는 최종 적으로 패터닝 하고자 하는 비트라인의 수 보다 1/2 정도 감소된 수를 갖도록 패터닝한다. In an embodiment of the present invention it was used for the second oxide layer as a hard mask material, wherein, the second hard mask 13 is patterned so as to have the number can be reduced by more than a half of the bit lines to be patterned finally.

따라서, 제 2 하드마스크(13)를 패터닝하는 공정은 브리지에 대한 염려 없이 수행될 수 있다. Thus, the second step of patterning the hard mask 13 may be performed without concern for the bridge.

다음으로 도1b에 도시된 바와같이 제 2 하드마스크(13) 및 제 1 하드마스크(12)와도 충분한 식각선택비를 갖는 물질(14)을 전체 구조 상에 증착한다. Next, as a second hard mask 13 and the first hard mask 12 as shown in Figure 1b come depositing a material 14 having a sufficient etching selectivity to the entire structure. 본 발명의 일실시예에서는 이러한 물질로 텅스텐(W)을 사용하였다. In an embodiment of the present invention it was used as a tungsten (W) in such materials.

텅스텐(14)은 제 1 하드마스크(12)로 사용된 질화막과 충분한 식각선택비를 가지며 또한, 제 2 하드마스크(13)로 사용된 산화막과도 충분한 식각선택비를 갖는다. Tungsten 14 has a first nitride film and having a sufficient etch selectivity as a hardmask (12) Further, the second hard sufficient etching selectivity with an oxide film and used as a mask 13 ratio.

이와같이 텅스텐을 전체 구조 상에 도포한 이후에, 제 2 하드마스크(13)가 노출될 때 까지 에치벡(etch back)공정을 적용하면, 제 2 하드마스크(13)의 양 측벽에 텅스텐으로 이루어진 스페이서(14)가 형성된다. Thus after the coating of tungsten on the entire structure, the second Applying chibek (etch back) process on until the hard mask 13 is exposed, the spacer made of the tungsten on the second opposing sidewalls of the hard mask 13 (14) is formed.

이러한, 스페이서는 후속 공정을 통해 제 3 하드마스크의 역할을 수행하게 되며, 이때 텅스텐으로 구성된 제 3 하드마스크(14)의 갯수는 제 2 하드마스크(13)보다 2배 많다. Such a spacer is to serve as the third hard mask through the subsequent process, wherein a third number of the hard mask 14 composed of tungsten is often twice the second hard mask (13).

다음으로 도1c에 도시된 바와같이 습식 또는 건식식각법을 이용하여 제 2 하드마스크(13)만을 선택적으로 제거한다. Next, as a second hard mask 13 by using a wet or dry etching process as shown in Figure 1c only selectively removed. 본 발명의 일실시예에서는 제 1 하드마스크(12)로는 질화막을 사용하였고, 제 3 하드마스크(14)로는 텅스텐을 사용하였기 때문에, 산화막 식각제(oxide etchant)를 이용한 습식 또는 건식식각을 진행하면, 도1c에 도시된 바와같이 산화막으로 이루어진 제 2 하드마스크(13) 만을 선택적으로 제거할 수 있다. If in one embodiment of the present invention proceeds to the first hard mask (12) includes was used as a nitride film, a third hard mask (14) includes because using tungsten, wet or dry etched using the oxide etchant (oxide etchant) It can be only selectively removed by the second hard mask 13 made of an oxide film, as shown in Figure 1c.

그리고, 도1c에 도시된 도면부호 15는 셀 오픈 마스크를 지칭한다. And, a reference numeral 15 shown in Figure 1c refers to the cell open mask.

전술한 습식 또는 건식식각공정을 진행 할 경우, 주변회로 영역에 형성된 라인들은 그 사이즈를 그대로 유지할 필요가 있을 수도 있는데, 이 경우에는 셀 오픈 마스크(15)를 이용하여 셀 영역만을 오픈시킨 후 습식식각공정을 진행한다. If the progress of the above wet or dry etching process, there may be a line formed on the peripheral circuit region are necessary to keep its size as it is, in this case, wet etching was open only the cell area using the cell open mask 15 and it proceeds the process.

따라서, 이때에는 주변회로 영역에 형성된 제 2 하드마스크(13)는 제거되지 않기 때문에, 주변회로에서는 라인 사이즈를 그대로 유지할 수 있다. Therefore, this case because they are not removed, the second hard mask 13 formed on the peripheral circuit region, in the peripheral circuit can be maintained as the line size.

다음으로 도1d에 도시된 바와같이 셀 오픈 마스크를 제거하고 세정공정을 진행한다. Next, remove the open mask cell as shown in Figure 1d and proceeds to the washing step.

다음으로 도1e에 도시된 바와같이 제 3 하드마스크(14)를 이용하여 제 1 하드마스크(12)를 패터닝한다. Next the use of the third hard mask 14 as shown in Figure 1e is patterned to the first hard mask (12). 본 발명의 일실시예에서 제 3 하드마스크(14)는 텅스텐(W)이며, 제 1 하드마스크(12)는 질화막이므로 제 3 하드마스크를 이용하면 제 1 하드마스크(12)를 충분히 패터닝 할 수 있다. The third hard mask 14. In one embodiment of the present invention is tungsten (W), and the first hard mask 12 is a nitride film, so the third Using the hard mask can be sufficiently pattern the first hardmask 12 have.

최종적으로 비트라인을 패턴닝 한 후에, 잔존한 제 1 하드마스크(12)의 두께를 두껍게 유지할 필요가 있을 경우에는, 도1e에 도시된 바와같이 제 3 하드마스크(14)를 이용하여 제 1 하드마스크(12)를 패터닝하고(이 경우, 제 3 하드마스크는 텅스텐이고, 제 1 하드마스크는 질화막 이므로, 텅스텐을 배리어로 하여 질화막 식각을 진행하게 되면, 선택비가 우수하여 도1e에 도시된 바와같이 제 1 하드마스크를 패터닝할 수 있다. After finally a pattern of the bit line turning, when it is necessary thicker maintain the thickness of a remaining first hard mask 12, using a third (14) hard mask as shown in Figure 1e the first hard patterning a mask 12 (in this case, the third and the hard mask is tungsten, the first when the hard mask because it is a nitride film, to proceed with the nitride etch the tungsten with a barrier, as selectivity superior to shown in Figure 1e it is possible to pattern the first hardmask.

다음으로 도1e에 도시된 바와이 제 1 하드마스크(12)와 제 3 하드마스크를 이용하여 최종적으로 비트라인(11)을 패터닝한다. Using the following as the bawayi the first hard mask 12 and the third hard mask shown in Figure 1e is patterned finally bit line 11.

전술한 바와같이 본 발명에서는 미세라인을 패터닝함에 있어서, 최종적으로 패터닝할 타겟보다 큰 스페이스를 갖도록 제 2 하드마스크를 형성한 후, 제 2 하드마스크와 식각선택비를 갖는 물질을 이용하여 제 2 하드마스크의 양 측벽에 스페이서를 형성한다. In the present invention, as described above, according as the patterning of the fine line, so as to have a larger space than the target to make the final patterning after the formation of the second hard mask, by using a material having a second hard mask and the etching selectivity second hard forming a spacer on both side walls of the mask. 여기서, 스페이서는 제 3 하드마스크의 역할을 하게 된다. Here, the spacer is to serve as the third hard mask.

다음으로 상기 제 2 하드마스크만을 선택적으로 제거하면, 제 2 하드마스크보다 2배 수를 갖는 제 3 하드마스크만이 남게 되며, 이를 이용하면 미세라인을 브리지 유발없이 패터닝할 수 있다. If then removed in the second hard mask to only selectively, only the second hard mask 3 having a number twice that of the hard mask is left, it can be patterned without causing a bridge fine line by using it.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention as described above has the above-described embodiment and not limited by the accompanying drawings, the present invention is the art to which the present is a number of changes and modifications are possible within the without departing from the spirit scope invention in will be apparent to those skilled in the art.

본 발명을 적용하면 포토리소그래피 공정의 해상력 한계를 극복하여 미세한 라인을 브리지 없이 패터닝할 수 있기 때문에 공정마진을 확보할 수 있는 장점이 있다. When applying the present invention can advantageously secure a process margin it is possible to pattern the fine line to overcome the resolution limit of the photolithographic process with no bridge.

Claims (5)

  1. 반도체 소자의 미세라인 형성방법에 있어서, In the fine line formation method of the semiconductor device,
    반도체 기판 상에 미세라인 형성용 도전층과 제 1 하드마스크를 적층하여 형성하는 단계; Forming by laminating a conductive layer for forming a fine line and the first hard mask on a semiconductor substrate;
    상기 제 1 하드마스크 상에 제 2 하드마스크를 형성하되, 상기 제 2 하드마스크는 최종적으로 패터닝될 미세라인의 수의 1/2 만큼의 갯수를 갖도록 형성하는 단계; Forming the first to form a second hard mask on the hard mask and the second hard mask is to have a number of 1/2 of the number of the last fine line being patterned to;
    상기 제 1 하드마스크와 식각선택비를 갖고, 동시에 제 2 하드마스크와 식각선택비를 갖는 물질을 이용하여 상기 제 2 하드마스크의 양 측벽에 스페이서 형태의 제 3 하드마스크를 형성하는 단계; Wherein said has a first hard mask and the etching selectivity, at the same time forming a second hard mask, and the third hard mask spacers form using a material having etching selectivity to said second opposing sidewalls of the hard mask;
    상기 제 2 하드마스크만을 선택적으로 제거하여 상기 제 1 하드마스크 상에 상기 제 3 하드마스크만을 잔존시키는 단계; Steps of the second remaining only the third hard mask only the hard mask is selectively removed on the first hard mask; And
    상기 제 3 하드마스크 및 제 1 하드마스크를 이용하여 상기 미세라인 형성용 도전층을 패터닝하는 단계 The third hard mask, and the step of patterning the conductive layer for forming a fine line by using the first hard mask
    를 포함하는 반도체 소자의 미세라인 형성방법. Fine line formation method of a semiconductor device comprising a.
  2. 제 1 항에 있어서, According to claim 1,
    상기 제 1 하드마스크는 질화막이고, 상기 제 2 하드마스크는 산화막이며, 상기 제 3 하드마스크는 텅스텐 인 것을 특징으로 하는 반도체 소자의 미세라인 형성방법. The first hard mask and the nitride film, the second hard mask, and the oxide film, the third hard mask is fine-line method for forming a semiconductor device, characterized in that tungsten.
  3. 제 1 항에 있어서, According to claim 1,
    상기 제 2 하드마스크만을 선택적으로 제거하여 상기 제 1 하드마스크 상에 상기 제 3 하드마스크만을 잔존시키는 단계는, Steps of the second remaining only the third hard mask only the hard mask is selectively removed on the first hard mask,
    건식식각을 이용하는 것을 특징으로 하는 반도체 소자의 미세라인 형성방법. Fine line formation method of the semiconductor device characterized by using a dry etch.
  4. 제 1 항에 있어서, According to claim 1,
    상기 제 2 하드마스크만을 선택적으로 제거하여 상기 제 1 하드마스크 상에 상기 제 3 하드마스크만을 잔존시키는 단계는, Steps of the second remaining only the third hard mask only the hard mask is selectively removed on the first hard mask,
    습식식각을 이용하는 것을 특징으로 하는 반도체 소자의 미세라인 형성방법. Fine line formation method of the semiconductor device characterized by using the wet etching.
  5. 제 1 항에 있어서, According to claim 1,
    상기 반도체 소자는 셀 영역과 주변회로영역을 구비한 소자이며, The semiconductor device is a device having a cell region and a peripheral circuit region,
    상기 제 2 하드마스크만을 선택적으로 제거하여 상기 제 1 하드마스크 상에 상기 제 3 하드마스크만을 잔존시키는 단계는, Steps of the second remaining only the third hard mask only the hard mask is selectively removed on the first hard mask,
    셀 오픈 마스크를 이용하여 셀 영역만을 오픈시키는 단계; Comprising only the open cell area using the cell open mask;
    습식식각 또는 건식식각을 적용하여 상기 제 2 하드마스크만을 선택적으로 제거하는 단계; Only the step of selectively removing the second hard mask by applying the wet etching or dry etching; And
    상기 셀 오픈 마스크를 제거하고 세정공정을 수행하는 단계 Removing the open-cell mask and perform a cleaning process
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세라인 형성방법. The fine line formation method of a semiconductor device according to claim 1, further comprising.
KR20030086077A 2003-11-29 2003-11-29 Fabricating method of minute line in semiconductor device KR101002928B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030086077A KR101002928B1 (en) 2003-11-29 2003-11-29 Fabricating method of minute line in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030086077A KR101002928B1 (en) 2003-11-29 2003-11-29 Fabricating method of minute line in semiconductor device

Publications (2)

Publication Number Publication Date
KR20050052213A KR20050052213A (en) 2005-06-02
KR101002928B1 true KR101002928B1 (en) 2010-12-27

Family

ID=37248318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030086077A KR101002928B1 (en) 2003-11-29 2003-11-29 Fabricating method of minute line in semiconductor device

Country Status (1)

Country Link
KR (1) KR101002928B1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR100843236B1 (en) * 2007-02-06 2008-07-03 삼성전자주식회사 Method of forming fine patterns of semiconductor device using double patterning process
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
KR100899397B1 (en) * 2008-03-05 2009-05-27 주식회사 하이닉스반도체 Method for forming small patterns by using spacer patterning technology
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR101566405B1 (en) 2009-01-07 2015-11-05 삼성전자주식회사 Pattern forming method of the semiconductor element

Also Published As

Publication number Publication date
KR20050052213A (en) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100942862B1 (en) Integrated circuit fabrication
JP5385551B2 (en) Doubling the frequency of using a spacer mask
JP5453650B2 (en) Pitch reduction techniques and systems including the same using a spacer deposition are executed alternately in the semiconductor device manufacturing
US7202174B1 (en) Method of forming micro pattern in semiconductor device
US7115525B2 (en) Method for integrated circuit fabrication using pitch multiplication
KR100540475B1 (en) Method for fabrication of semiconductor device capable of forming fine pattern
US7842601B2 (en) Method of forming small pitch pattern using double spacers
CN101681812B (en) Pitch multiplication using self-assembling materials
JP3406302B2 (en) Method of forming a fine pattern, a method of manufacturing a semiconductor device and a semiconductor device
KR101091298B1 (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
KR101732936B1 (en) Method for forming fine patterns of a semiconductor device
CN1327292C (en) Method for making self-alignment component
US6475891B2 (en) Method of forming a pattern for a semiconductor device
KR101483804B1 (en) Single spacer process for multiplying pitch by a factor greater than two and related intermediate ic structures
JP4822077B2 (en) Conversion of the mask material
CN101292327B (en) Method of forming pitch multipled contacts
US20060024945A1 (en) Method for fabricating semiconductor device using amorphous carbon layer as sacrificial hard mask
KR100905157B1 (en) Method for forming fine pattern of semiconductor device
US6309926B1 (en) Thin resist with nitride hard mask for gate etch application
US6818141B1 (en) Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines
CN100576463C (en) Method for forming a pattern in semiconductor device with double exposure technology
JP2008124444A (en) Method for forming fine pattern of semiconductor device
JP4271243B2 (en) Method of forming an integrated circuit pattern
US20190148135A1 (en) Methods for device fabrication using pitch reduction
KR20090073157A (en) Efficient pitch multiplication process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee