JPH07297380A - Connection structure of wiring and manufacture thereof - Google Patents

Connection structure of wiring and manufacture thereof

Info

Publication number
JPH07297380A
JPH07297380A JP8657794A JP8657794A JPH07297380A JP H07297380 A JPH07297380 A JP H07297380A JP 8657794 A JP8657794 A JP 8657794A JP 8657794 A JP8657794 A JP 8657794A JP H07297380 A JPH07297380 A JP H07297380A
Authority
JP
Japan
Prior art keywords
titanium
wiring
connection structure
silicide
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8657794A
Other languages
Japanese (ja)
Other versions
JP3297776B2 (en
Inventor
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8657794A priority Critical patent/JP3297776B2/en
Publication of JPH07297380A publication Critical patent/JPH07297380A/en
Application granted granted Critical
Publication of JP3297776B2 publication Critical patent/JP3297776B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To obtain a structure which is excellent in the controllability of the film thickness of a silicide layer formed finally, has a high barrier property and is excellent in a crystal wiring of an upper-layer wiring, and a manufacture thereof, in a wiring structure having a wiring layer constituted of an Al-series material or the like on a Ti-series laminated film on a ground semiconductor. CONSTITUTION:In a connecting structure of a wiring connecting a wiring layer of Al or the like with a semiconductor of Si or the like electrically, TiN(200) 15/Ti(110) 14/silicide 12 or Ti(002)/TiN(111)/Ti(002)/Ti(111)/silicide or Ti(002)/TiN (111)/TiN(200)/Ti(111)/silicide are laminated in this sequence from the wiring layer side. A crystal growth is controlled by changing sharply a sputtering power on the target side or a bias on the substrate surface side or by changing sharply the flow rate of Ar, in the process of film formation of each layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、配線の接続構造及びそ
の製造方法に関する。本発明は、特に、微細化・集積化
した半導体装置における配線の接続構造及びその製造方
法として好ましく用いることができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring connection structure and a manufacturing method thereof. INDUSTRIAL APPLICABILITY The present invention can be particularly preferably used as a wiring connection structure in a miniaturized / integrated semiconductor device and a manufacturing method thereof.

【０００２】[0002]

【従来の技術とその問題点】素子の微細化に伴い、配線
信頼性は厳しさを増している。特にトランジスタのシャ
ロージャンクション化に対して、電気的オーミックコン
タクトを得るために成膜する金属と下地半導体例えばＳ
ｉを界面反応させることでなじませ、良好な電気的接続
を得ることが行われている。しかし、この場合、反応を
進行させ過ぎると金属がシャロージャンクションを突き
抜け、接合リークを悪化させる。反面、反応が不十分で
あるとオーミック接合が得られず、不安定な電気特性と
なる問題を有する。2. Description of the Related Art With the miniaturization of elements, wiring reliability is becoming more severe. Particularly for a shallow junction of a transistor, a metal and a base semiconductor such as S for forming an electric ohmic contact are formed.
It is known that i is made to react by interfacial reaction to obtain good electrical connection. However, in this case, if the reaction proceeds too much, the metal penetrates through the shallow junction and deteriorates the junction leak. On the other hand, if the reaction is insufficient, ohmic contact cannot be obtained and unstable electrical characteristics occur.

【０００３】ここで、従来のＭＯＳＬＳＩプロセス例を
以下に示す。図７ないし図９を参照する。An example of a conventional MOSLSI process is shown below. Please refer to FIG. 7 to FIG.

【０００４】（ａ）基板１に素子分離構造２（ＬＯＣＯ
Ｓ）及びゲート配線（ゲート材４、ゲート絶縁膜４１を
備え、側壁にＬＤＤ構造６ａ，６ｂ形成用のサイドウォ
ール５ａ，５ｂを有する）、ソース／ドレイン領域３
ａ，３ｂを形成させることで、ＭＯＳトランジスタ（Ｍ
ＯＳＦＥＴ）を形成する（図７）。 （ｂ）層間絶縁膜７の形成及び接続孔８の形成を行う
（図８）。 （ｃ）接続孔８内にＢｌｋ−Ｗ（ブランケットタングス
テン）等で埋め込みを行って、埋め込みメタル配線９と
する。さらにその上にＡｌ−Ｓｉ等のＡｌ系合金を成膜
しパターニングすることで、配線領域１０を形成する
（図９）。（なお、９′，１１は、それぞれ配線９，１
０の下地材料である）。(A) An element isolation structure 2 (LOCO
S) and gate wiring (the gate material 4 and the gate insulating film 41 are provided, and the sidewalls 5a and 5b for forming the LDD structures 6a and 6b are provided), the source / drain regions 3
By forming a and 3b, the MOS transistor (M
OSFET) is formed (FIG. 7). (B) The interlayer insulating film 7 and the connection hole 8 are formed (FIG. 8). (C) The contact hole 8 is filled with Blk-W (blanket tungsten) or the like to form a buried metal wiring 9. Further, an Al-based alloy such as Al-Si is formed thereon and patterned to form the wiring region 10 (FIG. 9). (Note that 9'and 11 are wirings 9 and 1, respectively.
0 base material).

【０００５】上記プロセス例により素子を形成させる
が、従来は配線１０と基板１をなすＳｉとの接続は下地
層９′としてＴｉを用いてこの接続を行っており、Ｔｉ
の反応が不十分だとオーミック接合が得られず、Ｔｉと
Ｓｉの反応が進み過ぎると接合リークが問題になる。Although the element is formed by the above process example, conventionally, the wiring 10 and the Si forming the substrate 1 are connected by using Ti as the underlying layer 9 '.
If the reaction is insufficient, ohmic contact cannot be obtained, and if the reaction between Ti and Si proceeds too much, junction leakage becomes a problem.

【０００６】ＴｉとＳｉの反応を制御する手法として、
従来はＴｉ成膜後の熱処理が重要なパラメータとなる
が、成膜後の熱履歴は、実質その後のＣＶＤ酸化膜成膜
等を繰り返すことでプロセスが変更するとそのたびに熱
履歴も変わることになるもので、これにより結局、従来
プロセスでは、熱処理によるＴｉとＳｉとの反応の制御
は管理が行われていないのが現状である。これもＴｉと
Ｓｉの反応性の制御要因が熱処理条件のみであることが
問題であり、反応パラメータが曖昧であるところに一番
の問題を有すると考えられる。As a method for controlling the reaction between Ti and Si,
Conventionally, the heat treatment after Ti film formation is an important parameter, but the heat history after film formation is that the heat history changes every time the process is changed by repeating CVD oxide film formation after that. Therefore, in the end, in the conventional process, the control of the reaction between Ti and Si by the heat treatment is not managed at present. This is also a problem that the factor for controlling the reactivity between Ti and Si is only the heat treatment condition, and it is considered that the most problem is that the reaction parameters are ambiguous.

【０００７】[0007]

【発明の目的】本発明は上記従来技術の問題点を解決し
て、最終的に形成するシリサイド層の膜厚制御性を良好
にし、また、バリア性が高く、かつ上層配線の結晶配線
の良い構造の配線の接続構造及びその製造方法を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art, improves the controllability of the thickness of the silicide layer to be finally formed, has a high barrier property, and has good crystal wiring of the upper wiring. An object of the present invention is to provide a structure wiring connection structure and a manufacturing method thereof.

【０００８】[0008]

【目的を達成するための手段】本出願の請求項１の発明
は、配線層と半導体とを電気的に接続する配線の接続構
造において、配線層の側から、少なくともチタンナイト
ライド／チタン／チタンシリサイドの配線構造を備える
とともに、該チタンナイトライド及びチタンの結晶方位
が、同じく配線層の側からチタンナイトライド（２０
０）／チタン（１１０）であることを特徴とする配線の
接続構造であって、これにより上記目的を達成するもの
である。According to a first aspect of the present invention, in a wiring connection structure for electrically connecting a wiring layer and a semiconductor, at least titanium nitride / titanium / titanium is provided from the wiring layer side. In addition to having a silicide wiring structure, the crystallographic orientation of the titanium nitride and titanium is the same as that of the titanium nitride (20
0) / titanium (110), which is a connection structure for wiring, and achieves the above object.

【０００９】本出願の請求項２の発明は、配線層と半導
体とを電気的に接続する配線の接続構造において、配線
層の側から、チタン／チタンナイトライド／チタン／チ
タン／チタンシリサイドの配線構造を備えるとともに、
該チタン及びチタンナイトライドの結晶方位が、同じく
配線層の側からチタン（００２）／チタンナイトライド
（１１１）／チタン（００２）／チタン（１１０）であ
ることを特徴とする配線の接続構造であって、これによ
り上記目的を達成するものである。According to a second aspect of the present invention, in a wiring connection structure for electrically connecting a wiring layer and a semiconductor, a wiring of titanium / titanium nitride / titanium / titanium / titanium silicide is provided from the wiring layer side. With the structure,
In the connection structure of the wiring, the crystal orientation of the titanium and the titanium nitride is titanium (002) / titanium nitride (111) / titanium (002) / titanium (110) from the side of the wiring layer. Therefore, this achieves the above object.

【００１０】本出願の請求項３の発明は、配線層と半導
体とを電気的に接続する配線の接続構造において、配線
層の側から、チタン／チタンナイトライド／チタン／チ
タン／チタンシリサイドの配線構造を備えるとともに、
該チタン及びチタンナイトライドの結晶方位が、同じく
配線層の側からチタン（００２）／チタンナイトライド
（１１１）／チタンナイトライド（２００）／チタン
（１１であることを特徴とする配線の接続構造であっ
て、これにより上記目的を達成するものである。According to a third aspect of the present invention, in a connection structure of wiring for electrically connecting a wiring layer and a semiconductor, a wiring of titanium / titanium nitride / titanium / titanium / titanium silicide is provided from the wiring layer side. With the structure,
The crystal orientation of the titanium and titanium nitride is titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium (11) from the side of the wiring layer. Therefore, the above object is achieved thereby.

【００１１】本出願の請求項４の発明は、配線層と半導
体とを電気的に接続する配線の接続構造であって、配線
層の側からそれぞれ、チタンナイトライド（２００）／
チタン（１１０）／チタンシリサイドの配線構造、また
はチタン（００２）／チタンナイトライド（１１１）／
チタン（００２）／チタン（１１０）／チタンシリサイ
ドの配線構造、またはチタン（００２）／チタンナイト
ライド（１１１）／チタンナイトライド（２００）／チ
タン（１１０）／チタンシリサイドの配線構造をとる配
線の接続構造をスパッタ法を用いて形成する製造方法で
あって、各層の成膜中にターゲット側のスパッタパワー
もしくは基板表面側のバイアスを急峻に変化させること
により結晶成長を制御することを特徴とする配線の接続
構造の製造方法であって、これにより上記目的を達成す
るものである。According to a fourth aspect of the present invention, there is provided a wiring connection structure for electrically connecting a wiring layer and a semiconductor, wherein the titanium nitride (200) /
Wiring structure of titanium (110) / titanium silicide, or titanium (002) / titanium nitride (111) /
A wiring structure of titanium (002) / titanium (110) / titanium silicide or a wiring structure of titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium (110) / titanium silicide A manufacturing method for forming a connection structure using a sputtering method, characterized in that crystal growth is controlled by abruptly changing the sputtering power on the target side or the bias on the substrate surface side during the formation of each layer. A method of manufacturing a wiring connection structure, which achieves the above object.

【００１２】本出願の請求項５の発明は、配線層と半導
体とを電気的に接続する配線の接続構造であって、配線
層の側からそれぞれ、チタンナイトライド（２００）／
チタン（１１０）／チタンシリサイドの配線構造、また
はチタン（００２）／チタンナイトライド（１１１）／
チタン（００２）／チタン（１１０）／チタンシリサイ
ドの配線構造、またはチタン（００２）／チタンナイト
ライド（１１１）／チタンナイトライド（２００）／チ
タン（１１０）／チタンシリサイドの配線構造をとる配
線の接続構造をスパッタ法を用いて形成する製造方法で
あって、各層の成膜中にＡｒ流量を急峻に変化させて成
膜することにより結晶成長を制御することを特徴とする
配線の接続構造の製造方法であって、これにより上記目
的を達成するものである。According to a fifth aspect of the present invention, there is provided a wiring connection structure for electrically connecting a wiring layer and a semiconductor, wherein titanium nitride (200) /
Wiring structure of titanium (110) / titanium silicide, or titanium (002) / titanium nitride (111) /
A wiring structure of titanium (002) / titanium (110) / titanium silicide or a wiring structure of titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium (110) / titanium silicide A method for manufacturing a connection structure using a sputtering method, characterized in that crystal growth is controlled by forming the film by rapidly changing the Ar flow rate during film formation of each layer. A manufacturing method for achieving the above object.

【００１３】本出願の請求項６の発明は、配線層はアル
ミニウムもしくはアルミニウム合金膜、もしくはＷ膜と
し、半導体はＳｉとしたことを特徴とする請求項４また
は５に記載の配線の接続構造の製造方法であって、これ
により上記目的を達成するものである。According to a sixth aspect of the present invention, the wiring layer is an aluminum or aluminum alloy film or a W film, and the semiconductor is Si. A manufacturing method for achieving the above object.

【００１４】本出願の請求項７の発明は、各金属膜を成
膜後、同一装置内で熱処理を加えることを特徴とする請
求項４ないし６のいずれかに記載の配線の接続構造の製
造方法であって、これにより上記目的を達成するもので
ある。According to the invention of claim 7 of the present application, after forming each metal film, heat treatment is applied in the same apparatus, and the manufacturing method of the wiring connection structure according to any one of claims 4 to 6. A method for achieving the above object.

【００１５】本発明は、問題点であった下地ＳｉとＴｉ
との反応を、その後の熱履歴が変化しても一定になるよ
うに制御できる接続構造を与えるものである。本発明
は、本発明者による以下の知見により完成されたもので
ある。The present invention is problematic in the underlying Si and Ti.
It provides a connection structure that can control the reaction with and to be constant even if the thermal history changes thereafter. The present invention has been completed based on the following findings by the present inventor.

【００１６】ＴｉＳｉ2 化反応には、形成するＴｉの結
晶配向に強く依存することがわかっている。形成するＴ
ｉが（００２）配向の場合は、下地Ｓｉとの反応性が強
くなることが実験により確かめられている。It has been known that the TiSi 2 conversion reaction strongly depends on the crystal orientation of Ti to be formed. Forming T
It has been confirmed by experiments that when i has a (002) orientation, the reactivity with the underlying Si becomes stronger.

【００１７】そこで、本発明は、接続構造を反応性の強
いＴｉ（００２）と接続することで、形成するシリサイ
ドの膜厚も制御できるようにした。（Ｔｉの配向性に対
するＳｉとの反応性については、‘９３年春季、第４０
回応用物理学会予稿集３０ａ−ＺＹ−１参照）。Therefore, in the present invention, the film thickness of the silicide to be formed can be controlled by connecting the connection structure to Ti (002), which has a strong reactivity. (For the reactivity of Si with respect to the orientation of Ti, see the spring of 1993, No. 40.
(See 30th Applied Physics Society Proceedings 30a-ZY-1).

【００１８】また、Ｔｉ（００２）配向制御法として、
スパッタパワーの変化、バイアススパッタ等の適用があ
る。これらのパワーをスパッタ中に連続的に変化させる
ことで各種コンタクト構造を得る製造方法である。図６
には、Ａｌ系材料であるＡｌ（１１１）と配向しやすい
Ｔｉ，ＴｉＮの一覧を示す（１９９２ Ｓｙｍｐｏｓｉ
ｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）。Further, as a Ti (002) orientation control method,
There are changes in sputter power, application of bias sputter, and the like. It is a manufacturing method for obtaining various contact structures by continuously changing these powers during sputtering. Figure 6
Shows a list of Ti and TiN which are easily oriented with Al (111) which is an Al-based material (1992 Symposo).
um on VLSI Technology).

【００１９】[0019]

【作用】本発明によれば、ＴｉとＳｉが接触している部
分で、シリサイド化反応が進行するが、その際、反応し
やすいＴｉ結晶、反応しにくいＴｉ結晶をその膜厚を制
御して形成しているので、最終的に形成するシリサイド
層の膜厚制御性が良くなる。According to the present invention, the silicidation reaction proceeds at the portion where Ti and Si are in contact with each other. Since it is formed, the film thickness controllability of the finally formed silicide layer is improved.

【００２０】また、バリア性の高いＴｉＮ（２００）と
Ａｌ（１１１）配向しやすいＴｉＮ（１１１）をそれぞ
れ目的別に形成するので、バリア性が高くかつ上層配線
の結晶配向のよい構造の配線を形成できる。Further, since TiN (200) having a high barrier property and TiN (111) having a high Al (111) orientation are formed for each purpose, a wiring having a high barrier property and a good crystal orientation of the upper wiring is formed. it can.

【００２１】[0021]

【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定受けるものではない。Embodiments of the present invention will be described below with reference to the drawings. However, as a matter of course, the present invention is not limited to the following examples.

【００２２】実施例１ 本実施例に係る配線の接続構造は、図１に示すように、
配線層１０と半導体１（ここではＳｉ半導体基板）とを
電気的に接続する配線の接続構造であって、配線層１０
の側から、少なくともチタンナイトライド（結晶方位
（２００））１５／チタン１４（結晶方位（１１０））
／チタンシリサイド１２の配線構造を備えるものであ
る。但し本実施例では特に、チタン（結晶方位（００
２））１３をチタン１４とチタンシリサイド１２との間
に介在させて、ＴｉＮ（２００）１５／Ｔｉ（１１０）
１４／Ｔｉ（００２）１３／ＴｉＳｉ2 の構造とした。
シリサイド化を容易に進行させるためである。Example 1 A wiring connection structure according to this example is as shown in FIG.
A wiring connection structure for electrically connecting the wiring layer 10 and the semiconductor 1 (here, a Si semiconductor substrate) is provided.
From the side of at least titanium nitride (crystal orientation (200)) 15 / titanium 14 (crystal orientation (110))
/ Titanium silicide 12 wiring structure. However, particularly in this embodiment, titanium (crystal orientation (00
2)) 13 is interposed between titanium 14 and titanium silicide 12, and TiN (200) 15 / Ti (110)
The structure is 14 / Ti (002) 13 / TiSi 2 .
This is to facilitate the silicidation.

【００２３】即ち、本実施例においては、Ｔｉの結晶性
を制御する方法として、デジタル的にスパッタパワーを
制御することで、シリサイド化を、例えば次のように行
うようにした。まず、２０ｎｍ程度だけシリサイドを形
成させる程度のＴｉ（００２）結晶を１０ｎｍ形成させ
る。さらに醸造にＴｉ（１１０）結晶配向のＴｉを形成
させ、その上に配向しやすいＴｉ（２００）配向結晶を
形成させる。この上にＢｌｋ−Ｗ（ブランケットタング
ステン）を形成させたコンタクト構造を得ることで、安
定したコンタクト及び高バリア性を有する構造とする。That is, in the present embodiment, as a method of controlling the crystallinity of Ti, the silicidation is performed as follows by digitally controlling the sputtering power. First, a Ti (002) crystal having a thickness of about 20 nm is formed to a thickness of 10 nm. Further, Ti having a Ti (110) crystal orientation is formed in brewing, and a Ti (200) oriented crystal that is easily oriented is formed on the Ti. By obtaining a contact structure in which Blk-W (blanket tungsten) is formed on this, a structure having stable contact and high barrier property is obtained.

【００２４】以下に本実施例のプロセスを詳述する。図
２を参照する。 （ａ）素子分離領域２及びゲート材４及びゲート絶縁膜
４１から成るゲート領域、さらにＬＤＤ構造６ａ，６
ｂ、及びサイドウォール５ａ，５ｂ形成後、ソース／ド
レインイオン注入を行い、ソース／ドレイン領域３ａ，
３ｂを備えたＭＯＳトランジスタを形成する（図２
（ａ））。 （ｂ）ＳｉＯ2 層間膜７の成膜を下記条件により行う。 条件 ガス ＴＥＯＳ＝５０ｓｃｃｍ 温度 ７２０℃ 圧力 ４０Ｐａ 膜厚 ６００ｎｍThe process of this embodiment will be described in detail below. Please refer to FIG. (A) Element isolation region 2, gate material 4 and gate region composed of gate insulating film 41, and LDD structures 6a, 6
b and the sidewalls 5a and 5b are formed, source / drain ion implantation is performed to form source / drain regions 3a,
Form a MOS transistor with 3b (FIG. 2
(A)). (B) The SiO 2 interlayer film 7 is formed under the following conditions. Condition gas TEOS = 50 sccm Temperature 720 ° C. Pressure 40 Pa Film thickness 600 nm

【００２５】次いでレジストパターニングを行い、下記
条件のエッチングにより、接続孔８を形成する（図２
（ｂ））。 ドライエッチング条件 ガスＣ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ （ｃ）配線材料を形成させる。ここでは、接続孔８内の
埋め込みは、埋め込み材９としてブランケットＷを用い
て形成するが、まず、Ｗ密着層であるＴｉＮ／Ｔｉを形
成させる。本実施例では、次のように、結晶方位が（０
０２）であるＴｉを成膜し、次に結晶方位が（０１１）
であるＴｉを成膜し、更に結晶方位が（２００）である
ＴｉＮを成膜する。Next, resist patterning is performed, and the connection hole 8 is formed by etching under the following conditions (FIG. 2).
(B)). Dry etching conditions Gas C 4 F 8 = 50 sccm RF power 1200 W Pressure 2 Pa (c) Wiring material is formed. Here, the filling in the connection hole 8 is performed by using the blanket W as the filling material 9, but first, TiN / Ti which is the W adhesion layer is formed. In this embodiment, the crystal orientation is (0
02) Ti film is formed, and then the crystal orientation is (011)
Then, a Ti film having a crystal orientation of (200) is formed.

【００２６】まず、下記条件でＴｉ（００２）１３を形
成する。 条件 Ｔｉ形成条件 パワー ８ｋＷ 成膜温度 １５０℃ Ａｒ １００ｓｃｃｍ 膜厚 １０ｎｍ 圧力 ０．４７Ｐａ 上記により、Ｔｉ（００２）配向結晶１３を形成する。First, Ti (002) 13 is formed under the following conditions. Conditions Ti formation conditions Power 8 kW Film formation temperature 150 ° C. Ar 100 sccm Film thickness 10 nm Pressure 0.47 Pa The Ti (002) oriented crystal 13 is formed as described above.

【００２７】更に連続してＴｉ成膜パワーのみを２ｋＷ
に変化させて、Ｔｉ（０１１）１４を膜厚２０ｎｍ形成
させる。Further, only the Ti film forming power is continuously increased to 2 kW.
To form Ti (011) 14 with a film thickness of 20 nm.

【００２８】更に、下記条件でＴｉＮ（２００）１５を
形成させる。 ＴｉＮ形成条件 パワー ５ｋＷ ガス Ａｒ／Ｎ2 ＝４０／７０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 ７０ｎｍFurther, TiN (200) 15 is formed under the following conditions. TiN forming condition power 5 kW gas Ar / N 2 = 40/70 sccm pressure 0.47 Pa film thickness 70 nm

【００２９】熱処理を４５０℃、６０秒間、Ｎ2 雰囲気
中で実施する。Heat treatment is carried out at 450 ° C. for 60 seconds in a N 2 atmosphere.

【００３０】次に、下記条件で埋め込み材９であるＷを
形成する。 Ｗ形成条件 ガス Ａｒ／Ｎ2 ／Ｈ2 ／ＷＦ6 ＝２２００／３００／５００／７５ｓｃｃｍ 温度 ４５０℃ 圧力 １０６４０Ｐａ 膜厚 ４００ｎｍ 上記によって、図２（ｃ）の構造を得る。Next, W as the filling material 9 is formed under the following conditions. W formation condition gas Ar / N 2 / H 2 / WF 6 = 2200/300/500/75 sccm temperature 450 ° C. pressure 10640 Pa film thickness 400 nm By the above, the structure of FIG. 2C is obtained.

【００３１】（ｄ）次に、Ａｌ／Ｔｉの配線を形成させ
る。まず、バリア層１１としてＴｉを下記条件で成膜す
る。 Ｔｉ成膜条件例 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７Ｐａ(D) Next, an Al / Ti wiring is formed. First, Ti is deposited as the barrier layer 11 under the following conditions. Ti film forming condition example Power 4 kW Film forming temperature 150 ° C. Gas Ar = 100 sccm Film thickness 30 nm Pressure 0.47 Pa

【００３２】さらに上層配線層１０として、下記条件で
Ａｌを成膜する。 Ａｌ成膜条件例 パワー ２２．５ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝５０ｓｃｃｍ 膜厚 ０．５μｍ 圧力 ０．４７ＰａFurther, as the upper wiring layer 10, Al is deposited under the following conditions. Example of Al film forming conditions Power 22.5 kW Film forming temperature 150 ° C. Gas Ar = 50 sccm Film thickness 0.5 μm Pressure 0.47 Pa

【００３３】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ／Ｔｉ配線層を形成させ
る。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓ
ｃｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６Ｐａ これによって、図１の配線の接続構造を得た。After that, an Al / Ti wiring layer is formed by resist patterning and dry etching under the following conditions. Condition gas BCl 3 / Cl 2 = 60 / 90s
ccm Microwave power 1000W RF power 50W Pressure 0.016Pa By this, the connection structure of the wiring of FIG. 1 was obtained.

【００３４】本実施例によれば、次の効果が得られる。 ＴｉとＳｉが接触している部分で、シリサイド化反応
が進行するが、その際、反応しやすいＴｉ結晶、反応し
にくＴｉ結晶をその膜厚を制御して形成しているので、
最終的に形成するシリサイド層の膜厚制御性がよくな
る。 バリア性の高いＴｉＮ（２００）とＡｌ（１１１）配
向しやすいＴｉＮ（１１１）をそれぞれ目的別に形成す
るので、バリア性が高くかつ上層配線の結晶配向のよい
構造の配線を形成できる。According to this embodiment, the following effects can be obtained. The silicidation reaction proceeds in the portion where Ti and Si are in contact with each other. At that time, since a Ti crystal that easily reacts and a Ti crystal that hardly reacts are formed by controlling the film thickness,
The film thickness controllability of the finally formed silicide layer is improved. Since TiN (200) having a high barrier property and TiN (111) having an easy Al (111) orientation are formed for each purpose, a wiring having a high barrier property and a good crystal orientation of the upper wiring can be formed.

【００３５】実施例２ 本実施例には実施例１の変形例であり、本例の配線の接
続構造は、図３に示すように、配線層１０と半導体１
（ここではＳｉ半導体基板）とを電気的に接続する配線
の接続構造であって、配線層１０の側から、チタンナイ
トライド（結晶方位（２００））１５／チタン１４（結
晶方位（１１０））／チタンシリサイド１２の配線構造
を備える。即ちこの実施例では、実施例１と異なり、特
にチタン（結晶方位（００２））１３をチタン１４とチ
タンシリサイド１２との間に介在させることなく、Ｔｉ
Ｎ（２００）１５／Ｔｉ（１１０）１４／ＴｉＳｉ2 の
構造としたものである。Second Embodiment This embodiment is a modification of the first embodiment, and the wiring connection structure of this embodiment has a wiring layer 10 and a semiconductor 1 as shown in FIG.
A wiring connection structure for electrically connecting to (here, a Si semiconductor substrate) is provided. From the wiring layer 10 side, titanium nitride (crystal orientation (200)) 15 / titanium 14 (crystal orientation (110)). / Titanium silicide 12 wiring structure. That is, in this embodiment, unlike the first embodiment, Ti (crystal orientation (002)) 13 is not particularly interposed between titanium 14 and titanium silicide 12, and
The structure is N (200) 15 / Ti (110) 14 / TiSi 2 .

【００３６】本実施例は、実施例１と同様の効果を有す
る。また本実施例の配線の接続構造の形成は、実施例１
に準じて行うことができる。This embodiment has the same effect as that of the first embodiment. In addition, the formation of the wiring connection structure of this embodiment is the same as that of the first embodiment
It can be performed according to.

【００３７】実施例３ この実施例は、Ａｌ配線を半導体の拡散領域と直接接続
するためのコンタクト構造に本発明を適用した例であ
る。図４を参照する。Example 3 This example is an example in which the present invention is applied to a contact structure for directly connecting an Al wiring to a diffusion region of a semiconductor. Please refer to FIG.

【００３８】本実施例では、反応が進行しにくいＴｉ
（１１０）配向を形成させる。その後連続的にＴｉ（０
０２）配向の結晶を形成させ、Ｔｉ（００２）配向上に
配向しやすいＴｉＮ（１１１）配向結晶のバリアメタル
を形成させる。その後Ｔｉ（００２）配向結晶を形成さ
せることで、その上に形成させるＡｌは（１１１）配向
結晶となり、Ａｌの表面荒れも発生せず、かつエレクト
ロマイグレーション耐性に優れたＡｌ配線膜を形成する
ことができる。In the present embodiment, Ti, which is difficult for the reaction to proceed,
A (110) orientation is formed. After that, Ti (0
A crystal having a (02) orientation is formed, and a barrier metal of TiN (111) oriented crystal that is easily oriented is formed on the Ti (002) orientation. Then, by forming a Ti (002) oriented crystal, the Al formed on it becomes a (111) oriented crystal, and an Al wiring film excellent in electromigration resistance without causing surface roughness of Al is formed. You can

【００３９】この場合の熱処理は、Ｔｉ（１１０）が反
応しきれない程度の熱処理を加えるものとした。In this case, the heat treatment is such that Ti (110) does not completely react.

【００４０】以下本実施例について詳述する。本実施例
の配線の接続構造は、図４（ｂ）に示すように、配線層
と半導体とを電気的に接続する配線の接続構造におい
て、配線層１０の側から、チタン／チタンナイトライド
／チタン／チタン／チタンシリサイドの配線構造を備え
るとともに、該チタン及びチタンナイトライドの結晶方
位が、同じく配線層の側からチタン（００２）１３ａ／
チタンナイトライド（１１１）１５ａ／チタン（００
２）１３ｂ／チタン（１１０）１４である構造をとるも
のである。符号１２でチタンシリサイドを示す。This embodiment will be described in detail below. As shown in FIG. 4 (b), the wiring connection structure of the present embodiment has a wiring connection structure for electrically connecting a wiring layer and a semiconductor, in which titanium / titanium nitride / In addition to having a wiring structure of titanium / titanium / titanium silicide, the crystal orientation of the titanium and titanium nitride is titanium (002) 13a /
Titanium nitride (111) 15a / titanium (00
2) It has a structure of 13b / titanium (110) 14. Reference numeral 12 indicates titanium silicide.

【００４１】本実施例の工程においては、前記説明した
実施例１の（ａ）（ｂ）の工程を実施例１におけると同
様に行った後、工程（ｃ）以降を次にように変更した。In the steps of this embodiment, the steps (a) and (b) of the above-described embodiment 1 are carried out in the same manner as in the embodiment 1, and the steps after the step (c) are changed as follows. .

【００４２】配線材料を、以下のように形成させた。即
ち本実施例では、次のようにしＴｉ（１１０）１４及び
Ｔｉ（００２）１３ｂを順次形成した。 条件 Ｔｉ（１１０）形成条件 パワー ２ｋＷ 成膜温度 ４００℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ２０ｎｍ 圧力 ０．４７ＰａThe wiring material was formed as follows. That is, in this embodiment, Ti (110) 14 and Ti (002) 13b were sequentially formed as follows. Conditions Ti (110) formation conditions Power 2 kW Film formation temperature 400 ° C. Gas Ar = 100 sccm Film thickness 20 nm Pressure 0.47 Pa

【００４３】これでＴｉ（１１０）配向結晶１４を形成
する。この場合ＴｉとＳｉ界面を反応させ、ＴｉＳｉ2
１２を界面部のみに形成させる。As a result, Ti (110) oriented crystals 14 are formed. In this case, the Ti and Si interfaces are allowed to react and TiSi 2
12 is formed only on the interface portion.

【００４４】更に連続して、Ｔｉ成膜パワーのみを８ｋ
Ｗに変化させて、Ｔｉ（００２）配向結晶１３ｂを膜厚
１０ｎｍ形成させる。成膜温度は界面反応が進行しない
ように１５０℃で行う。Further, continuously, only the Ti film forming power is 8k.
By changing to W, a Ti (002) oriented crystal 13b is formed with a film thickness of 10 nm. The film formation temperature is 150 ° C. so that the interfacial reaction does not proceed.

【００４５】更に、（１１１）１５ａを形成させる。 ＴｉＮ形成条件 パワー ５ｋＷ ガス Ａｒ／Ｎ2 ＝４０／７０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 １００ｎｍ 以上により（１１１）配向のＴｉＮ１５ａを形成する。Further, (111) 15a is formed. TiN forming conditions Power 5 kW gas Ar / N 2 = 40/70 sccm Pressure 0.47 Pa Film thickness 100 nm The TiN 15a with (111) orientation is formed with the above conditions.

【００４６】更にＴｉ（００２）１３ａを、以下の条件
で形成する。これにより図４（ａ）の構造とする。 条件 Ｔｉ形成条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７ＰａFurther, Ti (002) 13a is formed under the following conditions. As a result, the structure shown in FIG. Conditions Ti formation conditions Power 4 kW Film formation temperature 150 ° C. Gas Ar = 100 sccm Film thickness 30 nm Pressure 0.47 Pa

【００４７】（ｄ）次にＡｌ配線を形成する。まず下記
条件でＡｌを成膜する。 条件 Ａｌ成膜条件例 パワー ２２．５ｋＷ 成膜温度 ４００℃ ガス Ａｒ＝５０ｓｃｃｍ 膜厚 ０．２４μｍ 圧力 ０．４７Ｐａ(D) Next, Al wiring is formed. First, Al is deposited under the following conditions. Conditions Example of Al film forming conditions Power 22.5 kW Film forming temperature 400 ° C. Gas Ar = 50 sccm Film thickness 0.24 μm Pressure 0.47 Pa

【００４８】その後、レジストパターニング及び下記条
件のドライエッチングで、Ａｌ膜及びＴｉ系積層膜をパ
ターニングしてＡｌ／Ｔｉ配線層を形成させる。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃ
ｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６ＰａAfter that, the Al film and the Ti-based laminated film are patterned by resist patterning and dry etching under the following conditions to form an Al / Ti wiring layer. Condition gas BCl 3 / Cl 2 = 60 / 90sc
cm Microwave power 1000W RF power 50W Pressure 0.016Pa

【００４９】以上で、図４（ｂ）に示す配線の接続構造
を得た。本実施例も、上記各実施例と同様の作用効果を
奏することができる。As described above, the wiring connection structure shown in FIG. 4B was obtained. This embodiment can also achieve the same effects as the above embodiments.

【００５０】実施例４ この実施例では、実施例３のバリア性を更に高めた構造
を提供する。Ｔｉ（１１０）上にバリア性の高いＴｉＮ
（２００）配向結晶を形成させ、連続してＴｉＮ（１１
１）配向結晶を形成させ、Ｔｉ（００２）配向を形成さ
せた構造とすることで、その上のＡｌとして（１１１）
配向の信頼性の高いＡｌ膜を形成することができる。Example 4 In this example, a structure in which the barrier property of Example 3 is further enhanced is provided. TiN with high barrier property on Ti (110)
(200) oriented crystals are formed and TiN (11
1) By forming oriented crystals and forming a Ti (002) orientation structure, Al on the (111)
It is possible to form an Al film having a highly reliable orientation.

【００５１】本実施例の配線の接続構造は、図５（ｂ）
に示すように、配線層と半導体とを電気的に接続する配
線の接続構造において、配線層の側から、チタン／チタ
ンナイトライド／チタン／チタン／チタンシリサイドの
配線構造を備えるとともに、該チタン及びチタンナイト
ライドの結晶方位が、同じく配線層の側からチタン（０
０２）１３ａ／チタンナイトライド（１１１）１５ａ／
チタンナイトライド（２００）１５／チタン（１１０）
１４である構造をとるものである。符号１２でチタンシ
リサイドを示す。The wiring connection structure of this embodiment is shown in FIG.
As shown in FIG. 3, in the connection structure of the wiring for electrically connecting the wiring layer and the semiconductor, a wiring structure of titanium / titanium nitride / titanium / titanium / titanium silicide is provided from the wiring layer side, Similarly, the crystal orientation of titanium nitride is titanium (0
02) 13a / titanium nitride (111) 15a /
Titanium nitride (200) 15 / titanium (110)
It has a structure of 14. Reference numeral 12 indicates titanium silicide.

【００５２】本実施例の工程は、実施例３の工程（ｃ）
の部分の条件変更となる。即ち、本実施例では次の工程
（ｃ）を行う。 （ｃ）配線材料を形成させる。 条件 Ｔｉ形成条件 パワー ２ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ２０ｎｍ 圧力 ０．４７Ｐａ これでＴｉ（１１０）の配向結晶１４を形成する。The process of this embodiment is the same as the process (c) of the third embodiment.
The conditions will be changed. That is, the following step (c) is performed in this embodiment. (C) A wiring material is formed. Conditions Ti formation conditions Power 2 kW Film formation temperature 150 ° C. Gas Ar = 100 sccm Film thickness 20 nm Pressure 0.47 Pa With this, the oriented crystal 14 of Ti (110) is formed.

【００５３】更に、ＴｉＮ（２００）１５を形成させ
る。 ＴｉＮ形成条件 パワー ５ｋＷ ガス Ａｒ／Ｎ2 ＝４０／７０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 ５０ｎｍFurther, TiN (200) 15 is formed. TiN forming condition power 5 kW gas Ar / N 2 = 40/70 sccm pressure 0.47 Pa film thickness 50 nm

【００５４】以上により、Ｔｉ（１１０）１４に配向し
やすい、バリア性の高いＴｉＮ（２００）配向結晶１５
を形成させる。From the above, a TiN (200) oriented crystal 15 having a high barrier property, which is easily oriented to Ti (110) 14.
To form.

【００５５】更に連続的に、例えば下記条件でＴｉＮ
（１１１）配向結晶１５ａを上記ＴｉＮ（２００）１５
上に形成させる。 条件例 パワー ５ｋＷ ガス Ａｒ／Ｎ2 ＝４０／７０ｓｃｃｍ 圧力 ０．４７Ｐａ 膜厚 ５０ｎｍ 基板バイアス １００ＷFurther continuously, for example, TiN under the following conditions:
The (111) oriented crystal 15a is replaced with the above TiN (200) 15.
Form on top. Condition example Power 5 kW gas Ar / N 2 = 40/70 sccm pressure 0.47 Pa film thickness 50 nm substrate bias 100 W

【００５６】更にＴｉ（００２）１３ａを形成する。以
上により図５（ａ）の構造とする。 条件 Ｔｉ形成条件 パワー ４ｋＷ 成膜温度 １５０℃ ガス Ａｒ＝１００ｓｃｃｍ 膜厚 ３０ｎｍ 圧力 ０．４７ＰａFurther, Ti (002) 13a is formed. From the above, the structure shown in FIG. Conditions Ti formation conditions Power 4 kW Film formation temperature 150 ° C. Gas Ar = 100 sccm Film thickness 30 nm Pressure 0.47 Pa

【００５７】（ｄ）更に続けてＡｌ配線を形成する。ま
ず下記条件でＡｌを成膜する。 Ａｌ成膜条件例 パワー ２２．５ｋＷ 成膜温度 ５００℃ ガス Ａｒ＝５０ｓｃｃｍ 膜厚 ０．２４μｍ 圧力 ０．４７Ｐａ(D) Further, Al wiring is formed. First, Al is deposited under the following conditions. Al film forming condition example Power 22.5 kW Film forming temperature 500 ° C. Gas Ar = 50 sccm Film thickness 0.24 μm Pressure 0.47 Pa

【００５８】その後、レジストパターニング及び下記条
件のドライエッチングでＡｌ膜及びＴｉ系積層膜をパタ
ーニングしてＡｌ／Ｔｉ配線層を形成させる。 条件 ガス ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃ
ｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ０．０１６ＰａAfter that, the Al film and the Ti-based laminated film are patterned by resist patterning and dry etching under the following conditions to form an Al / Ti wiring layer. Condition gas BCl 3 / Cl 2 = 60 / 90sc
cm Microwave power 1000W RF power 50W Pressure 0.016Pa

【００５９】以上により、図５（ｂ）に示す配線の接続
構造を得た。この実施例も、上記各実施例と同様の効果
を発揮できた。As described above, the wiring connection structure shown in FIG. 5B was obtained. This example was also able to exhibit the same effects as the above examples.

【００６０】なお本発明は、上記具体的に説明した実施
例に限定されるものでなく、その目的が達成できるなら
他の手段を用いても構わない。例えば、成膜法は、スパ
ッタ以外のＣＶＤを用いた場合でも適用できる。また、
プロセス例もＭＯＳデバイス以外の他のデバイス（バイ
ポーラトランジスタ、ＣＣＤ等）にも適用できる。ま
た、Ｃｕ、Ａｇ等のＡｌ以外の配線材料にも適用でき
る。The present invention is not limited to the embodiments described above in detail, and other means may be used as long as the object can be achieved. For example, the film forming method can be applied even when CVD other than sputtering is used. Also,
The process example can also be applied to other devices (bipolar transistor, CCD, etc.) other than the MOS device. It can also be applied to wiring materials other than Al, such as Cu and Ag.

【００６１】[0061]

【発明の効果】上述したように、本発明によれば、チタ
ン系積層膜を有する配線構造について、最終的に形成す
るシリサイド層の膜厚制御性を良好にし、また、バリア
性が高く、かつ上層配線の結晶配線の良い構造の配線の
接続構造を提供することができ、またその製造方法を提
供することができた。As described above, according to the present invention, in the wiring structure having the titanium-based laminated film, the controllability of the thickness of the finally formed silicide layer is improved, and the barrier property is high. It is possible to provide a wiring connection structure having a good crystalline wiring of the upper layer wiring and a manufacturing method thereof.

【図面の簡単な説明】[Brief description of drawings]

【図１】実施例１の配線の接続構造を示す断面図であ
る。FIG. 1 is a cross-sectional view showing a wiring connection structure according to a first embodiment.

【図２】実施例１の工程を示す図である。FIG. 2 is a diagram showing a process of Example 1.

【図３】実施例２の配線の接続構造を示す断面図であ
る。FIG. 3 is a cross-sectional view showing a wiring connection structure according to a second embodiment.

【図４】実施例３の工程を示す図である。FIG. 4 is a diagram showing a process of a third embodiment.

【図５】実施例４の工程を示す図である。FIG. 5 is a diagram showing a process of a fourth embodiment.

【図６】配線材料であるＡｌ（１１１）と配向しやすい
Ｔｉ，ＴｉＮの一覧である。FIG. 6 is a list of Al (111) which is a wiring material and Ti and TiN which are easily oriented.

【図７】従来技術を示す図である（１）。FIG. 7 is a diagram showing a conventional technique (1).

【図８】従来技術を示す図である（２）。FIG. 8 is a diagram showing a conventional technique (2).

【図９】従来技術を示す図である（３）。FIG. 9 is a diagram showing a conventional technique (3).

【符号の説明】[Explanation of symbols]

１ 半導体（Ｓｉ基板） ２ 層間絶縁膜 ３ 接続孔 １０ 配線層（Ａｌ系配線） １２ チタンシリサイド １３ チタン（００２） １４ チタン（１１０） １５ チタンナイトライド（２００） DESCRIPTION OF SYMBOLS 1 Semiconductor (Si substrate) 2 Interlayer insulating film 3 Connection hole 10 Wiring layer (Al wiring) 12 Titanium silicide 13 Titanium (002) 14 Titanium (110) 15 Titanium nitride (200)

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成６年１０月２８日[Submission date] October 28, 1994

【手続補正１】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１０[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１０】本出願の請求項３の発明は、配線層と半導
体とを電気的に接続する配線の接続構造において、配線
層の側から、チタン／チタンナイトライド／チタン／チ
タン／チタンシリサイドの配線構造を備えるとともに、
該チタン及びチタンナイトライドの結晶方位が、同じく
配線層の側からチタン（００２）／チタンナイトライド
（１１１）／チタンナイトライド（２００）／チタン
（１１０）であることを特徴とする配線の接続構造であ
って、これにより上記目的を達成するものである。According to a third aspect of the present invention, in a connection structure of wiring for electrically connecting a wiring layer and a semiconductor, a wiring of titanium / titanium nitride / titanium / titanium / titanium silicide is provided from the wiring layer side. With the structure,
Crystal orientation of the titanium and titanium nitride is also from the side of the wiring layer of titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium (11 0) of the wiring, which is a The connection structure achieves the above object.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display H01L 21/90 D

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】配線層と半導体とを電気的に接続する配線
の接続構造において、 配線層の側から、少なくともチタンナイトライド／チタ
ン／チタンシリサイドの配線構造を備えるとともに、 該チタンナイトライド及びチタンの結晶方位が、同じく
配線層の側からチタンナイトライド（２００）／チタン
（１１０）であることを特徴とする配線の接続構造。1. A wiring connection structure for electrically connecting a wiring layer and a semiconductor, wherein at least a titanium nitride / titanium / titanium silicide wiring structure is provided from the wiring layer side, and the titanium nitride and titanium are provided. The connection structure of the wiring is characterized in that the crystal orientation of the same is titanium nitride (200) / titanium (110) from the side of the wiring layer. 【請求項２】配線層と半導体とを電気的に接続する配線
の接続構造において、 配線層の側から、チタン／チタンナイトライド／チタン
／チタン／チタンシリサイドの配線構造を備えるととも
に、 該チタン及びチタンナイトライドの結晶方位が、同じく
配線層の側からチタン（００２）／チタンナイトライド
（１１１）／チタン（００２）／チタン（１１０）であ
ることを特徴とする配線の接続構造。2. A wiring connection structure for electrically connecting a wiring layer and a semiconductor, comprising a wiring structure of titanium / titanium nitride / titanium / titanium / titanium silicide from the wiring layer side, A wiring connection structure, wherein the crystal orientation of titanium nitride is titanium (002) / titanium nitride (111) / titanium (002) / titanium (110) similarly from the wiring layer side. 【請求項３】配線層と半導体とを電気的に接続する配線
の接続構造において、 配線層の側から、チタン／チタンナイトライド／チタン
／チタン／チタンシリサイドの配線構造を備えるととも
に、 該チタン及びチタンナイトライドの結晶方位が、同じく
配線層の側からチタン（００２）／チタンナイトライド
（１１１）／チタンナイトライド（２００）／チタン
（１１０）であることを特徴とする配線の接続構造。3. A wiring connection structure for electrically connecting a wiring layer and a semiconductor, wherein a wiring structure of titanium / titanium nitride / titanium / titanium / titanium silicide is provided from the wiring layer side, A wiring connection structure characterized in that the crystal orientation of titanium nitride is titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium (110) from the side of the wiring layer. 【請求項４】配線層と半導体とを電気的に接続する配線
の接続構造であって、配線層の側からそれぞれ、チタン
ナイトライド（２００）／チタン（１１０）／チタンシ
リサイドの配線構造、またはチタン（００２）／チタン
ナイトライド（１１１）／チタン（００２）／チタン
（１１０）／チタンシリサイドの配線構造、またはチタ
ン（００２）／チタンナイトライド（１１１）／チタン
ナイトライド（２００）／チタン（１１０）／チタンシ
リサイドの配線構造をとる配線の接続構造をスパッタ法
を用いて形成する製造方法であって、 各層の成膜中にターゲット側のスパッタパワーもしくは
基板表面側のバイアスを急峻に変化させることにより結
晶成長を制御することを特徴とする配線の接続構造の製
造方法。4. A wiring connection structure for electrically connecting a wiring layer and a semiconductor, wherein the wiring structure is a titanium nitride (200) / titanium (110) / titanium silicide wiring structure, respectively. Wiring structure of titanium (002) / titanium nitride (111) / titanium (002) / titanium (110) / titanium silicide, or titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium ( 110) / titanium silicide wiring structure is a manufacturing method of forming a wiring connection structure by using a sputtering method, in which the sputtering power on the target side or the bias on the substrate surface side is sharply changed during film formation of each layer. A method for manufacturing a wiring connection structure, characterized in that crystal growth is controlled thereby. 【請求項５】配線層と半導体とを電気的に接続する配線
の接続構造であって、配線層の側からそれぞれ、チタン
ナイトライド（２００）／チタン（１１０）／チタンシ
リサイドの配線構造、またはチタン（００２）／チタン
ナイトライド（１１１）／チタン（００２）／チタン
（１１０）／チタンシリサイドの配線構造、またはチタ
ン（００２）／チタンナイトライド（１１１）／チタン
ナイトライド（２００）／チタン（１１０）／チタンシ
リサイドの配線構造をとる配線の接続構造をスパッタ法
を用いて形成する製造方法であって、 各層の成膜中にＡｒ流量を急峻に変化させて成膜するこ
とにより結晶成長を制御することを特徴とする配線の接
続構造の製造方法。5. A wiring connection structure for electrically connecting a wiring layer and a semiconductor, wherein a wiring structure of titanium nitride (200) / titanium (110) / titanium silicide is provided from the wiring layer side, respectively. Wiring structure of titanium (002) / titanium nitride (111) / titanium (002) / titanium (110) / titanium silicide, or titanium (002) / titanium nitride (111) / titanium nitride (200) / titanium ( 110) / titanium silicide wiring structure is a manufacturing method of forming a wiring connection structure by using a sputtering method, in which crystal growth is achieved by rapidly changing the Ar flow rate during film formation of each layer. A method for manufacturing a wiring connection structure, which is characterized by controlling. 【請求項６】配線層はアルミニウムもしくはアルミニウ
ム合金膜、もしくはＷ膜とし、半導体はＳｉとしたこと
を特徴とする請求項４または５に記載の配線の接続構造
の製造方法。6. The method for manufacturing a wiring connection structure according to claim 4, wherein the wiring layer is an aluminum or aluminum alloy film or a W film, and the semiconductor is Si. 【請求項７】各金属膜を成膜後、同一装置内で熱処理を
加えることを特徴とする請求項４ないし６のいずれかに
記載の配線の接続構造の製造方法。7. The method for manufacturing a wiring connection structure according to claim 4, wherein after each metal film is formed, heat treatment is applied in the same apparatus.
JP8657794A 1994-04-25 1994-04-25 Wiring connection structure and method of manufacturing the same Expired - Fee Related JP3297776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8657794A JP3297776B2 (en) 1994-04-25 1994-04-25 Wiring connection structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8657794A JP3297776B2 (en) 1994-04-25 1994-04-25 Wiring connection structure and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH07297380A true JPH07297380A (en) 1995-11-10
JP3297776B2 JP3297776B2 (en) 2002-07-02

Family

ID=13890869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8657794A Expired - Fee Related JP3297776B2 (en) 1994-04-25 1994-04-25 Wiring connection structure and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3297776B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083830A (en) * 1997-12-25 2000-07-04 Sharp Kabushiki Kaisha Process for manufacturing a semiconductor device
JP2011176372A (en) * 2011-06-09 2011-09-08 Renesas Electronics Corp Semiconductor device, and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101823658B (en) * 2010-04-30 2013-04-10 巨人通力电梯有限公司 Manual wire-drawing type rescue device without machine room for elevator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083830A (en) * 1997-12-25 2000-07-04 Sharp Kabushiki Kaisha Process for manufacturing a semiconductor device
JP2011176372A (en) * 2011-06-09 2011-09-08 Renesas Electronics Corp Semiconductor device, and method of manufacturing the same

Also Published As

Publication number Publication date
JP3297776B2 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100214036B1 (en) Aluminum metallization method
JP3042857B2 (en) Method of forming high conductivity region in silicon integrated circuit
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
JPH0529254A (en) Forming method of wiring
KR20050005524A (en) Nickel silicide with reduced interface roughness
JPH07211668A (en) Conductive layer of semiconductor device, mosfet and manufacture thereof
EP1411546B1 (en) Improving nickel silicide - silicon nitride adhesion through surface passivation
JPH09326436A (en) Formation of wiring
US6022798A (en) Method of forming an interconnect using thin films of Ti and TiN
US20060202283A1 (en) Metal silicide adhesion layer for contact structures
JP3208599B2 (en) Connection hole filling method
JP2001156022A (en) Method of manufacturing semiconductor device
JP3297776B2 (en) Wiring connection structure and method of manufacturing the same
JPH04267359A (en) Formation of metal layer
US6087259A (en) Method for forming bit lines of semiconductor devices
JPH0687501B2 (en) Method for manufacturing gate electrode of semiconductor device
JP3451634B2 (en) Metal material deposition method
JP3360835B2 (en) Wiring formation method
JPH04196122A (en) Manufacture of semiconductor device
JP3067433B2 (en) Method for manufacturing semiconductor device
JP3593804B2 (en) Semiconductor device and manufacturing method thereof
JP2864624B2 (en) Contact embedded metal structure and method of manufacturing the same
JP3178867B2 (en) Method for manufacturing semiconductor device
JP3393455B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080419

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090419

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100419

LAPS Cancellation because of no payment of annual fees