JPH07297339A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH07297339A
JPH07297339A JP8401195A JP8401195A JPH07297339A JP H07297339 A JPH07297339 A JP H07297339A JP 8401195 A JP8401195 A JP 8401195A JP 8401195 A JP8401195 A JP 8401195A JP H07297339 A JPH07297339 A JP H07297339A
Authority
JP
Japan
Prior art keywords
tie bar
package
tie
bar
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8401195A
Other languages
Japanese (ja)
Other versions
JP2603814B2 (en
Inventor
Koji Yanagiya
孝二 柳谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7084011A priority Critical patent/JP2603814B2/en
Publication of JPH07297339A publication Critical patent/JPH07297339A/en
Application granted granted Critical
Publication of JP2603814B2 publication Critical patent/JP2603814B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the burr between leads and to decrease the remaining of the bur between the leads only with die-bar cutting by increasing the distance between the outside of a resin package and a tie bar slightly larger than the clearance between the outside of the resin package and a tie-bar cutting punch, and bringing the tie bar close to the resin package. CONSTITUTION:The burr between leads is constituted so that the burr is wider than the cutting width E of a tie bar 4 on the side of a package 7 and smaller than the cutting width E of the tie bar 4 at the side of the tie bar 4. Therefore, when the tie bar 4 is cut, the burrs between the leads in a large width part 20 and a small width part 21 and the tie bar 4 are punched at the same time by providing a tie-bar puch to the position of the large width part 20. The bur between the leads generated at the side surface of a root lead 6 can be positively removed. Furthermore, the burr between the leads generated at the side surface of the package is made small by suitably setting the clearance between the tie-bar punch and the package 7, and the burr between the leads can be removed in the tie-bar cutting step.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体装置及びその製
造方法の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvements in a semiconductor device and its manufacturing method.

【0002】[0002]

【従来の技術】従来一般に知られているこの種の装置及
びその製造方法として図6ないし図12に示すものがあっ
た。図において、1はリードフレーム、2及び3はその
枠を構成する一対のリード枠、4はこの一対のリード枠
2および3を連結するタイバー、5はこのタイバー4と
連結される複数本の外部リード、6はこの外部リード5
にタイバー4を介して連結された根元リード、7は半導
体チップを樹脂封止するパッケージで、リード枠2およ
び3とタイバー4で囲まれる位置に成形される。
2. Description of the Related Art Conventionally known devices of this type and manufacturing methods thereof are shown in FIGS. In the figure, 1 is a lead frame, 2 and 3 are a pair of lead frames constituting the frame, 4 is a tie bar connecting the pair of lead frames 2 and 3, and 5 is a plurality of external parts connected to the tie bar 4. Lead, 6 is this external lead 5
A root lead 7 connected to the tie bar 4 is a package for resin-sealing a semiconductor chip, and is formed at a position surrounded by the lead frames 2 and 3 and the tie bar 4.

【0003】8はタイバー4と根元リード6とパッケー
ジ7との空間に発生されるリード間ばり、9はこのリー
ド間ばり8を除去するばり取りパンチで、タイバー4と
の間にクリアランスB、パッケージ7との間にクリアラ
ンスC、根元リード6との間にクリアランスDを設けて
タイバー4とパッケージ7と根元リード6との間に挿入
される。10はばり取りパンチ9を抜き取りされた後に
残留するパッケージ7側のばり残り、11は根元リード
6側のばり残りである。
Reference numeral 8 is a lead gap formed in the space between the tie bar 4, the root lead 6 and the package 7. Reference numeral 9 is a deburring punch for removing the lead gap 8 and a clearance B between the tie bar 4 and the package. A clearance C is provided between the tie bar 4 and the base lead 6, and a clearance D is provided between the base lead 6 and the tie bar 4. The reference numeral 10 denotes the remaining burrs on the package 7 side after the deburring punch 9 is removed, and the reference numeral 11 denotes the burrs remaining on the root lead 6 side.

【0004】上記のように構成されたものにおいては、
モールド(樹脂封止)工程→リード間ばり取り工程→表
面ばり取り工程→リード加工(タイバーカット)工程の
順で加工される。この工程中において、樹脂封止工程後
には、必ずタイバー4と根元リード6とパッケージ7と
の間にリード間ばり8が発生する。このため、図10のよ
うなばり取りパンチ9にてこのリード間ばり8が除去さ
れる。
In the device constructed as described above,
The molding (resin encapsulation) process-the lead deburring process-the surface deburring process-the lead processing (tie bar cutting) process. During this process, after the resin sealing process, a lead inter-burr 8 is always generated between the tie bar 4, the root lead 6, and the package 7. Therefore, the deburring punch 9 as shown in FIG. 10 removes the inter-lead burr 8.

【0005】ところで、ばり取りパンチ9は図10や図11
のように、タイバー4との間にクリアランスB、パッケ
ージ7との間にクリアランスC、根元リード6との間に
クリアランスDが設けられており、リードフレーム1の
製作公差や樹脂封止時のパッケージ7の成形公差の夫々
のばらつきを補っている。このため、ばり取りパンチ9
にてリード間ばり8を除去する場合、パッケージ7との
間や、根元リード6との間に夫々ばり残り10及び11
が生じることになる。
By the way, the deburring punch 9 is shown in FIGS.
As described above, a clearance B is provided between the lead frame 1 and the tie bar 4, a clearance C is provided between the tie bar 4, and the root lead 6. Compensating for each variation in molding tolerance of No. 7. For this reason, the deburring punch 9
When removing the inter-lead burr 8, the remaining burr 10 and 11 is left between the package 7 and the root lead 6, respectively.
Will occur.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置及び
その製造方法は以上のようになされているので、タイバ
ーと根元リードとパッケージとの間にばりが生じた場
合、このばりのばり取り工程において、パッケージが樹
脂であるためパッケージとばり取りパンチとのクリアラ
ンスを小さくすることは可能であり、これによりパッケ
ージ側面のばりを小さくすることは比較的容易である
が、根元リードは金属であるためばり取りパンチと根元
リードとのクリアランスを小さくすることは困難であ
り、特に根元リード側面にばり残りが発生し、このばり
残りを手作業にて除去しなければならず、作業工程が増
加するばかりでなく、生産性が著しく低下するという問
題点があった。
Since the conventional semiconductor device and the manufacturing method thereof are as described above, when burrs are formed between the tie bar, the root lead and the package, the burrs are removed in the deburring process. Since the package is made of resin, it is possible to reduce the clearance between the package and the deburring punch, and it is relatively easy to reduce the burr on the side surface of the package. It is difficult to reduce the clearance between the picking punch and the root lead, and burrs are left on the sides of the root lead, and the burrs must be removed manually, which increases the number of work processes. However, there is a problem that the productivity is significantly reduced.

【0007】この発明は上記のような問題点を解決する
ためになされたもので、ばり残りの除去工程を廃止でき
る半導体装置及びその製造方法を得ることを目的とす
る。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain a semiconductor device and a manufacturing method thereof in which the removal process of the flash residue can be eliminated.

【0008】[0008]

【課題を解決するための手段】この第1の発明に係る半
導体装置においては、リードフレームに半導体チップを
樹脂封止した後に切断されるタイバーを有する半導体装
置において、上記リードフレームは樹脂パッケージの外
側においてこの樹脂パッケージに上記タイバーを、樹脂
パッケージの外側とタイバーとの距離が樹脂パッケージ
の外側とタイバーカットパンチとのクリアランスよりも
わずかに大きくなるように、近接させたものである。
In the semiconductor device according to the first aspect of the present invention, in a semiconductor device having a tie bar which is cut after a semiconductor chip is resin-sealed in a lead frame, the lead frame is outside a resin package. In this resin package, the tie bar is brought close to the resin package so that the distance between the outside of the resin package and the tie bar is slightly larger than the clearance between the outside of the resin package and the tie bar cut punch.

【0009】この第2の発明に係る半導体装置において
は、第1の発明に係る半導体装置の樹脂パッケージの外
側とタイバーとの距離を0.3mm以下としたものであ
る。
In the semiconductor device according to the second invention, the distance between the outer side of the resin package of the semiconductor device according to the first invention and the tie bar is 0.3 mm or less.

【0010】この第3の発明に係る半導体装置の製造方
法においては、樹脂封止したときに樹脂パッケージの外
側とタイバーとの距離が樹脂パッケージの外側とタイバ
ーカットパンチとのクリアランスよりもわずかに大きく
なるようにタイバーが形成されたリードフレームに半導
体チップを載置し樹脂封止する工程と、樹脂パッケージ
の外側とタイバーとの間のばりとリードフレームのタイ
バーを上記タイバーカットパンチで同時に除去する工程
と、を備えたものである。
In the method of manufacturing a semiconductor device according to the third aspect of the present invention, the distance between the outer side of the resin package and the tie bar is slightly larger than the clearance between the outer side of the resin package and the tie bar cut punch when the resin is sealed. The step of placing the semiconductor chip on the lead frame on which the tie bar is formed and resin-sealing, and the step of simultaneously removing the flash between the outside of the resin package and the tie bar and the tie bar of the lead frame with the tie bar cut punch described above. And ,.

【0011】この第4の発明に係る半導体装置の製造方
法においては、第3の発明に係る半導体装置の製造方法
において樹脂封止したときに樹脂パッケージの外側とタ
イバーとの距離が0.3mm以下になるようにタイバー
を形成したものである。
In the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, the distance between the outer side of the resin package and the tie bar is 0.3 mm or less when resin-sealed in the method of manufacturing the semiconductor device according to the third aspect. The tie bar is formed so that

【0012】[0012]

【作用】第1の発明のように構成された半導体装置は、
タイバーがパッケージに近接しているので、リード間ば
りが大きくならず、タイバーカットを行なうだけで、リ
ード間ばりの残留が少なくなる。
The semiconductor device configured as in the first invention is
Since the tie bar is close to the package, the lead-to-lead flash does not become large, and the lead-to-lead flash remains less by simply performing the tie-bar cut.

【0013】第2の発明のように構成された半導体装置
は、タイバーがパッケージに0.3mm以下に近接して
いるので、タイバーカットを行なうだけで、パッケージ
側面や根元リードに残るばりが極めて少なくなり、外観
が良好になる。
In the semiconductor device constructed according to the second aspect of the invention, since the tie bar is close to the package by 0.3 mm or less, burrs remaining on the side surface of the package and the root lead are extremely small only by performing the tie bar cut. And has a good appearance.

【0014】第3の発明のように構成された半導体装置
の製造方法は、タイバーがパッケージに近接しているの
で、リード間ばりが大きくならず、タイバーカットを行
なうだけで、リード間ばりを除去でき、タイバーカット
とばり取り1工程で同時に行なうことができる。
In the method of manufacturing a semiconductor device having the structure according to the third aspect of the present invention, since the tie bar is close to the package, the lead burrs do not become large, and the tie bar cut is simply performed to remove the lead burrs. Therefore, the tie bar cutting and the deburring can be performed simultaneously in one step.

【0015】第4の発明のように構成された半導体装置
の製造方法は、タイバーがパッケージに0.3mm以下
に近接しているので、タイバーカットを行なうだけで、
外観の良好なパッケージにすることができる。
In the method of manufacturing a semiconductor device configured as the fourth invention, since the tie bar is close to the package by 0.3 mm or less, the tie bar is simply cut.
The package can have a good appearance.

【0016】[0016]

【実施例】以下、この発明の一実施例を図1ないし図3
で説明する。図において、20はタイバーカット幅Eより
も広い幅寸法の開口幅Fで開口する大幅部で、パッケー
ジ7の外側においてパッケージ7に近接した部分のみに
形成され、そのタイバー4側へ厚さGで形成されてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIGS.
Described in. In the figure, 20 is a large portion that opens with an opening width F that is wider than the tie bar cut width E, and is formed only on the outer side of the package 7 close to the package 7 and has a thickness G on the tie bar 4 side. Has been formed.

【0017】21はこの大幅部20に連続してタイバー4の
位置まで形成された小幅部で、上記タイバー4のカット
幅Eよりも狭い開口幅Hで開口している。なお、大幅部
20と小幅部21とで開口部22が構成されている。23は大幅
部20と小幅部21とで根元リード6に形成される段部、24
は上記開口部22に形成され段部23に対応した突出寸法J
の鍔25を生ずるリード間ばりである。
Reference numeral 21 denotes a small width portion which is formed continuously with the wide portion 20 up to the position of the tie bar 4, and has an opening width H narrower than the cut width E of the tie bar 4. In addition,
An opening 22 is formed by 20 and the small width portion 21. Reference numeral 23 denotes a step portion formed on the root lead 6 by the wide portion 20 and the small width portion 24.
Is a projection dimension J formed in the opening 22 and corresponding to the step 23.
It is a lead gap that causes the collar 25 of the.

【0018】上記のように構成されたものにおいては、
リード間ばり24は、パッケージ7側においてタイバー4
のカット幅Eよりも大で、タイバー4側においてタイバ
ー4のカット幅Eよりも小に構成されることになり、タ
イバー4のカット時において、タイバーパンチ(図示せ
ず)を大幅部20の位置まで設けることにより、大幅部20
と小幅部21内のリード間ばり24と、タイバー4とが同時
に打抜きされ、根元リード6側面に生じるリード間ばり
24も確実に除去される。
In the one constructed as described above,
The lead interval burr 24 is the tie bar 4 on the package 7 side.
Is larger than the cut width E of the tie bar 4 and smaller than the cut width E of the tie bar 4 on the tie bar 4 side, and when the tie bar 4 is cut, a tie bar punch (not shown) is positioned at the position of the wide portion 20. By installing up to 20
And lead burrs 24 in the narrow width portion 21 and the tie bar 4 are punched at the same time, and lead burrs are generated on the side surface of the root lead 6.
24 is surely removed.

【0019】また、パッケージ7側面に生じるリード間
ばり24もタイバーパンチとパッケージ7とのクリアラン
スを適宜に設定することにより、小さくでき、タイバー
カット工程においてリード間ばり24も同時に除去できる
ことになる。特に、大幅部20の厚さG=0.3mm、段部23
の突出寸法J=0.5mmで良好な結果を得ることができ
た。
The lead burrs 24 formed on the side surface of the package 7 can be reduced by appropriately setting the clearance between the tie bar punch and the package 7, and the lead burrs 24 can be removed at the same time in the tie bar cutting process. In particular, the thickness G of the large part 20 is 0.3 mm, and the step 23
Good results could be obtained with the protrusion size J of 0.5 mm.

【0020】また、図4ないし図5はこの発明の他の実
施例を示すもので、30はパッケージ7に近づけて設けら
れたタイバー、31はパッケージ7にタイバーカット幅E
よりも広い幅寸法の開口幅Fで開口する開口部、32はこ
の開口部31に形成されるリード間ばりである。
4 to 5 show another embodiment of the present invention, 30 is a tie bar provided close to the package 7, 31 is a tie bar cut width E in the package 7.
An opening portion 32 having an opening width F having a wider width than the opening portion 32 is a lead gap formed in the opening portion 31.

【0021】この構成においては、図5のようにタイバ
ーパンチ(図示せず)で開口部31の位置まで打抜くこと
により、タイバーカットと同時にリード間ばり32が除去
され、同様の効果を奏することになる。
In this structure, the tie bar punch (not shown) is punched to the position of the opening 31 as shown in FIG. become.

【0022】[0022]

【発明の効果】以上のように、第1の発明のように構成
された半導体装置は、タイバーがパッケージに近接して
いるので、リード間ばりが大きくならず、タイバーカッ
トを行なうだけで、リード間ばりの残りが少なくなり、
生産性が高く安価なものとなる。
As described above, in the semiconductor device constructed as in the first invention, since the tie bar is close to the package, the lead burrs do not become large, and the tie bar cut is simply performed. There is less space left,
High productivity and low cost.

【0023】第2の発明のように構成された半導体装置
は、タイバーがパッケージに0.3mm以下に近接して
いるので、タイバーカットを行なうだけで、パッケージ
側面や根元リードに残るばりが極めて少なくなり、外観
が良好になり、安価で、商品価値の高いものとなる。
In the semiconductor device constructed as in the second invention, since the tie bar is close to the package by 0.3 mm or less, the burrs left on the side surface of the package and the root lead are extremely small only by performing the tie bar cut. It has a good appearance, is inexpensive, and has a high commercial value.

【0024】第3の発明のように構成された半導体装置
の製造方法は、タイバーがパッケージに近接しているの
で、リード間ばりが大きくならず、タイバーカットを行
なうだけで、リード間ばりを除去でき、タイバーカット
とばり取り1工程で同時に行なうことができ、製造工程
が削減され、生産性が向上する。
In the method of manufacturing a semiconductor device constructed as the third invention, since the tie bar is close to the package, the lead burrs do not become large, and the tie bar cut is simply performed to remove the lead burrs. Therefore, the tie bar cutting and the deburring can be performed simultaneously in one step, the manufacturing steps are reduced, and the productivity is improved.

【0025】第4の発明のように構成された半導体装置
の製造方法は、タイバーがパッケージに0.3mm以下
に近接しているので、タイバーカットを行なうだけで、
外観の良好なパッケージにすることができ、商品価値を
高めつつ生産性が向上する。
In the method of manufacturing a semiconductor device configured as in the fourth invention, since the tie bar is close to the package by 0.3 mm or less, the tie bar is simply cut.
A package with a good appearance can be obtained, and the productivity is improved while increasing the commercial value.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の一実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.

【図2】 図1の実施例の要部拡大平面図である。FIG. 2 is an enlarged plan view of a main part of the embodiment shown in FIG.

【図3】 図1の実施例のタイバーカット後の要部拡大
平面図である。
FIG. 3 is an enlarged plan view of an essential part after the tie bar is cut in the embodiment of FIG.

【図4】 この発明の他の実施例を示す平面図である。FIG. 4 is a plan view showing another embodiment of the present invention.

【図5】 図4の実施例の要部拡大平面図である。5 is an enlarged plan view of an essential part of the embodiment of FIG.

【図6】 従来のリードフレームを示す平面図である。FIG. 6 is a plan view showing a conventional lead frame.

【図7】 従来のリードフレームのモールド後の平面図
である。
FIG. 7 is a plan view of a conventional lead frame after being molded.

【図8】 従来のリードフレームの要部拡大平面図であ
る。
FIG. 8 is an enlarged plan view of a main part of a conventional lead frame.

【図9】 従来のリードフレームの要部断面図である。FIG. 9 is a sectional view of a main part of a conventional lead frame.

【図10】 従来のリードフレームのばり取り工程を示
す要部切断図である。
FIG. 10 is a fragmentary sectional view showing a conventional deburring process of a lead frame.

【図11】 図10のXI−XI線における断面図である。11 is a sectional view taken along line XI-XI of FIG.

【図12】 従来のリードフレームのばり取り後の要部
拡大平面図である。
FIG. 12 is an enlarged plan view of an essential part of a conventional lead frame after deflashing.

【符号の説明】[Explanation of symbols]

1 リードフレーム、 4 タイバー、 5 外部
リード、 6 根元リード、 7 パッケージ、
22 開口部、 24 リード間ばり、30 タイ
バー。
1 lead frame, 4 tie bar, 5 external lead, 6 root lead, 7 package,
22 openings, 24 lead spacing, 30 tie bars.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 リードフレームに半導体チップを樹脂封
止した後に切断されるタイバーを有する半導体装置にお
いて、上記リードフレームは樹脂パッケージの外側にお
いてこの樹脂パッケージに上記タイバーを、樹脂パッケ
ージの外側とタイバーとの距離が樹脂パッケージの外側
とタイバーカットパンチとのクリアランスよりもわずか
に大きくなるように、近接させたことを特徴とする半導
体装置。
1. A semiconductor device having a tie bar cut into a lead frame after resin-sealing a semiconductor chip, wherein the lead frame is outside the resin package, the tie bar is provided in the resin package, and the outside and the tie bar of the resin package are provided. The semiconductor device is characterized in that the distance is slightly larger than the clearance between the outside of the resin package and the tie bar cut punch.
【請求項2】 上記樹脂パッケージの外側とタイバーと
の距離が0.3mm以下であることを特徴とする請求項
1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the distance between the outside of the resin package and the tie bar is 0.3 mm or less.
【請求項3】 樹脂封止したときに樹脂パッケージの外
側とタイバーとの距離が樹脂パッケージの外側とタイバ
ーカットパンチとのクリアランスよりもわずかに大きく
なるようにタイバーが形成されたリードフレームに半導
体チップを載置し樹脂封止する工程と、 樹脂パッケージの外側とタイバーとの間のばりとリード
フレームのタイバーを上記タイバーカットパンチで同時
に除去する工程と、を備えた半導体装置の製造方法。
3. A semiconductor chip on a lead frame having a tie bar formed so that the distance between the tie bar and the outside of the resin package when sealed with resin is slightly larger than the clearance between the outside of the resin package and the tie bar cut punch. A method of manufacturing a semiconductor device, comprising the steps of: mounting and resin-sealing, and the step of simultaneously removing the burr between the outside of the resin package and the tie bar and the tie bar of the lead frame with the tie bar cut punch.
【請求項4】 上記樹脂封止したときに樹脂パッケージ
の外側とタイバーとの距離が0.3mm以下になるよう
にタイバーが形成されたことを特徴とする請求項3記載
の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the tie bar is formed such that the distance between the outer side of the resin package and the tie bar is 0.3 mm or less when the resin is sealed. .
JP7084011A 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2603814B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7084011A JP2603814B2 (en) 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7084011A JP2603814B2 (en) 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61220245A Division JPH0622266B2 (en) 1986-09-17 1986-09-17 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH07297339A true JPH07297339A (en) 1995-11-10
JP2603814B2 JP2603814B2 (en) 1997-04-23

Family

ID=13818656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7084011A Expired - Lifetime JP2603814B2 (en) 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2603814B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048718B2 (en) 2006-08-07 2011-11-01 Renesas Electronics Corporation Semiconductor device comprising an excess resin portion, manufacturing method thereof, and apparatus for manufacturing semiconductor device comprising a excess resin portion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161646A (en) * 1984-02-01 1985-08-23 Hitachi Ltd Lead frame for semiconductor device
JPS6117750U (en) * 1984-07-04 1986-02-01 三菱電機株式会社 Frame for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161646A (en) * 1984-02-01 1985-08-23 Hitachi Ltd Lead frame for semiconductor device
JPS6117750U (en) * 1984-07-04 1986-02-01 三菱電機株式会社 Frame for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048718B2 (en) 2006-08-07 2011-11-01 Renesas Electronics Corporation Semiconductor device comprising an excess resin portion, manufacturing method thereof, and apparatus for manufacturing semiconductor device comprising a excess resin portion

Also Published As

Publication number Publication date
JP2603814B2 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
JPH07297339A (en) Semiconductor device and manufacture thereof
JPH11317483A (en) Semiconductor, and manufacture thereof, and semiconductor manufacturing apparatus
JPH0622266B2 (en) Semiconductor device and manufacturing method thereof
JPH08172153A (en) Method of lead forming for semiconductor device and metal mold therefor
JP4329263B2 (en) Manufacturing method of semiconductor device
JPS5921050A (en) Manufacture of semiconductor device
JPH04324970A (en) Manufacture of semiconductor device lead frame
JPH10154784A (en) Manufacture of lead frame
JPH07153892A (en) Lead frame
JP2531088B2 (en) Semiconductor device and manufacturing method thereof
JP2979724B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH05206347A (en) Semiconductor device, manufacture thereof, and lead frame
JPH08124950A (en) Manufacture of semiconductor device
KR100342815B1 (en) Pinch-cut process and structure for semiconductor package
JPH0997866A (en) Lead forming method and mold for forming lead
JP2710515B2 (en) Lead frame for resin-sealed semiconductor device
JPH02202045A (en) Manufacture of lead frame
JPH08227961A (en) Lead frame for semiconductor device and its manufacture
JPS6165460A (en) Semiconductor molding method
JPH04271151A (en) Lead frame for semiconductor device
JPH05109962A (en) Lead frame
JPH05226569A (en) Lead frame for resin-sealed semiconductor device use
JPH04368158A (en) Lead frame and manufacture of semiconductor device
JPH02205061A (en) Lead frame
JPH04359553A (en) Method of manufacturing ic lead frame