JP2603814B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2603814B2
JP2603814B2 JP7084011A JP8401195A JP2603814B2 JP 2603814 B2 JP2603814 B2 JP 2603814B2 JP 7084011 A JP7084011 A JP 7084011A JP 8401195 A JP8401195 A JP 8401195A JP 2603814 B2 JP2603814 B2 JP 2603814B2
Authority
JP
Japan
Prior art keywords
tie bar
lead
package
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7084011A
Other languages
Japanese (ja)
Other versions
JPH07297339A (en
Inventor
孝二 柳谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7084011A priority Critical patent/JP2603814B2/en
Publication of JPH07297339A publication Critical patent/JPH07297339A/en
Application granted granted Critical
Publication of JP2603814B2 publication Critical patent/JP2603814B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は半導体装置及びその製
造方法の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a semiconductor device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来一般に知られているこの種の装置及
びその製造方法として図6ないし図12に示すものがあっ
た。図において、1はリードフレーム、2及び3はその
枠を構成する一対のリード枠、4はこの一対のリード枠
2および3を連結するタイバー、5はこのタイバー4と
連結される複数本の外部リード、6はこの外部リード5
にタイバー4を介して連結された根元リード、7は半導
体チップを樹脂封止するパッケージで、リード枠2およ
び3とタイバー4で囲まれる位置に成形される。
2. Description of the Related Art FIGS. 6 to 12 show a conventional apparatus of this kind and a method of manufacturing the same. In the drawing, 1 is a lead frame, 2 and 3 are a pair of lead frames constituting the frame, 4 is a tie bar connecting the pair of lead frames 2 and 3, and 5 is a plurality of external ties connected to the tie bar 4. Lead 6 is the external lead 5
The base lead 7 connected to the semiconductor chip via a tie bar 4 is a package for sealing the semiconductor chip with a resin.

【0003】8はタイバー4と根元リード6とパッケー
ジ7との空間に発生されるリード間ばり、9はこのリー
ド間ばり8を除去するばり取りパンチで、タイバー4と
の間にクリアランスB、パッケージ7との間にクリアラ
ンスC、根元リード6との間にクリアランスDを設けて
タイバー4とパッケージ7と根元リード6との間に挿入
される。10はばり取りパンチ9を抜き取りされた後に
残留するパッケージ7側のばり残り、11は根元リード
6側のばり残りである。
[0003] Reference numeral 8 denotes a flash between leads formed in the space between the tie bar 4, the root lead 6, and the package 7, and 9 denotes a deburring punch for removing the flash 8 between the leads. A clearance C is provided between the tie bar 4 and the package 7 and the base lead 6 with a clearance C provided between the tie bar 4 and the base lead 6. Numeral 10 is a flash residue on the package 7 side remaining after the deburring punch 9 is removed, and 11 is a flash residue on the root lead 6 side.

【0004】上記のように構成されたものにおいては、
モールド(樹脂封止)工程→リード間ばり取り工程→表
面ばり取り工程→リード加工(タイバーカット)工程の
順で加工される。この工程中において、樹脂封止工程後
には、必ずタイバー4と根元リード6とパッケージ7と
の間にリード間ばり8が発生する。このため、図10のよ
うなばり取りパンチ9にてこのリード間ばり8が除去さ
れる。
[0004] In the above configuration,
Processing is performed in the order of a molding (resin sealing) process → lead deburring process → surface deburring process → lead processing (tie bar cutting) process. During this step, after the resin sealing step, a lead gap 8 always occurs between the tie bar 4, the root lead 6, and the package 7. Therefore, the burrs 8 are removed by the burring punch 9 as shown in FIG.

【0005】ところで、ばり取りパンチ9は図10や図11
のように、タイバー4との間にクリアランスB、パッケ
ージ7との間にクリアランスC、根元リード6との間に
クリアランスDが設けられており、リードフレーム1の
製作公差や樹脂封止時のパッケージ7の成形公差の夫々
のばらつきを補っている。このため、ばり取りパンチ9
にてリード間ばり8を除去する場合、パッケージ7との
間や、根元リード6との間に夫々ばり残り10及び11
が生じることになる。
The deburring punch 9 is shown in FIGS.
The clearance B is provided between the tie bar 4, the clearance C between the package 7 and the clearance D between the base lead 6, and the manufacturing tolerance of the lead frame 1 and the package at the time of resin sealing are provided. 7 compensates for the variation in the molding tolerances. Therefore, the deburring punch 9
When the inter-lead burrs 8 are removed, the remaining burrs 10 and 11 between the package 7 and the root lead 6 are removed.
Will occur.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置及び
その製造方法は以上のようになされているので、タイバ
ーと根元リードとパッケージとの間にばりが生じた場
合、このばりのばり取り工程において、パッケージが樹
脂であるためパッケージとばり取りパンチとのクリアラ
ンスを小さくすることは可能であり、これによりパッケ
ージ側面のばりを小さくすることは比較的容易である
が、根元リードは金属であるためばり取りパンチと根元
リードとのクリアランスを小さくすることは困難であ
り、特に根元リード側面にばり残りが発生し、このばり
残りを手作業にて除去しなければならず、作業工程が増
加するばかりでなく、生産性が著しく低下するという問
題点があった。
Since the conventional semiconductor device and the method for manufacturing the same have been described above, if a burr is formed between the tie bar, the root lead and the package, the burrs are removed in the deburring step. However, since the package is made of resin, it is possible to reduce the clearance between the package and the deburring punch. It is relatively easy to reduce the flash on the side of the package, but the base lead is made of metal. It is difficult to reduce the clearance between the picking punch and the root lead, and burrs are generated especially on the side of the root lead, and these burrs must be removed manually, increasing the number of work processes. However, there is a problem that productivity is significantly reduced.

【0007】この発明は上記のような問題点を解決する
ためになされたもので、ばり残りの除去工程を廃止でき
る半導体装置及びその製造方法を得ることを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to provide a semiconductor device and a method of manufacturing the same, which can eliminate the step of removing burrs.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、リー
ドフレームに半導体チップを樹脂封止した後に切断され
るタイバーを有する半導体装置において、上記リードフ
レームは樹脂パッケージの外側においてこの樹脂パッケ
ージに上記タイバーを、樹脂パッケージの外側とタイバ
との距離が0.3mm以下となるよう形成したもので
ある。
According to a first aspect of the present invention, there is provided a semiconductor device having a tie bar which is cut after a semiconductor chip is sealed with a resin in a lead frame, wherein the lead frame is attached to the resin package outside the resin package. The tie bar is formed such that the distance between the outside of the resin package and the tie bar is 0.3 mm or less .

【0009】請求項2の発明は、樹脂封止した時に樹脂
パッケージの外側とタイバーとの距離が0.3mm以下
となるようにタイバーが形成されたリードフレームに半
導体チップを載置し樹脂封止する工程と、前記樹脂パッ
ケージの外側とタイバーとの間のばりと、前記タイバー
とをタイバーカットパンチで同時に除去する工程とから
なるものである。
According to a second aspect of the present invention, when the resin is sealed,
The distance between the outside of the package and the tie bar is 0.3mm or less
To the lead frame on which the tie bar is formed.
Placing the conductive chip and sealing with resin;
A burr between the outside of the cage and the tie bar;
And the process of simultaneously removing with a tie bar cut punch
It becomes.

【0010】[0010]

【0011】[0011]

【0012】[0012]

【作用】請求項1のように構成された半導体装置は、タ
イバーがパッケージに0.3mm以下に近接しているの
、従来のようなリード間ばり取り工程を設けることな
く、タイバーカツト後のリード間ばりの残りを少なく
ることができる。
In the semiconductor device constructed as in the first aspect , since the tie bar is close to the package at 0.3 mm or less , a conventional process for removing the lead is not required.
Ku, to reduce the rest of the lead between the beams after the tie bar Katsuhito
Can be

【0013】請求項2のように構成された半導体装置の
製造方法は、タイバーカットを行うだけでリード間ばり
を、残り少なく除去することができる。
According to a second aspect of the present invention, there is provided a semiconductor device comprising:
The manufacturing method is just to cut the tie bar and the lead gap
Can be removed as little as possible.

【0014】[0014]

【0015】[0015]

【0016】[0016]

【実施例】以下、この発明の一実施例を図1ないし図3
で説明する。図において、20はタイバーカット幅Eより
も広い幅寸法の開口幅Fで開口する大幅部で、パッケー
ジ7の外側においてパッケージ7に近接した部分のみに
形成され、そのタイバー4側へ厚さGで形成されてい
る。
1 to 3 show an embodiment of the present invention.
Will be described. In the figure, reference numeral 20 denotes a large portion having an opening width F wider than the tie bar cut width E, formed only in a portion outside the package 7 and close to the package 7 and having a thickness G toward the tie bar 4 side. Is formed.

【0017】21はこの大幅部20に連続してタイバー4の
位置まで形成された小幅部で、上記タイバー4のカット
幅Eよりも狭い開口幅Hで開口している。なお、大幅部
20と小幅部21とで開口部22が構成されている。23は大幅
部20と小幅部21とで根元リード6に形成される段部、24
は上記開口部22に形成され段部23に対応した突出寸法J
の鍔25を生ずるリード間ばりである。
Reference numeral 21 denotes a small width portion formed to the position of the tie bar 4 following the large portion 20 and has an opening width H smaller than the cut width E of the tie bar 4. Please note that
An opening 22 is constituted by 20 and the narrow width portion 21. 23 is a step formed on the root lead 6 with a large portion 20 and a small width portion 21;
Is a protruding dimension J formed in the opening 22 and corresponding to the step 23.
This is the lead gap that produces the collar 25.

【0018】上記のように構成されたものにおいては、
リード間ばり24は、パッケージ7側においてタイバー4
のカット幅Eよりも大で、タイバー4側においてタイバ
ー4のカット幅Eよりも小に構成されることになり、タ
イバー4のカット時において、タイバーパンチ(図示せ
ず)を大幅部20の位置まで設けることにより、大幅部20
と小幅部21内のリード間ばり24と、タイバー4とが同時
に打抜きされ、根元リード6側面に生じるリード間ばり
24も確実に除去される。
In the above configuration,
The lead spacing 24 is a tie bar 4 on the package 7 side.
Is larger than the cut width E of the tie bar 4 and smaller than the cut width E of the tie bar 4 on the tie bar 4 side. When the tie bar 4 is cut, the tie bar punch (not shown) is moved to the position of the large portion 20. Up to 20
And the tie bar 4 in the narrow width portion 21 and the tie bar 4 are punched at the same time, and the
24 is also reliably removed.

【0019】また、パッケージ7側面に生じるリード間
ばり24もタイバーパンチとパッケージ7とのクリアラン
スを適宜に設定することにより、小さくでき、タイバー
カット工程においてリード間ばり24も同時に除去できる
ことになる。特に、大幅部20の厚さG=0.3mm、段部23
の突出寸法J=0.5mmで良好な結果を得ることができ
た。
Also, by setting the clearance between the tie bar punch and the package 7 appropriately, the lead burrs 24 generated on the side surfaces of the package 7 can be reduced, and the lead burrs 24 can be removed at the same time in the tie bar cutting step. In particular, the thickness G of the large portion 20 is 0.3 mm, and the step portion 23
Good results could be obtained with a protrusion dimension J of 0.5 mm.

【0020】また、図4ないし図5はこの発明の他の実
施例を示すもので、30はパッケージ7に近づけて設けら
れたタイバー、31はパッケージ7にタイバーカット幅E
よりも広い幅寸法の開口幅Fで開口する開口部、32はこ
の開口部31に形成されるリード間ばりである。
4 and 5 show another embodiment of the present invention. Reference numeral 30 denotes a tie bar provided close to the package 7, and 31 denotes a tie bar cut width E of the package 7.
An opening 32 having an opening width F wider than the opening width 32 is a lead gap formed in the opening 31.

【0021】この構成においては、図5のようにタイバ
ーパンチ(図示せず)で開口部31の位置まで打抜くこと
により、タイバーカットと同時にリード間ばり32が除去
され、同様の効果を奏することになる。
In this configuration, as shown in FIG. 5, by punching out to the position of the opening 31 with a tie bar punch (not shown), the burrs 32 are removed at the same time as the tie bar cutting, and the same effect is obtained. become.

【0022】[0022]

【発明の効果】以上のように、請求項1の発明はリード
フレームに半導体チップを樹脂封止した後に切断される
タイバーを有する半導体装置において、上記リードフレ
ームは樹脂パッケージの外側においてこの樹脂パッケー
ジに上記タイバーを、樹脂パッケージの外側とタイバー
との距離が0.3mm以下となるよう形成し、従来のよ
うなリード間ばり取り工程を設けることなく、タイバー
カツト後のリード間ばりの残りを少なくすることがで
き、結果的に生産性に優れて安価で、且つ外観が優れた
半導体装置を提供できる効果を奏すものである。
As described above, according to the first aspect of the present invention, the lead
Cut after resin sealing semiconductor chip to frame
In the semiconductor device having the tie bars, the Ridofure
Arm is located on the outside of the resin package.
The tie bar to the outside of the resin package and the tie bar
With a distance of 0.3 mm or less.
Tie bars without the need for a deburring process
It is possible to reduce the remainder of the lead gap after cutting.
Resulting in excellent productivity, low cost, and excellent appearance
This has the effect of providing a semiconductor device.

【0023】また、請求項2の発明は、タイバーがパッ
ケージに0.3mm以下に近接しているので、タイバー
カツトを行うだけでリード間ばりを除去でき、タイバー
カットとばり取りとを同時に1工程で行うことができ、
製造工程が削減され、生産性が向上するだけでなく、ば
り残りが少なく外観良好な半導体装置を製造することが
できる優れた効果がある。
Further, the inventions of claim 2, since the tie bar is close below 0.3mm in the package can be removed between the leads burr at only by tie bars Katsuhito, tie
Cutting and deburring can be performed simultaneously in one process,
Not only are manufacturing processes reduced and productivity increased,
It is possible to manufacture semiconductor devices with little residual and good appearance.
There is an excellent effect that can be done.

【0024】[0024]

【0025】[0025]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.

【図2】 図1の実施例の要部拡大平面図である。FIG. 2 is an enlarged plan view of a main part of the embodiment of FIG.

【図3】 図1の実施例のタイバーカット後の要部拡大
平面図である。
FIG. 3 is an enlarged plan view of a main part after a tie bar is cut in the embodiment of FIG. 1;

【図4】 この発明の他の実施例を示す平面図である。FIG. 4 is a plan view showing another embodiment of the present invention.

【図5】 図4の実施例の要部拡大平面図である。FIG. 5 is an enlarged plan view of a main part of the embodiment of FIG. 4;

【図6】 従来のリードフレームを示す平面図である。FIG. 6 is a plan view showing a conventional lead frame.

【図7】 従来のリードフレームのモールド後の平面図
である。
FIG. 7 is a plan view of a conventional lead frame after molding.

【図8】 従来のリードフレームの要部拡大平面図であ
る。
FIG. 8 is an enlarged plan view of a main part of a conventional lead frame.

【図9】 従来のリードフレームの要部断面図である。FIG. 9 is a sectional view of a main part of a conventional lead frame.

【図10】 従来のリードフレームのばり取り工程を示
す要部切断図である。
FIG. 10 is a fragmentary sectional view showing a conventional lead frame deburring step.

【図11】 図10のXI−XI線における断面図である。11 is a sectional view taken along line XI-XI in FIG.

【図12】 従来のリードフレームのばり取り後の要部
拡大平面図である。
FIG. 12 is an enlarged plan view of a main part after deburring a conventional lead frame.

【符号の説明】[Explanation of symbols]

1 リードフレーム、 4 タイバー、 5 外部
リード、 6 根元リード、 7 パッケージ、
22 開口部、 24 リード間ばり、30 タイ
バー。
1 Lead frame, 4 Tie bar, 5 External lead, 6 Root lead, 7 Package,
22 openings, 24 lead spacing, 30 tie bars.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 リードフレームに半導体チップを樹脂封
止した後に切断されるタイバーを有する半導体装置にお
いて、上記リードフレームは樹脂パッケージの外側にお
いてこの樹脂パッケージに上記タイバーを、樹脂パッケ
ージの外側とタイバーとの距離が0.3mm以下となる
よう形成したことを特徴とする半導体装置。
1. A semiconductor device having a tie bar which is cut after a semiconductor chip is sealed with a resin on a lead frame, wherein the lead frame has the tie bar attached to the resin package outside the resin package and the tie bar connected to the outside of the resin package. A semiconductor device formed to have a distance of 0.3 mm or less.
【請求項2】 樹脂封止したときに樹脂パッケージの外
側とタイバーとの距離が0.3mm以下となるようタイ
バーが形成されたリードフレームに半導体チップを載置
し樹脂封止する工程と、前記樹脂パッケージの外側とタ
イバーとの間のばりと、前記タイバーとをタイバーカッ
トパンチで同時に除去する工程とからなる半導体装置の
製造方法。
2. A step of mounting a semiconductor chip on a lead frame on which a tie bar is formed so that the distance between the outside of the resin package and the tie bar is 0.3 mm or less when the resin is sealed, and sealing with a resin. A method of manufacturing a semiconductor device, comprising: a step of simultaneously removing burrs between the outside of a resin package and a tie bar and the tie bar with a tie bar cut punch.
JP7084011A 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2603814B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7084011A JP2603814B2 (en) 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7084011A JP2603814B2 (en) 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61220245A Division JPH0622266B2 (en) 1986-09-17 1986-09-17 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH07297339A JPH07297339A (en) 1995-11-10
JP2603814B2 true JP2603814B2 (en) 1997-04-23

Family

ID=13818656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7084011A Expired - Lifetime JP2603814B2 (en) 1995-04-10 1995-04-10 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2603814B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800141B2 (en) 2006-08-07 2011-10-26 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161646A (en) * 1984-02-01 1985-08-23 Hitachi Ltd Lead frame for semiconductor device
JPS6117750U (en) * 1984-07-04 1986-02-01 三菱電機株式会社 Frame for semiconductor devices

Also Published As

Publication number Publication date
JPH07297339A (en) 1995-11-10

Similar Documents

Publication Publication Date Title
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
JP2603814B2 (en) Semiconductor device and manufacturing method thereof
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
KR101090259B1 (en) Method for cutting lead terminal of package type electronic component
JPH08318328A (en) Die for cutting lead
JPH05326782A (en) Lead frame and semiconductor device provided therewith
JPH02205060A (en) Lead frame for semiconductor device
JP2648353B2 (en) Lead frame manufacturing method
JP2700902B2 (en) Lead frame manufacturing method
JP2606736B2 (en) Lead frame manufacturing method
JPH0622266B2 (en) Semiconductor device and manufacturing method thereof
JPH04103154A (en) Semiconductor device, manufacture thereof, and mounting method thereof
KR200160429Y1 (en) Metal mold for chamfering leadframe pad
JPH04139868A (en) Lead frame for semiconductor device
JPH08125088A (en) Lead frame and manufacture of electronic component using the same frame
JPH04324970A (en) Manufacture of semiconductor device lead frame
JPH03188655A (en) Manufacture of lead frame
JP2979724B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH07202104A (en) Ic lead frame for semiconductor device and its manufacture
JPH06151681A (en) Manufacture of semiconductor device and lead frame used therein
JPH07221245A (en) Lead frame for semiconductor device
JPH05206347A (en) Semiconductor device, manufacture thereof, and lead frame
JPH08264702A (en) Lead frame of semiconductor device and semiconductor device using the same
JPH04368158A (en) Lead frame and manufacture of semiconductor device
JPS63120450A (en) Manufacture of semiconductor device and lead frame used therefor