JPH07295858A - 画像処理装置及び並列コンピュータのデバッグ処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 プログラム開発者にデバッグの大きな負担を
軽減し、短時間で画像処理の正当性を確認することので
きる画像処理装置及び並列コンピュータにおいて実行途
中のメモリ内容の確認が連続して行える並列コンピュー
タのデバッグ処理方法の提供を目的とする。 【構成】 画像処理装置は、全体を制御する装置制御部
１、データの流れを制御するデータフロー制御部２、複
数の演算プロセッサを有する演算部３、プログラムバッ
ファ４及び入出力部５を有し、画像処理を行うソースプ
ログラム中でのトレースする変数を指示し、このソース
プログラムのコンパイルとデータフロー制御部２が記憶
しているデバッグ用データに対応するソースプログラム
の対応付けを行うホストコンピュータ１０とで構成され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の演算の並列処理
によって画像処理を行う画像処理装置と例えばこの画像
処理装置のような並列コンピュータを使用した際に行わ
れる並列コンピュータのデバッグ処理方法に関する。

【０００２】

【従来の技術】一般に並列処理システムにおいて、ユー
ザ定義のプロシージャ（処理）を複数のプロセッサに分
散して並列処理を行わせる際にプログラム開発者は、各
プロセッサ毎にこのプロシージャを行わせるようにプロ
グラムの記述作成を行っている。

【０００３】このユーザ定義のプロシージャを並列処理
システムにおける負荷とすると、プログラム開発者は、
予め上述したようなプログラムの作成によって並列処理
システムの負荷を分散させて処理の効率化を図ってい
る。

【０００４】

【発明が解決しようとする課題】ところで、プログラム
開発者のプログラムの正当性の確認には、主に２つの方
法がある。第１の方法としては、並列処理システムの動
作をいわゆるブレークポイントが設定されている時点ま
で行わせ、この途中までの処理結果をメモリ内容の確認
によって判断する方法がある。また、第２の方法として
は、実行した並列処理システムにおける各並列処理の結
果を見て所望の処理が行われているか判断する方法があ
る。

【０００５】ところが、第１の方法では、逐次的にメモ
リ内容の確認を行うため、連続した動作の途中における
プログラムの変数の値を調べることができない。また、
第２の方法の場合、実行結果を見るだけでは実際にどの
プロセッサの動作に誤り、いわゆるバグがあるか判定す
ることができない。並列コンピュータを使用する並列処
理システムでは、上述した第１の方法を用いて実行途中
のメモリ内容の確認を行っている。しかしながら、第１
の方法は、上述したように、この逐次的なメモリ内容の
確認によりプログラムのデバッグしているための多大の
時間と手間がかかっていた。

【０００６】そこで、本発明は、上述したような実情に
鑑みてなされたものであり、プログラム開発者にデバッ
グの大きな負担を軽減し、短時間で画像処理の正当性を
確認することのできる画像処理装置及び並列コンピュー
タにおいて実行途中のメモリ内容の確認が連続して行え
る並列コンピュータのデバッグ処理方法の提供を目的と
する。

【０００７】

【課題を解決するための手段】本発明に係る画像処理装
置は、上述した課題を解決するために、複数の演算の並
列処理によって画像処理を行う画像処理装置において、
画像処理を行うソースプログラム中でのトレースする変
数を指示し、このソースプログラムをコンパイルするホ
ストコンピュータと、２次元データを分割して供給され
る複数の小領域に対する演算を並列に行う演算部と、演
算部の各プロセッサに複数の小領域のデータを供給し、
上記各プロセッサからソースプログラムにより指示され
た時点の回収したデバッグ用データを記憶するデータフ
ロー制御部と、データフロー制御部が記憶しているデバ
ッグ用データに対応するソースプログラムの対応付けを
行うホストコンピュータと、ホストコンピュータからの
データを一覧表示させるディスプレイとを有することを
特徴としている。

【０００８】ここで、回収したデバッグ用データは、上
記演算手段の各プロセッサの番号、上記ソースプログラ
ムで指示された時点での変数値及びこのソースプログラ
ムの行番号から成っている。

【０００９】本発明に係る並列コンピュータのデバッグ
処理方法は、上述した課題を解決するために、ソースプ
ログラムに従う処理を複数の演算プロセッサに対して行
わせる並列コンピュータのデバッグ用データ表示方法に
おいて、ソースプログラム中でのトレースする変数を指
示するトレース指示工程と、トレース指示工程を経たソ
ースプログラムをコンパイルするコンパイル工程と、コ
ンパイル工程による実行コードを各部のメモリに供給し
それぞれ供給されたデータに対して並列処理を複数の演
算プロセッサで行う演算工程と、演算工程で各演算プロ
セッサからソースプログラムにより指示された時点のデ
バッグ用データを回収するデータ回収工程と、データ回
収工程で記憶したデバッグ用データをホストコンピュー
タに供給するデータ収集工程と、データ収集工程により
収集されたデバッグ用データに対応するソースプログラ
ムとの対応付けを行う対応付け工程と、対応付け工程か
らの対応付けしたソースプログラムとデバッグ用データ
とを一覧表示させる表示工程とを有することを特徴とし
ている。

【００１０】

【作用】本発明に係る画像処理装置では、ホストコンピ
ュータでトレースする変数の指示を行ってコンパイル処
理を行い、演算部で２次元データを分割して供給される
複数の小領域に対する演算を実行コードに従って並列に
行わせ、データフロー制御部で各プロセッサからソース
プログラムにより指示された時点の回収したデバッグ用
データを記憶し、ホストコンピュータでデバッグ用デー
タに対応するソースプログラムとの対応付け、ディスプ
レイに対応付けしたソースプログラムの行番号とデバッ
グ用データを一覧表示させることにより、連続した並列
処理を行わせても各プログラムのステップにおけるメモ
リ内容の確認を一覧表示で行っている。

【００１１】回収したデバッグ用データは、上記演算手
段の各プロセッサの番号、上記ソースプログラムで指示
された時点での変数値及びこのソースプログラムの行番
号から成っているので、ホストコンピュータにおいてソ
ースプログラムの実行順に記載されている行番号との対
応付けを容易にし、対応する各プロセッサの動作チェッ
クも可能にしている。

【００１２】また、本発明に係る並列コンピュータのデ
バッグ処理方法では、トレース指示工程でトレースする
変数の指示を行い、コンパイル工程でこのソースプログ
ラムのコンパイルを行う。コンパイル工程による実行コ
ードを各部のメモリに供給し演算工程でそれぞれ供給さ
れたデータに対して並列処理を複数の演算プロセッサで
行い、データ回収工程で各プロセッサからソースプログ
ラムにより指示された時点のデバッグ用データを回収
し、データ収集工程でこのデバッグ用データをホストコ
ンピュータに供給し収集する。対応付け工程では、供給
されたデバッグ用データに対応するソースプログラムと
の対応付けを行って表示工程で対応付けしたソースプロ
グラムとデバッグ用データとを一覧表示させることによ
り、連続した並列処理を行っても対応する各プロセッサ
の動作チェックが可能になる。

【００１３】

【実施例】以下、本発明に係る画像処理装置及び並列コ
ンピュータのデバッグ処理方法の一実施例について、図
面を参照しながら説明する。

【００１４】画像処理装置は、例えば図１に示すよう
に、全体を制御する装置制御部１、データの流れを制御
するデータフロー制御部２、複数の演算プロセッサを有
する演算部３、プログラムバッファ４及び入出力部５で
構成される。

【００１５】装置制御部１は、データフロー制御部２の
プロセッサ及び演算部３の各演算プロセッサ内のプログ
ラムメモリに対してプログラムバッファ４上のデータフ
ロー制御部２及び演算部３に対応するプログラムをメモ
リバス６を介してロードさせる。また、装置制御部１
は、データフロー制御部２及び演算部３の各演算プロセ
ッサの実行制御、クロックの供給を行っている。

【００１６】データフロー制御部２は、演算部３から回
収した演算結果を基に統合的な演算を行いこの演算結果
を演算部３にデータを分配供給している。さらに、具体
的に説明すると、データフロー制御部２は、入出力部５
内の共有メモリ（図示せず）に制御信号を供給してい
る。データフロー制御部２は、共有メモリからデータバ
ス７を介してデータを流して各演算プロセッサ内の分散
メモリ（図示せず）にデータを分配している。また、デ
ータフロー制御部２は、演算部３の各演算プロセッサと
制御信号を通信によるやりとりを行い、供給したデータ
に対する演算処理の終了した演算プロセッサからこの処
理結果を回収している。すなわち、データフロー制御部
２は、データバス７を介して処理結果のデータが入出力
部５内の共有メモリに供給させている。データフロー制
御部２は、演算処理の終了した演算プロセッサに対して
共有メモリからデータバス７を介して次のデータを分配
する。このようにデータフロー制御部２は、データの分
配と回収を繰り返し、このデータフロー制御部２のプロ
グラムが終了するまで制御が行われる。

【００１７】ここで、画像処理装置は、所望の画像処理
を行わせるためこの画像処理装置の外部に例えばホスト
コンピュータ１０を併設させている。ホストコンピュー
タ１０は、プログラマが作成した画像処理に関する並列
処理プログラムをコンパイルし、コンパイルによる実行
コードを装置制御部１に供給している。

【００１８】一般に、プログラマが作成した最初のプロ
グラムには誤り、いわゆるバグが含まれていることが多
い。このような誤り（バグ）は、例えば画像処理装置の
ハードウェアが仕様に合致していなかったり、ソフトウ
ェア自体のプログラム動作の考え違い等によって生じ
る。このような画像処理装置に対する動作チェックは、
常に必要な処理として行われる。この動作チェックが、
いわゆるデバッグ処理である。

【００１９】このようなデバッグ処理において、画像処
理装置における上述したデータフロー制御部２は、演算
部３の各演算プロセッサからソースプログラムにより指
示された時点の回収したデバッグ用データを記憶するデ
ータ供給記憶手段として用いている。また、装置制御部
１は、データフロー制御部２を制御することによりメモ
リバス６を介してデータフロー制御部２上に記憶してい
るデバッグ用データをホストコンピュータ１０に引き上
げている。

【００２０】ホストコンピュータ１０は、記憶している
デバッグ用データに対応するソースプログラムとの対応
付けをデバッグ用データ中のソースプログラムの行番号
とホストコンピュータ１０内のソースプログラムの行番
号によって行い、一致する行番号の内容と共にデバッグ
用データのプロセッサ番号や変数値をまとめてホストコ
ンピュータ１０のディスプレイ（図示せず）に供給して
いる。ディスクプレイは、後述するように一覧表示す
る。

【００２１】このようにしてデバッグ処理を行わせるこ
とにより、プログラマが作成した並列プログラムの実行
が所望の通り行われている各演算プロセッサ毎の動作の
確認も行うことができる。このようなプログラム開発の
仕方によって並列コンピュータ用プログラムのデバッグ
時にプログラム開発者にかかるデバッグの大きな負担を
軽減し、短時間で画像処理の正当性の確認を行うことが
できる。

【００２２】次に、この画像処理装置に対して適用され
る並列コンピュータのデバッグ処理方法について図２の
フローチャート、図３に示すホストコンピュータ１０の
ＣＲＴ表示画面の一例を参照しながら説明する。

【００２３】図２に示すようにステップＳ１０では、先
ず、並列処理するソースプログラムの記述を行う。この
記述したソースプログラム中でのトレースする変数の指
示については、例えば以下の文（１）、文（２）に示す
ように、

【００２４】 ・・・・・・・・ y=a+b; ・・・文（１） printf("Y=%d\n", y); ・・・文（２） ・・・・・・・・ 行う。これらソースプログラムの編集作業は、ホストコ
ンピュータ１０を用いて行う。

【００２５】なお、ソースプログラムを記述するプログ
ラム言語は、上述した文（２）のプリント文が示すよう
にＡＮＳＩ−Ｃ言語に準拠した高級プログラム言語を使
用している。各文の内容を説明すると、文（１）は、演
算プロセッサ上の演算と演算結果を示す変数ｙのトレー
スを指示し、文（２）は、“printf”をコンパイラがト
レースを指示する記号とみなし括弧内の変数ｙの値を出
力するように指示している。

【００２６】このプログラムを作成において、プログラ
マは、通常使用されている高級プログラム言語でプログ
ラムを記述しているので、このデバッグ用に新たなプロ
グラムの指示記号を追加する必要性がない。プログラマ
は、このようにして所望の演算処理等を行わせるプログ
ラムを記述している。

【００２７】ステップＳ１１では、プログラマにとって
トレース処理を意識することなく記述したソースプログ
ラムのコンパイルを行う。このコンパイル処理におい
て、トレースする変数の指示を受けた部分に対してホス
トコンピュータ１０は、自動的に変数のトレースのため
の実行コードを付加した実行形式のオブジェクトコード
を出力する。このコンパイル処理の手順については、後
段において簡単に説明する。この後に装置制御部１は、
予めプログラムバッファ４からデータフロー制御部２及
び演算部３の各演算プロセッサ内のプログラムメモリに
コンパイルして収められた実行コードをロードさせる。

【００２８】ステップＳ１２では、データフロー制御部
２により分割された２次元の各小領域のデータを対応す
る演算プロセッサに供給してそれぞれ供給されたデータ
に対して並列処理を複数の演算プロセッサで行う（演算
工程）。このプログラムの実行処理中において、演算部
３の各演算プロセッサは、ソースコードで指示された時
点での変数の値とソースプログラムの行番号を一対とし
て扱っている。

【００２９】次に、ステップ１３では、各演算プロセッ
サからソースプログラムにより指示された時点のデバッ
グ用データを回収する。データフロー制御部２は、上述
しおた一対のソースプログラム行番号、演算プロセッサ
の番号及びトレースする変数の値を一組としてデータフ
ロー制御部２内のメモリに蓄えておく。

【００３０】ステップＳ１４では、並列コンピュータ、
すなわち画像処理装置における一連の演算処理が終了し
たか否か判別する。まだ演算が終了していない（Ｎｏ
の）とき、ステップＳ１２に戻って演算処理を継続す
る。また、演算処理が終了した（Ｙｅｓの）とき、ステ
ップＳ１５に進む。

【００３１】ステップＳ１５では、データフロー制御部
２内に格納されている複数のデバッグ用データを装置制
御部１の制御によってホストコンピュータ１０に引き上
げる（データ収集工程）。

【００３２】次に、ステップＳ１６では、ホストコンピ
ュータ１０が供給されたデバッグ用データに対応するソ
ースプログラムとの対応付けを行う。この際に互いのソ
ースプログラムの行番号が対応付けのために参照され
る。このようにして対応するソースプログラムの行番号
と各組毎のデバッグ用データとの対応が採られることに
なる。

【００３３】ステップＳ１７では、ホストコンピュータ
１０が対応の付けられたソースプログラムとデバッグ用
データとをディスプレイ（例えばＣＲＴ［カソード陰極
線管］等）に供給して一覧表示される。この一覧表示
は、例えば図３に示すように、ディスプレイ画面１１に
行われる。図３のディスプレイ画面１１は、例えば演算
部３の演算プロセッサが「Ｐ１〜Ｐ２４」と２４個あ
り、各演算プロセッサにおける変数ｙの値を示してい
る。この一覧表示によりプログラマは、実行中のデータ
をモニタすることができるようになる。また、各演算プ
ロセッサによる演算かも一覧表示から容易に知ることが
できる。この際にそれぞれ文（１）〜文（２４）が対応
して表示されることから、どのような演算を行わせたか
もオブジェクトコードから知ることができる。

【００３４】ステップＳ１８では、プログラマは、一覧
表示されたデバッグ用データから動作チェックを行い、
異常動作を見つけた際に手直しを施して前述したステッ
プＳ１０から順次処理を行ってデバッグ処理を繰り返
す。正常の動作のとき、デバッグ処理を終了する。

【００３５】次に、コンパイル手順について図４を参照
しながら説明する。ステップＳ１１０では、カウント変
数ｎをゼロにセットし、記述されたソースプログラムの
データをコンパイラに供給する。ステップＳ１１１で
は、供給されたデータがトレースする制御命令か否か判
別する。制御命令がトレースを指示する命令でなかった
（Ｎｏの）場合、ステップＳ１１２で通常のコンパイル
処理を行ってステップＳ１１６に進む。また、制御命令
がトレースを指示していた（Ｙｅｓの）場合、ステップ
Ｓ１１３に進む。

【００３６】ステップＳ１１３では、演算プロセッサか
らデータフロー制御部２へ演算結果、ソースプログラム
の行番号を転送させる実行コードを生成する。ステップ
Ｓ１１４では、カウント変数ｎを１だけ歩進させてステ
ップＳ１１５に進む。

【００３７】ステップＳ１１５では、例えば演算部３が
有する演算プロセッサの個数Ｎとしてカウント変数ｎが
この個数Ｎを越えたか否か判断している。演算プロセッ
サの個数Ｎよりカウント変数ｎが小さい（Ｙｅｓの）と
き、ステップＳ１１３に戻す。また、カウント変数ｎが
演算プロセッサの個数Ｎ以上になった（Ｎｏの）とき、
ステップＳ１１６に進む。

【００３８】ステップＳ１１６では、作成したソースプ
ログラムのコンパイル処理が終了したかどうかの判断を
行っている。コンパイル処理がまだ継続するならば、ス
テップＳ１１０に戻る。コンパイル処理が終了したなら
ば、このコンパイル処理を終了する。

【００３９】コンパイル処理により生成された実行コー
ドの実行処理が、前述したようにステップＳ１２〜ステ
ップＳ１４までの間に行われ、画像処理装置の演算結果
及びソースプログラムの行番号がデータフロー制御部２
内のメモリに回収される。

【００４０】このようにデバッグ用データを収集するこ
とにより、前述した第１の方法で述べたように連続した
並列処理を行っても対応する各プロセッサの動作チェッ
クが可能になる。これにより、一度の実行でプログラム
の任意の時点の所定の変数の値を各演算プロセッサ毎に
得られるので、プログラムのデバッグ処理の効率が向上
する。このため、プログラマはデバッグ処理の負担を従
来に比べて大いに軽減させることができる。

【００４１】以上のように構成することにより、プログ
ラム作成時におけるプログラムのデバッグ処理の効率を
向上させることができる。このため、プログラマはデバ
ッグ処理の負担を従来に比べて大いに軽減させることが
できる。

【００４２】回収したデバッグ用データは、上記演算手
段の各プロセッサの番号、上記ソースプログラムで指示
された時点での変数値及びこのソースプログラムの行番
号から成っているので、ホストコンピュータにおいてソ
ースプログラムの実行順に記載されている行番号との対
応付けを容易にし、対応する各プロセッサの動作チェッ
クも可能にすることから動作チェックの時間を短縮化さ
せることができる。

【００４３】また、並列コンピュータのデバッグ処理方
法でもプログラム作成時におけるプログラムのデバッグ
処理の効率を向上させ、プログラムの開発時間を短縮す
ることができる。このため、プログラマはデバッグ処理
の負担を従来に比べて大いに軽減させることができる。

【００４４】

【発明の効果】本発明に係る画像処理装置では、ホスト
コンピュータでトレースする変数の指示を行ってコンパ
イル処理を行い、演算部で２次元データを分割して供給
される複数の小領域に対する演算を実行コードに従って
並列に行わせ、データフロー制御部で各プロセッサから
ソースプログラムにより指示された時点の回収したデバ
ッグ用データを記憶し、ホストコンピュータでデバッグ
用データに対応するソースプログラムとの対応付け、デ
ィスプレイに対応付けしたソースプログラムの行番号と
デバッグ用データを一覧表示させて連続した並列処理を
行わせても各プログラムのステップにおけるメモリ内容
の確認を一覧表示で行えることにより、プログラム作成
時におけるプログラムのデバッグ処理の効率を向上させ
ることができる。このため、プログラマはデバッグ処理
の負担を従来に比べて大いに軽減させることができる。

【００４５】回収したデバッグ用データは、上記演算手
段の各プロセッサの番号、上記ソースプログラムで指示
された時点での変数値及びこのソースプログラムの行番
号から成っているので、ホストコンピュータにおいてソ
ースプログラムの実行順に記載されている行番号との対
応付けを容易にし、対応する各プロセッサの動作チェッ
クも可能にすることから動作チェックの時間を短縮化さ
せることができる。

【００４６】また、本発明に係る並列コンピュータのデ
バッグ処理方法では、トレース指示工程でトレースする
変数の指示を行い、コンパイル工程でこのソースプログ
ラムのコンパイルを行う。コンパイル工程による実行コ
ードを各部のメモリに供給し演算工程でそれぞれ供給さ
れたデータに対して並列処理を複数の演算プロセッサで
行い、データ回収工程で各プロセッサからソースプログ
ラムにより指示された時点のデバッグ用データを回収
し、データ収集工程でこのデバッグ用データをホストコ
ンピュータに供給し収集する。対応付け工程では、供給
されたデバッグ用データに対応するソースプログラムと
の対応付けを行って表示工程で対応付けしたソースプロ
グラムとデバッグ用データとを一覧表示させも、プログ
ラム作成時におけるプログラムのデバッグ処理の効率を
向上させ、プログラムの開発時間を短縮することができ
る。このため、プログラマはデバッグ処理の負担を従来
に比べて大いに軽減させることができる。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置の概略的なブロック
図である。

【図２】上記画像処理装置が行うデバッグ処理の作業手
順を説明するフローチャートである。

【図３】上記画像処理装置の外部に併設するホストコン
ピュータのディスプレイに表示される一覧表示の一例で
ある。

【図４】上記ホストコンピュータが行うコンパイル処理
手順のフローチャートである。

【符号の説明】

１ 装置制御部 ２ データフロー制御部 ３ 演算部 ４ プログラムバッファ部 ５ 入出力部 ６ メモリバス ７ データバス １０ ホストコンピュータ １１ ディスプレイ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の演算の並列処理によって画像処理
   を行う画像処理装置において、 上記画像処理を行うソースプログラム中でのトレースす
   る変数を指示し、このソースプログラムをコンパイルす
   るコンパイル手段と、 このコンパイル手段で生成した実行コードに従って２次
   元データを分割して供給される複数の小領域に対する演
   算を並列に行う演算手段と、 該演算手段の各プロセッサに上記複数の小領域のデータ
   を供給し、上記各プロセッサからソースプログラムによ
   り指示された時点の回収したデバッグ用データを記憶す
   るデータ供給記憶手段と、 該データ供給記憶手段が記憶しているデバッグ用データ
   に対応するソースプログラムとの対応付けを行う対応付
   け手段と、 該対応付け手段からの対応付けしたソースプログラムの
   行番号とデバッグ用データを一覧表示させる表示手段と
   を有することを特徴とする画像処理装置。
2. 【請求項２】 上記回収したデバッグ用データは、上記
   演算手段の各プロセッサの番号、上記ソースプログラム
   で指示された時点での変数値及びこのソースプログラム
   の行番号から成ることを特徴とする請求項１記載の画像
   処理装置。
3. 【請求項３】 ソースプログラムに従う処理を複数の演
   算プロセッサに対して行わせる並列コンピュータのデバ
   ッグ用データ表示方法において、 上記ソースプログラム中でのトレースする変数を指示す
   るトレース指示工程と、 該トレース指示工程を経たソースプログラムをコンパイ
   ルするコンパイル工程と、 該コンパイル工程による実行コードを各部のメモリに供
   給しそれぞれ供給されたデータに対して並列処理を複数
   の演算プロセッサで行う演算工程と、 該演算工程で各演算プロセッサからソースプログラムに
   より指示された時点のデバッグ用データを回収するデー
   タ回収工程と、 該データ回収工程で記憶したデバッグ用データを読み出
   して、このデバッグ用データとソースプログラムとの対
   応付けを行う対応付け手段に供給するデータ収集工程
   と、 該データ収集工程により収集されたデバッグ用データに
   対応するソースプログラムの対応付けを行う対応付け工
   程と、 該対応付け工程からの対応付けしたソースプログラムの
   行番号とデバッグ用データを一覧表示させる表示工程と
   を有することを特徴とする並列コンピュータのデバッグ
   処理方法。