JPH0729390A - 光バッファメモリ - Google Patents
光バッファメモリInfo
- Publication number
- JPH0729390A JPH0729390A JP16824293A JP16824293A JPH0729390A JP H0729390 A JPH0729390 A JP H0729390A JP 16824293 A JP16824293 A JP 16824293A JP 16824293 A JP16824293 A JP 16824293A JP H0729390 A JPH0729390 A JP H0729390A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- buffer
- network
- packet
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 時系列のみで高速の光パケット信号を、光信
号のまま蓄えることができる多入力多出力の光バッファ
メモリを提供する。 【構成】 波長多重された光パケットデータ信号および
光パケットアドレス信号とが、波長分波器１により一旦
波長分割された後、光データパケット信号は、波長数だ
けの入力を有するバッファルーチング網２、複数の光遅
延線７−１，７−２，…，７−ｎ、および、光結合器８
を経由して出力される。光パケットアドレス信号は、光
検出器３−１，３−２，…，３−Ｍにより電気信号に変
換され、アドレスデコーダ４−１，４−２，…，４−Ｍ
に入力され、バッファ割り当て網５とルーチング制御網
６によりバッファルーチング網２における光パケットの
パスが設定され、所望の光遅延線７−１，７−２，…，
７−ｎに光パケットが振り分けられる。
号のまま蓄えることができる多入力多出力の光バッファ
メモリを提供する。 【構成】 波長多重された光パケットデータ信号および
光パケットアドレス信号とが、波長分波器１により一旦
波長分割された後、光データパケット信号は、波長数だ
けの入力を有するバッファルーチング網２、複数の光遅
延線７−１，７−２，…，７−ｎ、および、光結合器８
を経由して出力される。光パケットアドレス信号は、光
検出器３−１，３−２，…，３−Ｍにより電気信号に変
換され、アドレスデコーダ４−１，４−２，…，４−Ｍ
に入力され、バッファ割り当て網５とルーチング制御網
６によりバッファルーチング網２における光パケットの
パスが設定され、所望の光遅延線７−１，７−２，…，
７−ｎに光パケットが振り分けられる。
Description
【０００１】
【産業上の利用分野】この発明は、高速、大容量で、か
つ、増設性に優れた多入力多出力光パケット選択機能付
きの光バッファメモリに関する。
つ、増設性に優れた多入力多出力光パケット選択機能付
きの光バッファメモリに関する。
【０００２】
【従来の技術】従来、光ファイバを用いたパケット交換
において、送信端末からの光パケット信号を蓄積するバ
ッファとして電気バッファメモリが用いられている。こ
の電気バッファメモリの構成を、図８に示す。この図に
示すように、送られてくる光パケット信号は、光／電気
変換器１１，１１，…により電気信号に変換され、その
後シフトレジスタ等からなる電気メモリ１２に蓄えられ
て出力され、再び電気／光変換器１３，１３，…により
光信号に変換される。
において、送信端末からの光パケット信号を蓄積するバ
ッファとして電気バッファメモリが用いられている。こ
の電気バッファメモリの構成を、図８に示す。この図に
示すように、送られてくる光パケット信号は、光／電気
変換器１１，１１，…により電気信号に変換され、その
後シフトレジスタ等からなる電気メモリ１２に蓄えられ
て出力され、再び電気／光変換器１３，１３，…により
光信号に変換される。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のバッファメモリにおいては、光パケット信号を一旦
電気信号に変換するため、検出器およびメモリ部分の帯
域制限を受け、高速信号（例えば数ピコ秒の光パルス）
を処理することは困難であるという問題があった。
来のバッファメモリにおいては、光パケット信号を一旦
電気信号に変換するため、検出器およびメモリ部分の帯
域制限を受け、高速信号（例えば数ピコ秒の光パルス）
を処理することは困難であるという問題があった。
【０００４】この発明は、このような背景の下になされ
たもので、波長多重技術を用いたシステムにおいて、従
来の電気バッファメモリでは扱うことが困難な、時系列
のみで高速の光パケット信号を、光信号のまま蓄えるこ
とができる多入力多出力の光バッファメモリを提供する
ことを目的とする。
たもので、波長多重技術を用いたシステムにおいて、従
来の電気バッファメモリでは扱うことが困難な、時系列
のみで高速の光パケット信号を、光信号のまま蓄えるこ
とができる多入力多出力の光バッファメモリを提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】この発明による光バッフ
ァメモリは、複数の波長で多重化された光パケットデー
タ信号と、複数の波長で多重化された光パケットアドレ
ス信号とが、同一の光伝送路に多重化されて入力され、
前記波長毎に前記光パケットデータ信号および前記光パ
ケットアドレス信号とを分離して出力する波長分波器
と、前記波長分波器から出力される前記光パケットデー
タ信号を振り分ける光バッファルーチング網、前記光バ
ッファルーチング網の出力を遅延させる複数の光遅延
線、および、前記複数の光遅延線からの出力を結合して
出力する光結合器とからなる光パケットデータ処理部
と、前記波長分波器から出力される前記光パケットアド
レス信号を電気信号に変換する複数の光検出器、前記光
パケットアドレス信号と自身に付与された固定アドレス
とを比較する複数のアドレスデコーダ、前記アドレスデ
コーダの出力に基づいて前記光パケットデータ信号の振
り分け先を決定するバッファ割り当て網、および、前記
バッファ割り当て網の出力により前記光バッファルーチ
ング網を制御するルーチング制御網からなる制御部とを
具備することを特徴としている。
ァメモリは、複数の波長で多重化された光パケットデー
タ信号と、複数の波長で多重化された光パケットアドレ
ス信号とが、同一の光伝送路に多重化されて入力され、
前記波長毎に前記光パケットデータ信号および前記光パ
ケットアドレス信号とを分離して出力する波長分波器
と、前記波長分波器から出力される前記光パケットデー
タ信号を振り分ける光バッファルーチング網、前記光バ
ッファルーチング網の出力を遅延させる複数の光遅延
線、および、前記複数の光遅延線からの出力を結合して
出力する光結合器とからなる光パケットデータ処理部
と、前記波長分波器から出力される前記光パケットアド
レス信号を電気信号に変換する複数の光検出器、前記光
パケットアドレス信号と自身に付与された固定アドレス
とを比較する複数のアドレスデコーダ、前記アドレスデ
コーダの出力に基づいて前記光パケットデータ信号の振
り分け先を決定するバッファ割り当て網、および、前記
バッファ割り当て網の出力により前記光バッファルーチ
ング網を制御するルーチング制御網からなる制御部とを
具備することを特徴としている。
【０００６】
【作用】上記構成によれば、大容量化のため波長多重さ
れた高速光パケット信号は、一旦波長分割された後、波
長数だけの入力を有する光バッファルーチング網、十分
なパケット廃棄率を保証する複数の光遅延線、および、
光結合器を経由して出力される。同時に送られた低速光
アドレス信号は、光検出器により電気信号に変換され、
アドレスデコーダに入力される。このアドレスデコーダ
の出力に基づき、ゲート回路から構成されるバッファ割
り当て網とルーチング制御網により高速にバッファルー
チング網における光パケットのパスが設定され、所望の
光遅延線に光パケットが振り分けられる。ここで、光パ
ケット信号は光のままバッファリングされることによっ
て、帯域制限を受けないため、高速の時系列信号をも処
理されることができる。さらに、本バッファメモリは、
アドレス判定も同時に行い、光パケットの取捨選択も行
う。
れた高速光パケット信号は、一旦波長分割された後、波
長数だけの入力を有する光バッファルーチング網、十分
なパケット廃棄率を保証する複数の光遅延線、および、
光結合器を経由して出力される。同時に送られた低速光
アドレス信号は、光検出器により電気信号に変換され、
アドレスデコーダに入力される。このアドレスデコーダ
の出力に基づき、ゲート回路から構成されるバッファ割
り当て網とルーチング制御網により高速にバッファルー
チング網における光パケットのパスが設定され、所望の
光遅延線に光パケットが振り分けられる。ここで、光パ
ケット信号は光のままバッファリングされることによっ
て、帯域制限を受けないため、高速の時系列信号をも処
理されることができる。さらに、本バッファメモリは、
アドレス判定も同時に行い、光パケットの取捨選択も行
う。
【０００７】
【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図１はこの発明の一実施例による光
バッファメモリの構成を示すブロック図である。この図
において、１は波長分波器、２はバッファルーチング
網、３−１，３−２，…，３−Ｍは光検出器、４−１，
４−２，…，４−Ｍはアドレスデコーダ、５はバッファ
割り当て網、６はルーチング制御網、７−１，７−２，
…，７−ｎは光遅延線、８は光結合器である。以下で
は、図１を基本に、この実施例の動作を順次説明する。
について説明する。図１はこの発明の一実施例による光
バッファメモリの構成を示すブロック図である。この図
において、１は波長分波器、２はバッファルーチング
網、３−１，３−２，…，３−Ｍは光検出器、４−１，
４−２，…，４−Ｍはアドレスデコーダ、５はバッファ
割り当て網、６はルーチング制御網、７−１，７−２，
…，７−ｎは光遅延線、８は光結合器である。以下で
は、図１を基本に、この実施例の動作を順次説明する。
【０００８】まずＭ波多重されて送られてくる光データ
パケット信号と、同じくＭ波多重されて送られてくる光
アドレスパケット信号は、波長分波器１により２Ｍ本に
分波される。ここで、光データパケット信号は、光の短
パルスを用いた高速信号であると想定し、光アドレスパ
ケット信号は、ｌｏｇ2Ｙ（Ｙはスイッチの出線数）の
ビット数を有する低速信号であると想定する。その後ア
ドレスパケット信号は、光検出器３−１，３−２，…，
３−Ｍにより電気信号に変換され、各々アドレスデコー
ダ４−１，４−２，…，４−Ｍにより、出線のアドレス
とデータパケットのアドレスとが比較されアドレス判定
が行われる。
パケット信号と、同じくＭ波多重されて送られてくる光
アドレスパケット信号は、波長分波器１により２Ｍ本に
分波される。ここで、光データパケット信号は、光の短
パルスを用いた高速信号であると想定し、光アドレスパ
ケット信号は、ｌｏｇ2Ｙ（Ｙはスイッチの出線数）の
ビット数を有する低速信号であると想定する。その後ア
ドレスパケット信号は、光検出器３−１，３−２，…，
３−Ｍにより電気信号に変換され、各々アドレスデコー
ダ４−１，４−２，…，４−Ｍにより、出線のアドレス
とデータパケットのアドレスとが比較されアドレス判定
が行われる。
【０００９】アドレスデコーダ４−１，４−２，…，４
−Ｍは制御信号を生成するため、ルーチングパケットを
生成する。このルーチングパケットは、セル選択用のア
クティブビット（ＡＣ）と、ルーチングアドレス用フィ
ールド（ＲＡ）とから成る。アドレスデコーダ４−１，
４−２，…，４−Ｍにおいて、アドレス判定の結果、ア
ドレスが一致していればＡＣに”１”が指定され、一致
しなければ”０”が指定される。更に、ＲＡをＡＣと等
しく指定すると仮定する。その後、バッファ割り当て網
５により、バッファルーチング網２の制御信号が生成さ
れる。
−Ｍは制御信号を生成するため、ルーチングパケットを
生成する。このルーチングパケットは、セル選択用のア
クティブビット（ＡＣ）と、ルーチングアドレス用フィ
ールド（ＲＡ）とから成る。アドレスデコーダ４−１，
４−２，…，４−Ｍにおいて、アドレス判定の結果、ア
ドレスが一致していればＡＣに”１”が指定され、一致
しなければ”０”が指定される。更に、ＲＡをＡＣと等
しく指定すると仮定する。その後、バッファ割り当て網
５により、バッファルーチング網２の制御信号が生成さ
れる。
【００１０】図２に、１６×１６バッファ割り当て網の
構成例およびその動作例を示す。この図に示すように、
この１６×１６バッファ割り当て網は、一定の規則で並
べた加算器Ｐ，Ｐ，…からなる進行型加算回路網（Runn
ing Adder Network:ＲＡＮ）５１、およびアドレスエン
コーダ５２，５２，…からなる。進行型加算回路網５１
は、アドレスが一致したパケットのランニング和（runn
ing sum）を求め、それを制御信号として生成する。
構成例およびその動作例を示す。この図に示すように、
この１６×１６バッファ割り当て網は、一定の規則で並
べた加算器Ｐ，Ｐ，…からなる進行型加算回路網（Runn
ing Adder Network:ＲＡＮ）５１、およびアドレスエン
コーダ５２，５２，…からなる。進行型加算回路網５１
は、アドレスが一致したパケットのランニング和（runn
ing sum）を求め、それを制御信号として生成する。
【００１１】図３に、上記加算器Ｐ，Ｐ，…の動作を示
す。この図に示すように、加算器Ｐ，Ｐ，…は基本的に
２入力２出力である。出力ＣのＡＣビットＣACは入力Ｂ
のＡＣビットＢACと等しく、出力ＣのＲＡフィールドＣ
RAは入力ＡのＲＡフィールドＣRAおよび入力ＢのＲＡフ
ィールドＢRAの和である。また、出力ＤのＡＣビットＤ
ACおよびＲＡフィールドＤRAは、各々、入力ＡのＡＣビ
ットＡACおよびＲＡフィールドＡRAを転送出力したもの
である。それらの出力は、アドレスエンコーダ５２，５
２，…により、ＡＣビットはそのまま転送され、ＲＡフ
ィールドはＡＣビットが”０”の場合は”０”、”１”
の場合はパケットの出線に対応した値に変換される。
す。この図に示すように、加算器Ｐ，Ｐ，…は基本的に
２入力２出力である。出力ＣのＡＣビットＣACは入力Ｂ
のＡＣビットＢACと等しく、出力ＣのＲＡフィールドＣ
RAは入力ＡのＲＡフィールドＣRAおよび入力ＢのＲＡフ
ィールドＢRAの和である。また、出力ＤのＡＣビットＤ
ACおよびＲＡフィールドＤRAは、各々、入力ＡのＡＣビ
ットＡACおよびＲＡフィールドＡRAを転送出力したもの
である。それらの出力は、アドレスエンコーダ５２，５
２，…により、ＡＣビットはそのまま転送され、ＲＡフ
ィールドはＡＣビットが”０”の場合は”０”、”１”
の場合はパケットの出線に対応した値に変換される。
【００１２】ここで、同時に出力するパケットの数が出
力バッファ数（光遅延線の数）を超えた場合、ＡＣおよ
びＲＡビットは”０”と指定され、パケット廃棄とな
る。また、最終入力ポートのアドレスエンコーダ５２か
らの信号を遅延及びカウントダウン回路５３を介して初
段の加算器Ｐに入力することにより、次タイムスロット
の光パケットを適当な光遅延線７−１，７−２，…，７
−ｎに振り分けることが可能である。また、ここで示し
た構成においては、２つの入力ポート間で一旦加算した
後に上段の信号を順次加算するため、上段から順に加算
器Ｐ，Ｐ，…を直列接続する場合（図４参照）と比較し
て、処理時間の短縮化を図ることができる。例えばＭ＝
２Nの場合、図４に示した加算器Ｐ，Ｐ，…の段数はＮ
＋１となる。従って、図２に示す構成によれば、直列接
続した場合と比較して２N−（Ｎ＋１）段分だけ短縮さ
れる。これは、Ｎの値が大きくなるに従って顕著とな
る。
力バッファ数（光遅延線の数）を超えた場合、ＡＣおよ
びＲＡビットは”０”と指定され、パケット廃棄とな
る。また、最終入力ポートのアドレスエンコーダ５２か
らの信号を遅延及びカウントダウン回路５３を介して初
段の加算器Ｐに入力することにより、次タイムスロット
の光パケットを適当な光遅延線７−１，７−２，…，７
−ｎに振り分けることが可能である。また、ここで示し
た構成においては、２つの入力ポート間で一旦加算した
後に上段の信号を順次加算するため、上段から順に加算
器Ｐ，Ｐ，…を直列接続する場合（図４参照）と比較し
て、処理時間の短縮化を図ることができる。例えばＭ＝
２Nの場合、図４に示した加算器Ｐ，Ｐ，…の段数はＮ
＋１となる。従って、図２に示す構成によれば、直列接
続した場合と比較して２N−（Ｎ＋１）段分だけ短縮さ
れる。これは、Ｎの値が大きくなるに従って顕著とな
る。
【００１３】次に、バッファ割り当て網５で得られた信
号に基づいて、ルーチング制御網６によりバッファルー
チング網２への制御信号が生成される。図５に、バッフ
ァルーチング網２の構成例を示す。ここで、要求される
出力バッファの数をｎ（ｎ＜Ｍ）とすると、バッファル
ーチング網２は、Ｍ個の光ゲートスイッチ２１−１，
…，２１−ｎ，…，２１−（Ｍ−ｎ＋１），…，２１−
Ｍ、Ｍ／ｎ個のｎ×ｎの光リバースバンヤン網２２−
１，２２−２，…，２２−Ｍ／ｎ、およびｎ個の光結合
器２３−１，２３−２，…，２３−ｎからなる。ここ
で、ルーチング制御網６も同様にリバースバンヤン網か
らなり、ルーチング制御網６内の各電気スイッチとバッ
ファルーチング網２内の光スイッチは１対１に対応する
ことから、前者の制御論理がそのまま後者の制御論理と
なる。
号に基づいて、ルーチング制御網６によりバッファルー
チング網２への制御信号が生成される。図５に、バッフ
ァルーチング網２の構成例を示す。ここで、要求される
出力バッファの数をｎ（ｎ＜Ｍ）とすると、バッファル
ーチング網２は、Ｍ個の光ゲートスイッチ２１−１，
…，２１−ｎ，…，２１−（Ｍ−ｎ＋１），…，２１−
Ｍ、Ｍ／ｎ個のｎ×ｎの光リバースバンヤン網２２−
１，２２−２，…，２２−Ｍ／ｎ、およびｎ個の光結合
器２３−１，２３−２，…，２３−ｎからなる。ここ
で、ルーチング制御網６も同様にリバースバンヤン網か
らなり、ルーチング制御網６内の各電気スイッチとバッ
ファルーチング網２内の光スイッチは１対１に対応する
ことから、前者の制御論理がそのまま後者の制御論理と
なる。
【００１４】ここで、リバースバンヤン網は、入力信号
が各出力に順に振り分けられるアドレスを有する場合、
ノンブロックであるという特徴を有する。故に、バッフ
ァルーチング網２において、光パケットは衝突なしに所
望の出線に振り分けられる。例として、図６に、Ｍ＝１
６、ｎ＝８の時のバッファルーチング網２の光パケット
の流れを示す。この図において、光パケットの流れは、
太実線で示している。まず、ＡＣビットに従って光ゲー
トスイッチ２１−１，２１−２，…，２１−１６によ
り、光パケットの選択が行われる。その後、ＲＡフィー
ルドに従って得られたルーチング制御網６からの信号に
よって、光リバースバンヤン網２２−１，２２−２を構
成する光スイッチが切り換えられ、光結合器２３−１，
２３−２，…，２３−８を介して図１に示す所望の光遅
延線７−１，７−２，…，７−ｎに該信号が入力され
る。その後、光結合器８により各光遅延線７−１，７−
２，…，７−ｎからの信号が合波され出力される。これ
により、常に１タイムスロットにおいて１個の光パケッ
トがバッファから出力される。
が各出力に順に振り分けられるアドレスを有する場合、
ノンブロックであるという特徴を有する。故に、バッフ
ァルーチング網２において、光パケットは衝突なしに所
望の出線に振り分けられる。例として、図６に、Ｍ＝１
６、ｎ＝８の時のバッファルーチング網２の光パケット
の流れを示す。この図において、光パケットの流れは、
太実線で示している。まず、ＡＣビットに従って光ゲー
トスイッチ２１−１，２１−２，…，２１−１６によ
り、光パケットの選択が行われる。その後、ＲＡフィー
ルドに従って得られたルーチング制御網６からの信号に
よって、光リバースバンヤン網２２−１，２２−２を構
成する光スイッチが切り換えられ、光結合器２３−１，
２３−２，…，２３−８を介して図１に示す所望の光遅
延線７−１，７−２，…，７−ｎに該信号が入力され
る。その後、光結合器８により各光遅延線７−１，７−
２，…，７−ｎからの信号が合波され出力される。これ
により、常に１タイムスロットにおいて１個の光パケッ
トがバッファから出力される。
【００１５】本実施例による光バッファメモリは、特願
平５−４２８１９号公報に示される光パケットスイッチ
に示される波長多重を用いた大容量光パケットスイッチ
において、光パケット選択器として用いられることが可
能である。図７は、該システムの構成を示す図である。
ここで、光パケット信号は光合波・分波器９より波長多
重されて、各光パケット選択器１１，１１，…に分配さ
れるが、光パケット送信部１０，１０，…から、光パケ
ット選択器１１，１１，…までの距離が短いので、波長
が異なることによる伝搬速度の違いは無視できる。従っ
て、各光パケット送信部１０，１０，…毎に同期して出
力された各光パケット信号が、光パケット選択器１１，
１１，…（例えば、本発明の光バッファメモリ）により
同期ずれを起こすことがない。
平５−４２８１９号公報に示される光パケットスイッチ
に示される波長多重を用いた大容量光パケットスイッチ
において、光パケット選択器として用いられることが可
能である。図７は、該システムの構成を示す図である。
ここで、光パケット信号は光合波・分波器９より波長多
重されて、各光パケット選択器１１，１１，…に分配さ
れるが、光パケット送信部１０，１０，…から、光パケ
ット選択器１１，１１，…までの距離が短いので、波長
が異なることによる伝搬速度の違いは無視できる。従っ
て、各光パケット送信部１０，１０，…毎に同期して出
力された各光パケット信号が、光パケット選択器１１，
１１，…（例えば、本発明の光バッファメモリ）により
同期ずれを起こすことがない。
【００１６】上述した数１００Ｇｂｉｔ／ｓの時系列信
号が数１０波長多重されているような大容量光パケット
スイッチにおいて、光パケット選択器１１に本実施例に
よる光バッファメモリを用いることにより、光パルス波
形を劣化させることなく、かつ高速で簡便な電気回路で
バッファ位置の割り当てを制御することができる。
号が数１０波長多重されているような大容量光パケット
スイッチにおいて、光パケット選択器１１に本実施例に
よる光バッファメモリを用いることにより、光パルス波
形を劣化させることなく、かつ高速で簡便な電気回路で
バッファ位置の割り当てを制御することができる。
【００１７】
【発明の効果】以上説明したように、本発明による光バ
ッファメモリを用いることにより、数１００Ｇｂｉｔ／
ｓの時系列信号が数１０波長多重されているような大容
量光パケットスイッチ（スイッチスループット：数テラ
ｂｉｔ／ｓ）において、同時に同一宛先へ多重化された
波長数だけの光パケットが到着した場合、それらの光パ
ケットを電気信号に変換せず、かつ衝突なしに各々遅延
の異なる光遅延線に振り分け、適切な遅延を取ってか
ら、それらの光パケットを時間的に重ねることなく、１
つずつ出力することができる。しかも、各々の光パケッ
トが届く遅延線バッファの位置を制御する光バッファル
ーチング網とその光バッファルーチング網の電気制御回
路は、リバースバンヤン型の網で構成され、そのリバー
スバンヤン網の数を増設することにより、数１００波長
が多重化される大規模なスイッチを構成することが可能
である。また、電気制御回路の処理速度は光データパケ
ット信号速度の数十分の一であるので、電気帯域の制約
を受けにくい光バッファメモリを実現することができ
る。更に、本発明による光バッファメモリは、光パケッ
ト信号の選択機能も有する。
ッファメモリを用いることにより、数１００Ｇｂｉｔ／
ｓの時系列信号が数１０波長多重されているような大容
量光パケットスイッチ（スイッチスループット：数テラ
ｂｉｔ／ｓ）において、同時に同一宛先へ多重化された
波長数だけの光パケットが到着した場合、それらの光パ
ケットを電気信号に変換せず、かつ衝突なしに各々遅延
の異なる光遅延線に振り分け、適切な遅延を取ってか
ら、それらの光パケットを時間的に重ねることなく、１
つずつ出力することができる。しかも、各々の光パケッ
トが届く遅延線バッファの位置を制御する光バッファル
ーチング網とその光バッファルーチング網の電気制御回
路は、リバースバンヤン型の網で構成され、そのリバー
スバンヤン網の数を増設することにより、数１００波長
が多重化される大規模なスイッチを構成することが可能
である。また、電気制御回路の処理速度は光データパケ
ット信号速度の数十分の一であるので、電気帯域の制約
を受けにくい光バッファメモリを実現することができ
る。更に、本発明による光バッファメモリは、光パケッ
ト信号の選択機能も有する。
【図１】この発明の一実施例による光バッファメモリの
構成を示すブロック図である。
構成を示すブロック図である。
【図２】同実施例による１６×１６バッファ割り当て網
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】同実施例による加算器Ｐ，Ｐ，…の動作を示す
ブロック図である。
ブロック図である。
【図４】加算器Ｐ，Ｐ，…を上段から順に直列接続した
バッファ割り当て網の構成を示すブロック図である。
バッファ割り当て網の構成を示すブロック図である。
【図５】同実施例によるバッファルーチング網の構成を
示すブロック図である。
示すブロック図である。
【図６】Ｍ＝１６、ｎ＝８の時のバッファルーチング網
における光パケットの流れを示すブロック図である。
における光パケットの流れを示すブロック図である。
【図７】この発明の光バッファメモリを、周知の光パケ
ットスイッチ（特願平５−４２８１９号公報）に適用し
た場合の構成を示すブロック図である。
ットスイッチ（特願平５−４２８１９号公報）に適用し
た場合の構成を示すブロック図である。
【図８】従来のバッファメモリの構成例を示すブロック
図である。
図である。
１ 波長分波器 ２ バッファルーチング網 ３−１，３−２，…，３−Ｍ 光検出器 ４−１，４−２，…，４−Ｍ アドレスデコーダ ５ バッファ割り当て網 ６ ルーチング制御網 ７−１，７−２，…，７−ｎ 光遅延線 ８ 光結合器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 13/08 9371−5Ｋ // Ｈ０４Ｌ 12/28 (72)発明者 行松 健一 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (1)
- 【請求項１】 複数の波長で多重化された光パケットデ
ータ信号と、複数の波長で多重化された光パケットアド
レス信号とが、同一の光伝送路により多重化されて入力
され、前記波長毎に前記光パケットデータ信号および前
記光パケットアドレス信号とを分離して出力する波長分
波器と、 前記波長分波器から出力される前記光パケットデータ信
号を振り分ける光バッファルーチング網、前記光バッフ
ァルーチング網の出力を遅延させる複数の光遅延線、お
よび、前記複数の光遅延線からの出力を結合して出力す
る光結合器からなる光パケットデータ処理部と、 前記波長分波器から出力される前記光パケットアドレス
信号を電気信号に変換する複数の光検出器、前記光パケ
ットアドレス信号と自身に付与された固定アドレスとを
比較する複数のアドレスデコーダ、前記アドレスデコー
ダの出力に基づいて前記光パケットデータ信号の振り分
け先を決定するバッファ割り当て網、および、前記バッ
ファ割り当て網の出力により前記光バッファルーチング
網を制御するルーチング制御網からなる制御部とを具備
することを特徴とする光バッファメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16824293A JPH0729390A (ja) | 1993-07-07 | 1993-07-07 | 光バッファメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16824293A JPH0729390A (ja) | 1993-07-07 | 1993-07-07 | 光バッファメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729390A true JPH0729390A (ja) | 1995-01-31 |
Family
ID=15864400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16824293A Pending JPH0729390A (ja) | 1993-07-07 | 1993-07-07 | 光バッファメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729390A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211530A (ja) * | 2007-02-26 | 2008-09-11 | National Institute Of Information & Communication Technology | 光パケットバッファ制御装置とその制御方法 |
| CN112654899A (zh) * | 2018-08-02 | 2021-04-13 | 利特洛普技术有限公司 | 用于在空腔内存储波信号的装置和方法 |
-
1993
- 1993-07-07 JP JP16824293A patent/JPH0729390A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211530A (ja) * | 2007-02-26 | 2008-09-11 | National Institute Of Information & Communication Technology | 光パケットバッファ制御装置とその制御方法 |
| CN112654899A (zh) * | 2018-08-02 | 2021-04-13 | 利特洛普技术有限公司 | 用于在空腔内存储波信号的装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617233A (en) | Transparent optical node structure | |
| CA2285128C (en) | Switch for optical signals | |
| JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
| EP0639015B1 (en) | Photonic frequency routing type time division highway switch | |
| US5548431A (en) | Bidirectional multi-channel optical ring network using WDM techniques | |
| EP1162860A2 (en) | Scalable WDM optical IP router architecture | |
| US6243178B1 (en) | Optical crossbar network using wavelength division multiplexing an optical crossbar exchange | |
| US20020057861A1 (en) | Optical IP switching router architecture | |
| EP0590877B1 (en) | Multistage optical packet distribution network with bypass | |
| JPH0583292A (ja) | 光スイツチおよびスイツチングモジユール | |
| CA2100038C (en) | Chuted, growable packet switching arrangement | |
| US5786917A (en) | Optical switching network and control method for same | |
| JPH06268684A (ja) | パケット交換配置 | |
| US5371621A (en) | Self-routing multi-stage photonic interconnect | |
| CA2022503C (en) | Fast packet and frequency switch | |
| JPH0729390A (ja) | 光バッファメモリ | |
| JP3283601B2 (ja) | 自己ルーチングの方法、その装置及びパケット構造 | |
| US5875188A (en) | High speed switch | |
| US6700896B1 (en) | High-capacity WDM data network | |
| JPH01229545A (ja) | 光パケットスイッチ | |
| JPH0819012A (ja) | 波長多重型光パケットスイッチモジュールおよび光パケットスイッチ回路網 | |
| JP2874540B2 (ja) | 光ａｔｍスイッチ | |
| JPH0757493A (ja) | 光バッファメモリ | |
| JPH0865314A (ja) | 光パケット交換方法および装置 | |
| JP2003110504A (ja) | 光パケットルーティングシステムおよび光パケットルーティング方法 |