JPH0729262A - 位相制御装置 - Google Patents
位相制御装置Info
- Publication number
- JPH0729262A JPH0729262A JP5171732A JP17173293A JPH0729262A JP H0729262 A JPH0729262 A JP H0729262A JP 5171732 A JP5171732 A JP 5171732A JP 17173293 A JP17173293 A JP 17173293A JP H0729262 A JPH0729262 A JP H0729262A
- Authority
- JP
- Japan
- Prior art keywords
- drum
- signal
- phase
- error
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 ドラムが停止している状態から再生を行う際
にかかっていた動作時間を短縮する。 【構成】 ドラム100のPG、FG信号が検出回路
1、2から出力され、このエラー量がエラー検出回路
3、4で検出され、ゲイン調整器5、6の出力が加算器
7で足し合わされた後、アンプ8、モータードライバー
9に供給されて、ドラム100にかけられる電圧がコン
トロールされる。この装置において、位相エラーは位相
リファレンス発生器10からの同期信号とPG信号との
比較により形成され、速度エラーは速度リファレンス発
生器11からの基準信号とFG信号との比較により形成
される。さらに位相リファレンス発生器10からの同期
信号に対するリセット手段12が設けられ、エラー検出
回路4からの信号が速度及び加速度の演算回路200に
供給され、この出力にてリセット手段12が駆動され
る。
にかかっていた動作時間を短縮する。 【構成】 ドラム100のPG、FG信号が検出回路
1、2から出力され、このエラー量がエラー検出回路
3、4で検出され、ゲイン調整器5、6の出力が加算器
7で足し合わされた後、アンプ8、モータードライバー
9に供給されて、ドラム100にかけられる電圧がコン
トロールされる。この装置において、位相エラーは位相
リファレンス発生器10からの同期信号とPG信号との
比較により形成され、速度エラーは速度リファレンス発
生器11からの基準信号とFG信号との比較により形成
される。さらに位相リファレンス発生器10からの同期
信号に対するリセット手段12が設けられ、エラー検出
回路4からの信号が速度及び加速度の演算回路200に
供給され、この出力にてリセット手段12が駆動され
る。
Description
【0001】
【産業上の利用分野】本発明は、例えば磁気記録再生装
置の回転ヘッドドラムの駆動に用いられる位相制御装置
に関するものである。
置の回転ヘッドドラムの駆動に用いられる位相制御装置
に関するものである。
【0002】
【従来の技術】例えば磁気記録再生装置の回転ヘッドド
ラムの駆動において、ドラムの位相引き込みは、従来は
ドラムの回転が定常状態になってから、ドラムの回転と
同期信号との位相差が0になるようにドラムの回転を少
しずつずらしながら行っていた。このためドラムの位相
引き込みにかかる時間が長くなっていた。またこの動作
時間にもばらつきが生じていた。この出願はこのような
点に鑑みて成されたものである。
ラムの駆動において、ドラムの位相引き込みは、従来は
ドラムの回転が定常状態になってから、ドラムの回転と
同期信号との位相差が0になるようにドラムの回転を少
しずつずらしながら行っていた。このためドラムの位相
引き込みにかかる時間が長くなっていた。またこの動作
時間にもばらつきが生じていた。この出願はこのような
点に鑑みて成されたものである。
【0003】
【発明が解決しようとする課題】解決しようとする問題
点は、ドラムの位相引き込みにかかる時間が長く、動作
時間にもばらつきが生じていたというものである。
点は、ドラムの位相引き込みにかかる時間が長く、動作
時間にもばらつきが生じていたというものである。
【0004】
【課題を解決するための手段】本発明による第1の手段
は、ドラム100の回転速度及びその加速度を検出する
手段(演算回路200)と、基準同期信号を発生する手
段(位相リファレンス発生器10)と、この基準同期信
号をリセットする手段(リセット手段12)とを有する
位相制御装置である。
は、ドラム100の回転速度及びその加速度を検出する
手段(演算回路200)と、基準同期信号を発生する手
段(位相リファレンス発生器10)と、この基準同期信
号をリセットする手段(リセット手段12)とを有する
位相制御装置である。
【0005】本発明による第2の手段は、第1の手段記
載の位相制御装置において、ドラム位相信号と基準同期
信号との位相差を計算する手段(位相エラー検出回路
3)を有することを特徴とする位相制御装置である。
載の位相制御装置において、ドラム位相信号と基準同期
信号との位相差を計算する手段(位相エラー検出回路
3)を有することを特徴とする位相制御装置である。
【0006】本発明による第3の手段は、第2の手段記
載の位相制御装置において、上記ドラムの回転速度及び
その加速度を検出する手段と、ドラム位相信号と基準同
期信号との位相差を計算する手段とがマイクロコンピュ
ータで構成されていることを特徴とする位相制御装置で
ある。
載の位相制御装置において、上記ドラムの回転速度及び
その加速度を検出する手段と、ドラム位相信号と基準同
期信号との位相差を計算する手段とがマイクロコンピュ
ータで構成されていることを特徴とする位相制御装置で
ある。
【0007】本発明による第4の手段は、第2または第
3の手段記載の位相制御装置において、上記ドラム位相
信号がドラム回転部に形成されたパルス発生手段から得
られることを特徴とする位相制御装置である。
3の手段記載の位相制御装置において、上記ドラム位相
信号がドラム回転部に形成されたパルス発生手段から得
られることを特徴とする位相制御装置である。
【0008】
【作用】これによれば、基準同期信号をリセットするこ
とによって、ドラムが停止している状態から再生を行う
際にかかっていた動作時間を短縮することができる。
とによって、ドラムが停止している状態から再生を行う
際にかかっていた動作時間を短縮することができる。
【0009】
【実施例】図1はドラムサーボの概略を示す。この図1
において、100は回転ヘッドドラムであって、このド
ラム100の位相を知るためのPG信号と、スピードを
知るためのFG信号とがそれぞれの検出回路1、2から
出力される。このPG信号と、FG信号からそれぞれの
エラー量がエラー検出回路3、4で検出される。
において、100は回転ヘッドドラムであって、このド
ラム100の位相を知るためのPG信号と、スピードを
知るためのFG信号とがそれぞれの検出回路1、2から
出力される。このPG信号と、FG信号からそれぞれの
エラー量がエラー検出回路3、4で検出される。
【0010】このエラー量がそれぞれゲイン調整器5、
6に入力される。そしてこのゲイン調整器5、6の出力
が加算器7で足し合わされた後、アンプ8、モータード
ライバー9に供給されて、ドラム100にかけられる電
圧がコントロールされる。このようにしてドラム100
の位相サーボが行われる。
6に入力される。そしてこのゲイン調整器5、6の出力
が加算器7で足し合わされた後、アンプ8、モータード
ライバー9に供給されて、ドラム100にかけられる電
圧がコントロールされる。このようにしてドラム100
の位相サーボが行われる。
【0011】この装置において、PG信号のエラー量
(位相エラー)は、エラー検出回路3での位相リファレ
ンス発生器10から出力される同期信号とPG信号との
比較により形成される。またFG信号のエラー量(速度
エラー)は、エラー検出回路4での速度リファレンス発
生器11から出力される基準信号とFG信号との比較に
より形成される。
(位相エラー)は、エラー検出回路3での位相リファレ
ンス発生器10から出力される同期信号とPG信号との
比較により形成される。またFG信号のエラー量(速度
エラー)は、エラー検出回路4での速度リファレンス発
生器11から出力される基準信号とFG信号との比較に
より形成される。
【0012】さらにこの装置において、位相リファレン
ス発生器10から出力される同期信号に対してリセット
を掛けるリセット手段12が設けられる。またエラー検
出回路4からの信号が速度及び加速度の演算回路200
に供給され、この演算回路200からの信号にて、リセ
ット手段12が駆動される。
ス発生器10から出力される同期信号に対してリセット
を掛けるリセット手段12が設けられる。またエラー検
出回路4からの信号が速度及び加速度の演算回路200
に供給され、この演算回路200からの信号にて、リセ
ット手段12が駆動される。
【0013】そしてこの装置において、演算回路200
では例えば図2のフローチャートに示すように動作が行
われる。すなわち図2においてドラムの起動されると、
まずステップ〔1〕でドラム100の回転スピードが目
標値に達したか否かが判断される。ここで目標値に達し
ていないときはこのステップ〔1〕が繰り返される。
では例えば図2のフローチャートに示すように動作が行
われる。すなわち図2においてドラムの起動されると、
まずステップ〔1〕でドラム100の回転スピードが目
標値に達したか否かが判断される。ここで目標値に達し
ていないときはこのステップ〔1〕が繰り返される。
【0014】またステップ〔1〕でドラム100の回転
スピードが目標値に達したときは、ステップ〔2〕でド
ラム100の回転状態が安定したか否かが判断される。
ここで目標値に達していないときはステップ〔1〕に戻
される。さらにステップ〔2〕でドラム100の回転状
態が安定したときはステップ〔3〕に進められる。
スピードが目標値に達したときは、ステップ〔2〕でド
ラム100の回転状態が安定したか否かが判断される。
ここで目標値に達していないときはステップ〔1〕に戻
される。さらにステップ〔2〕でドラム100の回転状
態が安定したときはステップ〔3〕に進められる。
【0015】このステップ〔3〕で、ドラム100と同
期信号との位相差がなくなるような同期信号の発生タイ
ミングが計算される。そしてそのタイミングになると、
リセット手段12が駆動されて、同期信号がリセットさ
れる。
期信号との位相差がなくなるような同期信号の発生タイ
ミングが計算される。そしてそのタイミングになると、
リセット手段12が駆動されて、同期信号がリセットさ
れる。
【0016】すなわちこの装置において、ドラム100
の回転スピードが目標値に達しても、図3のAに示すよ
うに回転状態が安定していない状態で同期信号をリセッ
トしてしまうと、モーターの回転速度が変化するので、
位相エラーが生じてしまう。よって、位相エラーを引き
込んだことにならない。
の回転スピードが目標値に達しても、図3のAに示すよ
うに回転状態が安定していない状態で同期信号をリセッ
トしてしまうと、モーターの回転速度が変化するので、
位相エラーが生じてしまう。よって、位相エラーを引き
込んだことにならない。
【0017】これを防ぐために、加速度を演算回路20
0で計算し、この加速度も同時に監視しておくことで目
標速度に達したことを判断する。そして、モーターが安
定な状態で目標速度に達したならば、位相リファレンス
発生器10から出力される信号を、現在のドラム100
の回転状態から位相差をなくすようなタイミング(時
刻)を計算し、リセット手段12を駆動してリセットを
掛ける。
0で計算し、この加速度も同時に監視しておくことで目
標速度に達したことを判断する。そして、モーターが安
定な状態で目標速度に達したならば、位相リファレンス
発生器10から出力される信号を、現在のドラム100
の回転状態から位相差をなくすようなタイミング(時
刻)を計算し、リセット手段12を駆動してリセットを
掛ける。
【0018】この方法により、ドラム100の回転スピ
ードが一定になってからドラム100の回転状態を変え
ないので、瞬時に位相エラーを0にすることができる。
よって、今まで位相引き込みにかかっていた時間と比較
して、大幅に短縮することができる。
ードが一定になってからドラム100の回転状態を変え
ないので、瞬時に位相エラーを0にすることができる。
よって、今まで位相引き込みにかかっていた時間と比較
して、大幅に短縮することができる。
【0019】こうして上述の装置によれば、基準同期信
号をリセットすることによって、ドラムが停止している
状態から再生を行う際にかかっていた動作時間を短縮す
ることができるものである。
号をリセットすることによって、ドラムが停止している
状態から再生を行う際にかかっていた動作時間を短縮す
ることができるものである。
【0020】なお、上述の装置において、エラー検出回
路3、4、ゲイン調整器5、6、加算器7、位相リファ
レンス発生器10、速度リファレンス発生器11、リセ
ット手段12等は、演算回路200内のソフトウェアで
形成することもできる。
路3、4、ゲイン調整器5、6、加算器7、位相リファ
レンス発生器10、速度リファレンス発生器11、リセ
ット手段12等は、演算回路200内のソフトウェアで
形成することもできる。
【0021】また上述の装置において、リセットを行っ
た場合(オン)と、行わなかった場合(オフ)の、位相
を引き込むまでの時間は、実験の結果、表1に示すよう
になった。
た場合(オン)と、行わなかった場合(オフ)の、位相
を引き込むまでの時間は、実験の結果、表1に示すよう
になった。
【表1】
【0022】従ってこの装置において、位相を引き込む
までの時間を、全ての状態で短縮することができた。ま
た、リセットを行った場合(オン)の方がデータのばら
つきが小さくなった。
までの時間を、全ての状態で短縮することができた。ま
た、リセットを行った場合(オン)の方がデータのばら
つきが小さくなった。
【0023】
【発明の効果】この発明によれば、基準同期信号をリセ
ットすることによって、ドラムが停止している状態から
再生を行う際にかかっていた動作時間を短縮することが
できるようになった。
ットすることによって、ドラムが停止している状態から
再生を行う際にかかっていた動作時間を短縮することが
できるようになった。
【図1】本発明による位相制御装置の一例の構成図であ
る。
る。
【図2】その動作の説明のためのフローチャート図であ
る。
る。
【図3】その説明のための図である。
1 PG信号検出回路 2 FG信号検出回路 3 位相エラー検出回路 4 速度エラー検出回路 5、6 ゲイン調整器 7 加算器 8 アンプ 9 モータードライバー 10 位相リファレンス発生器 11 速度リファレンス発生器 12 リセット手段 100 回転ヘッドドラム 200 速度及び加速度の演算回路
Claims (4)
- 【請求項1】 ドラムの回転速度及びその加速度を検出
する手段と、基準同期信号を発生する手段と、この基準
同期信号をリセットする手段とを有する位相制御装置。 - 【請求項2】 請求項1記載の位相制御装置において、 ドラム位相信号と基準同期信号との位相差を計算する手
段を有することを特徴とする位相制御装置。 - 【請求項3】 請求項2記載の位相制御装置において、 上記ドラムの回転速度及びその加速度を検出する手段
と、ドラム位相信号と基準同期信号との位相差を計算す
る手段とがマイクロコンピュータで構成されていること
を特徴とする位相制御装置。 - 【請求項4】 請求項2または3記載の位相制御装置に
おいて、 上記ドラム位相信号がドラム回転部に形成されたパルス
発生手段から得られることを特徴とする位相制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17173293A JP3344008B2 (ja) | 1993-07-12 | 1993-07-12 | 位相制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17173293A JP3344008B2 (ja) | 1993-07-12 | 1993-07-12 | 位相制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0729262A true JPH0729262A (ja) | 1995-01-31 |
JP3344008B2 JP3344008B2 (ja) | 2002-11-11 |
Family
ID=15928659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17173293A Expired - Fee Related JP3344008B2 (ja) | 1993-07-12 | 1993-07-12 | 位相制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3344008B2 (ja) |
-
1993
- 1993-07-12 JP JP17173293A patent/JP3344008B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3344008B2 (ja) | 2002-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5739661A (en) | Stepping motor driver | |
US6476576B2 (en) | Motor control apparatus | |
JPH0729262A (ja) | 位相制御装置 | |
JPH036459A (ja) | 回転数検出方法 | |
JPH1084687A (ja) | 回転モータの絶対角位置算出装置及びこれを適用した速度制御装置 | |
JP3944354B2 (ja) | モータ制御装置 | |
JP2877326B2 (ja) | 回転位相制御装置 | |
JP2009015899A (ja) | ディスク記憶装置及び同期クロック生成方法 | |
JPS63110988A (ja) | 回転速度制御装置 | |
JP2546115B2 (ja) | ディスク装置及びそのディスク起動方法 | |
JP2718751B2 (ja) | 回転駆動体の同期化装置 | |
JP3067898B2 (ja) | サーボ回路 | |
JPH0352583A (ja) | ドラムモータの制御装置 | |
JPH0614311Y2 (ja) | ドラムサ−ボ装置 | |
JP2698280B2 (ja) | サーボリファレンス設定装置 | |
JP2788546B2 (ja) | サーボモータ装置 | |
JP2874265B2 (ja) | キャプスタンモータ駆動制御回路 | |
JP3336706B2 (ja) | 記録再生装置および方法 | |
JP3093741B2 (ja) | 磁気テープ走行制御方法及び制御装置 | |
JPH07143782A (ja) | モータ停止装置 | |
JP2734754B2 (ja) | ディジタルサーボ装置 | |
JPH06318350A (ja) | モータ制御装置 | |
JPH04355687A (ja) | モータ制御装置 | |
JPH08161798A (ja) | 磁気記録再生装置のシリンダモータ回転速度・位相制御装置 | |
JPH06139693A (ja) | モータの回転制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |