JPH07288224A - Operating method for mask pattern data of integrated circuit - Google Patents

Operating method for mask pattern data of integrated circuit

Info

Publication number
JPH07288224A
JPH07288224A JP10175994A JP10175994A JPH07288224A JP H07288224 A JPH07288224 A JP H07288224A JP 10175994 A JP10175994 A JP 10175994A JP 10175994 A JP10175994 A JP 10175994A JP H07288224 A JPH07288224 A JP H07288224A
Authority
JP
Japan
Prior art keywords
data
cell
frame
processing
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10175994A
Other languages
Japanese (ja)
Other versions
JP3418768B2 (en
Inventor
Seiji Yamazaki
清司 山崎
Hideki Sakai
秀樹 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP10175994A priority Critical patent/JP3418768B2/en
Publication of JPH07288224A publication Critical patent/JPH07288224A/en
Application granted granted Critical
Publication of JP3418768B2 publication Critical patent/JP3418768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

PURPOSE:To prevent the change in graphics after operation by performing doughnut spreading for a mask pattern data used in a semiconductor integrated circuit having the hierarchical structure, providing graphics in close proximity to a cell boundary at both master and slave cells, performing geometrical operation, and correcting the values after the processing. CONSTITUTION:At first, a hard zone frame is set for all cells (a). Then, the processing for forming the spreading data such as doughnut spreading is performed for the upper cells for every cell from the bottom to the root cell (b). The results are sequentially recorded (c). Then, the spread data obtained for every cell are read from the bottom cell (cell A) to the root cell (cell B) (d). When the data are the ordinary data, the data are sent for the geometrical operation; and when the data the cut-zone-frame data, the data are sent for correcting operation (e). Then, the geometrical operation is performed for every cell (f). The correcting operation is performed on the obtained geiometrically operated data (g). The obtained processed data are outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,LSI、超LSI等の
集積回路のレイアウト検証や電子ビーム露光等に使用さ
れるマスクパターンデータの処理に関し、特に、マスク
パターンの幾何演算をする為の該マスクパターンのデー
タの演算処理に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to processing of mask pattern data used for layout verification and electron beam exposure of integrated circuits such as LSI and VLSI, and more particularly, to processing of mask pattern geometric operations. The present invention relates to arithmetic processing of mask pattern data.

【0002】[0002]

【従来の技術】従来、集積回路のマスクパターンデータ
は、固有のパターンデータとセル参照で構成される各セ
ルの集合からなっており、且つ、セル参照による階層構
造を持っている。この階層の最上位のセルはルートセル
と呼ばれLSIチップに対応する。そして、セル参照を
パターンデータに置き換えることを展開、各パターンデ
ータ(図形データ)によって表現されるパターンに対し
て拡大縮小等の操作を行うことを幾何演算と言うが、従
来の幾何演算は、階層構造を用いずに全パターンデータ
をルートセルに展開後演算を行うフラット処理によるも
のであった。しかし、近年、半導体集積回路の高集積化
(大規模化)にともなって、この回路作製に用いられる
大規模集積回路のマスクパターンデータも、マスクパタ
ーン数で100万を越えるものも出てきた。このような
パターンデータにより表されるマスクパターンに対し、
幾何演算を行う場合、従来のフラット処理では処理する
データ量が増大し処理時間の長大化が問題となってき
た。
2. Description of the Related Art Conventionally, mask pattern data of an integrated circuit is composed of a set of cells each composed of unique pattern data and cell references, and has a hierarchical structure based on cell references. The highest cell in this hierarchy is called a root cell and corresponds to an LSI chip. Then, replacing the cell reference with the pattern data is called expansion, and performing an operation such as enlarging or reducing the pattern expressed by each pattern data (graphic data) is called a geometric operation. This was done by flat processing in which all pattern data were expanded to the root cell without any structure and then operated. However, in recent years, with the high integration (large-scale) of semiconductor integrated circuits, mask pattern data of large-scale integrated circuits used for manufacturing this circuit has come to exceed 1 million in the number of mask patterns. For the mask pattern represented by such pattern data,
In the case of performing a geometric operation, the amount of data to be processed increases in the conventional flat processing, and the processing time becomes long.

【0003】これに対応するために、マスクパターンデ
ータのセル構造を利用したセル単位処理が行われてきた
が、この処理には、以下のような問題がった。第一の問
題は、マスクパターンデータにより表されるマスクパタ
ーンに対し、拡大処理を行う場合、マスクパターンデー
タのセル境界における図形の変形の問題である。図12
(イ)は拡大時にフラット処理による結果と比べ図形の
変化がおきている状態を示す。図形の重なりが発生し変
形していることが分かる。仮に、図形の重なり部を除去
しても図形の形状が変形してしまう。これは図12
(イ)のパターン1図形を図の上側セルで処理し図12
(イ)のパターン2図形を図の下側セルでそれぞれ個別
に拡大操作処理されパターン1は1Aに、パターン2は
2Aになるが、主にセル境界の図形接触の考慮がなされ
ていないために1A、2Aを合わせた図形は処理前のパ
ターン1、2をあわせた図形とは異なり、変形してい
る。第二の問題は、マスクパターンデータにより表され
るマスクパターンに対し、縮小処理を行う場合、マスク
パターンデータのセル境界における図形の分離の問題で
ある。図12(ロ)は縮小時にフラット処理による結果
と比べ図形の分離が起きている状態を示す。これも、主
にセル境界の図形接触の考慮がなされていないために起
きる。これは図12(ロ)のパターン3図形を図の上側
セルで処理し図12(ロ)のパターン4図形を図の下側
セルでそれぞれ個別に縮小操作処理されパターン3は3
Aに、パターン4は4Aになるが、3A、4Aを合わせ
た図形は処理前のパターン3、4をあわせた図形とは異
なり、変形している。
In order to deal with this, cell unit processing using the cell structure of the mask pattern data has been performed, but this processing has the following problems. The first problem is the problem of deformation of the figure at the cell boundary of the mask pattern data when enlarging the mask pattern represented by the mask pattern data. 12
(A) shows a state in which the figure has changed compared to the result of the flat processing at the time of enlargement. It can be seen that the figures overlap and are deformed. Even if the overlapping portion of the figures is removed, the shape of the figure is deformed. This is
The pattern 1 figure of (a) is processed in the upper cell in the figure, and
The pattern 2 figure of (a) is individually enlarged in the lower cells of the figure, resulting in pattern 1 being 1A and pattern 2 being 2A. However, since the figure boundary at the cell boundary is not taken into consideration. The figure in which 1A and 2A are combined is deformed, unlike the figure in which patterns 1 and 2 before processing are combined. The second problem is the problem of separation of figures at the cell boundaries of the mask pattern data when the reduction process is performed on the mask pattern represented by the mask pattern data. FIG. 12B shows a state in which graphic separation occurs as compared with the result of the flat processing at the time of reduction. This also occurs mainly because no consideration is given to the graphic contact at the cell boundary. This is because the pattern 3 figure of FIG. 12B is processed in the upper cell of the figure, and the pattern 4 figure of FIG.
The pattern 4 becomes 4A in A, but the figure in which 3A and 4A are combined is deformed unlike the figure in which patterns 3 and 4 before processing are combined.

【0004】[0004]

【発明が解決しようとする課題】この為、集積回路のマ
スクパターンを表すマスクパターンデータに対し、幾何
演算を行う際、マスクパターンデータをセル単位処理で
行え、且つ、得られるマスクパターンの図形の形状変形
をなくすことが求められるようになってきた。本発明
は、このような状況のもと、集積回路のマスクパターン
データに対し幾何演算を行う際に、セル単位処理が行
え、セル境界でおきる問題を解消し、得られるマスクパ
ターンの図形の形状変形をなくすことができるデータ処
理方法を提供するものである。
Therefore, when performing geometric calculation on mask pattern data representing a mask pattern of an integrated circuit, the mask pattern data can be processed in a cell unit, and a figure of the obtained mask pattern can be obtained. There has been a demand for eliminating shape deformation. Under the circumstances as described above, the present invention can perform the cell unit processing when performing the geometric operation on the mask pattern data of the integrated circuit, solve the problem occurring at the cell boundary, and obtain the shape of the figure of the obtained mask pattern. It is intended to provide a data processing method capable of eliminating deformation.

【0005】[0005]

【課題を解決するための手段】本発明のマスクパターン
データの演算処理方法は、複数個のセルの階層構造にて
データが形成されているマスクパターンデータにより表
される集積回路用マスクパターンの拡大ないし縮小の幾
何演算を行う際に於ける、該マスクパターンデータの階
層構造を利用したデータ処理方法であって、(1)全セ
ルに対し、他のセル枠や上位のパターンーデータにより
表される図形と干渉しない独立したセル内の領域を表す
枠である各セル毎のハードゾーン枠を設定し、ハードゾ
ーン枠を表す矩形データを記録する工程、(2)ボトム
アップで、セル単位に、上記ハードゾーン枠から所定の
幅縮小して得られたゾーン枠ともとのセル枠との間の領
域であるドーナツ領域のデータを上位セルに展開するド
ーナツ展開を行い、該セルを引用する上位のセル領域か
ら該セルとのパターンデータの重なりを除く為の、所定
領域からなるカットゾーンを表す矩形データを上位セル
に展開して、該セル固有のパターンデータを含む展開デ
ータを作成する工程、(3)(2)で作成された展開デ
ータを、座標の順に読み込み、データが通常のパターン
データかカットゾーンを表す矩形データかを判断し、通
常のパターンデータならば幾何演算処理工程に渡し、カ
ットゾーンを表す矩形データならば補正処理工程に渡す
工程、(4)前記通常のパターンデータに対して幾何演
算処理を行い幾何演算処理データを作成し、この幾何演
算処理データを補正処理工程に渡す幾何演算処理工程、
(5)処理セルに下位のセルがある場合には、上記
(4)の幾何演算処理データと各セルのカットゾーンを
表す矩形データとを用い、論理差演算を行い、前記
(4)の幾何演算処理データからカットゾーン領域に位
置するデータを除去した論理差演算処理データを作成
し、下位のセルがない場合には、前記(4)の幾何演算
処理データを論理差演算処理データとし、この論理差演
算処理データに対し、上位のセルがある場合には、各セ
ルの上位セルのカットゾーンに対応する領域のアンドゾ
ーンを表す矩形データを用い、論理積演算を行い、アン
ドゾーン領域以外に位置するデータを除去した論理積演
算処理データを作成し、上位のセルがない場合には、前
記論理差演算理処理データをそのまま論理積演算処理デ
ータとし、出力処理工程に渡す補正処理工程、(6)
(5)にて得られた、論理積演算処理データを出力する
出力工程、を有するものである。そして、本発明のマス
クパターンデータの演算処理方法は、上記において、拡
大ないし縮小の幾何演算の際の拡大幅又は縮小幅を2
1/2 倍した値をサイズ量とした場合、ドーナツ展開する
領域を、ハードゾーン枠を内側にサイズ量の2倍縮めた
ゾーン枠とセル枠との間の領域とし、カットゾーンの最
外周を表すカットゾーン枠を、ハードゾーン枠を内側に
サイズ量分縮めた枠とするものである。
According to a method of processing mask pattern data of the present invention, a mask pattern for an integrated circuit represented by mask pattern data in which data is formed in a hierarchical structure of a plurality of cells is enlarged. Or a data processing method using a hierarchical structure of the mask pattern data in performing a geometrical operation of reduction, which is (1) represented by another cell frame or upper pattern data for all cells Setting a hard zone frame for each cell, which is a frame that represents an area in an independent cell that does not interfere with the figure, and recording rectangular data that represents the hard zone frame, (2) bottom-up, in cell units, Donut expansion that expands the data of the donut area, which is the area between the zone frame and the original cell frame obtained by reducing the specified width from the hard zone frame to the upper cell Expansion of rectangular data representing a cut zone consisting of a predetermined area into an upper cell to remove the overlap of pattern data with the cell from an upper cell area that cites the cell, and expansion including pattern data unique to the cell The step of creating data, the expansion data created in (3) and (2) are read in the order of coordinates, and it is judged whether the data is normal pattern data or rectangular data representing a cut zone. Passing to the arithmetic processing step, if the rectangular data representing the cut zone is passed to the correction processing step, (4) Geometric arithmetic processing is performed on the normal pattern data to create geometric arithmetic processing data. To the correction processing step,
(5) When there is a subordinate cell in the processing cells, a logical difference operation is performed using the geometrical operation processing data of (4) and the rectangular data representing the cut zone of each cell, and the geometrical operation of (4) above is performed. Logical difference calculation processing data is created by removing the data located in the cut zone area from the calculation processing data. If there is no subordinate cell, the geometric calculation processing data of (4) above is used as the logical difference calculation processing data. When there is a higher-order cell for the logical difference operation processing data, the AND operation is performed using rectangular data that represents the AND zone of the area corresponding to the cut zone of the upper cell of each cell, and the AND operation is performed in addition to the AND-zone area. The logical product arithmetic processing data is created by removing the located data, and when there is no higher-order cell, the logical difference arithmetic processing data is directly used as the logical product arithmetic processing data and is passed to the output processing step. Correction process, (6)
The output step of outputting the logical product operation processing data obtained in (5). The mask pattern data arithmetic processing method according to the present invention, in the above, sets the enlargement width or the reduction width in the geometric calculation of enlargement or reduction to 2
If the value multiplied by 1/2 is used as the size amount, the area where the donut is expanded is the area between the zone frame and the cell frame that are twice the size reduced by the hard zone frame, and the outermost circumference of the cut zone is set. The cut zone frame to be represented is a frame in which the hard zone frame is shrunk inward by the size amount.

【0006】上記において、ハードゾーン枠を設定した
後、引用される下位のセルの周辺部のドーナツ領域のパ
ターンデータを、引用する上位セルのパターンデータに
組み込む処理であるドーナツ展開をする為、このドーナ
ツ領域のパターンデータについては演算処理が重複され
ることとなる。ここでは、マスクパターンの幾何演算を
行うための該マスクパターンのデータの処理を幾何演算
処理と言う。したがって、ドーナツ領域としては、拡
大、縮小処理する拡大、縮小幅に対応できる所定幅は必
要ではあるが、できるだけ小さい領域の方が重複して処
理するデータ量が少なくなる為、通常、サイズ量を幾何
演算の際の拡大幅又は縮小幅を21/2 倍とした場合、ド
ーナツ展開する領域をハードゾーン枠を内側にサイズ量
の2倍縮めたゾーン枠と、前記ハードゾーン枠を含む元
のセル枠との間の領域とする。したがって、この場合、
図15に示すようにドーナツ領域は設定される。又、カ
ットゾーンは、重複して処理されたパターンデータを除
去し、重なりによる図形変形をなくすために設けた領域
であるが、この領域の設定も、拡大、縮小処理する拡
大、縮小幅に対応できる所定の領域であれば良いが、通
常、ドーナツ領域をハードゾーン枠を内側にサイズ量の
2倍縮めたゾーン枠ともとのセル枠との間の領域とする
為、この場合、カットゾーンを表すカットゾーン枠はハ
ードゾーン枠を内側にサイズ量分縮めたものとする。但
し、ルートセルに対しては、カットゾーンは、拡大、縮
小の両演算に対応する為、カットゾーン枠はハードゾー
ン枠を外側にサイズ量分拡大したものを使用する。アン
ドゾーンも、重複して処理されたパターンデータを除去
し、重なりによる図形変形をなくすために設けたもので
あるが、この領域の設定は、各セルの上位のセルにおけ
るカットゾーンに対応する領域とする。尚、幾何演算処
理データ、論理差演算処理データ、論理積演算処理デー
タとは、それぞれ幾何演算処理、論理差演算処理、論理
積演算処理した結果得られたデータを言う。
In the above, after the hard zone frame is set, the pattern data of the donut area around the lower cell to be quoted is incorporated into the pattern data of the higher cell to be quoted. The calculation processing is duplicated for the pattern data of the donut area. Here, the processing of the mask pattern data for performing the geometric calculation of the mask pattern is referred to as geometric calculation processing. Therefore, as the donut area, it is necessary to have a predetermined width that can correspond to the enlargement and reduction width for enlarging and reducing, but the smaller the area, the smaller the amount of data to be processed redundantly. When the enlargement width or reduction width at the time of the geometric calculation is set to 2 1/2 times, the area where the donut is expanded is reduced by twice the size of the hard zone frame and the original area including the hard zone frame. The area between the cell frame and the cell frame. So in this case,
The donut area is set as shown in FIG. The cut zone is an area that is provided to eliminate pattern data that has been processed redundantly and to eliminate graphic deformation due to overlap. The setting of this area also corresponds to the enlargement and reduction width for enlargement and reduction processing. Although it is sufficient if it is a predetermined area that can be done, in general, the donut area is the area between the zone frame in which the hard zone frame is doubled in size and the original cell frame. The cut zone frame to be represented is a hard zone frame that is shrunk inward by the size amount. However, for the root cell, the cut zone corresponds to both expansion and contraction operations, so the cut zone frame is obtained by expanding the hard zone frame by the size amount to the outside. The AND zone is also provided in order to eliminate pattern data that has been processed redundantly and to eliminate graphic deformation due to overlap, but this area is set to the area corresponding to the cut zone in the cell above each cell. And The geometric calculation processing data, the logical difference calculation processing data, and the logical product calculation processing data refer to the data obtained as a result of the geometric calculation processing, the logical difference calculation processing, and the logical product calculation processing, respectively.

【0007】[0007]

【作用】本発明の階層構造を用いた集積回路マスクパタ
ーンの幾何学演算方法は、このような構成にすることに
より、マスクパターンデータのセル単位処理で、図形変
形のないマスクパターンを得る処理を可能としている。
結果として、フラット処理に比べ、処理対象データ数を
大幅に削減でき大規模集積回路用のマスクパターンデー
タの処理を実用レベルでできるものとしている。ハード
ゾーンを設定することにより、セルとセルの干渉及びセ
ルと上位セルの図形との干渉を除いており、セル単位に
独立した処理を可能としている。ドーナツ展開すること
によりセル境界に近接する図形を親子セル(上位セルと
下位セル)の両方に持たせ、親子セルの両方で重複して
処理するが、セル境界における図形接触の認識をできる
ものとしているが、この際、ドーナツ領域をハードゾー
ン枠を内側にサイズ量の2倍縮めたゾーン枠ともとのセ
ル枠との間の領域とし、カットゾーンの最外周を表すカ
ットゾーン枠をハードゾーン枠を内側にサイズ量分縮め
た枠とすることにより、データ量の増加を最小限に抑え
ている。補正処理により幾何演算結果の上位セル及び下
位セルにおいてはみ出た部分をカットし、それにより異
常図形の発生、分離を抑えることができるものとしてい
る。
The geometric operation method of the integrated circuit mask pattern using the hierarchical structure of the present invention is configured as described above, so that the process for obtaining the mask pattern without figure deformation can be performed in the cell unit process of the mask pattern data. It is possible.
As a result, the number of data to be processed can be significantly reduced as compared with the flat processing, and processing of mask pattern data for a large scale integrated circuit can be performed at a practical level. By setting the hard zone, the interference between cells and the interference between the figures of cells and upper cells are eliminated, and independent processing can be performed in cell units. By expanding the donuts, both the parent and child cells (upper cell and lower cell) have shapes that are close to the cell boundary, and both the parent and child cells process it redundantly. However, it is assumed that the shape contact at the cell boundary can be recognized. However, at this time, the donut area is defined as an area between the hard zone frame and the original cell frame that is twice the size of the hard zone frame, and the cut zone frame that represents the outermost circumference of the cut zone is the hard zone frame. By increasing the size of the frame to the inside, the increase in the amount of data is minimized. By the correction processing, the protruding portions of the upper cell and the lower cell of the geometric calculation result are cut, whereby the generation and separation of abnormal figures can be suppressed.

【0008】[0008]

【実施例】本発明の実施例を以下、図1のフローチャー
トにそって説明する。実施例における処理をセルの階層
構造をもつマスクパターンデータで表されるマスクパタ
ーンの縮小操作を行う場合を挙げて説明する。図2の
(イ)は、ここで使用するマスクパターンの全体を表示
したものである。簡単の為、マスクパターンデータは2
つのセルA、Bを持ち、AがBの上位セルである階層構
造データとした。セルAは、a1、a2、a3の図形デ
ータを持ち、セルBは、b1、b2、b3、b4の図形
データを持つ。セルA、セルBをそれぞれ図形表示した
ものが図2(ロ)、図2(ハ)である。マスクパターン
の全体図(イ)は、この場合、図(ロ)、(ハ)を合わ
せたものと一致している。
Embodiments of the present invention will be described below with reference to the flow chart of FIG. The processing in the embodiment will be described with reference to a case where a mask pattern reduction operation represented by mask pattern data having a cell hierarchical structure is performed. FIG. 2A shows the entire mask pattern used here. For simplicity, the mask pattern data is 2
It has hierarchical structure data having two cells A and B, where A is an upper cell of B. The cell A has graphic data of a1, a2, a3, and the cell B has graphic data of b1, b2, b3, b4. The cell A and the cell B are graphically displayed in FIGS. 2B and 2C, respectively. In this case, the general view (a) of the mask pattern matches the combined view of (b) and (c).

【0009】先ず、全セルに対しハードゾーン枠を設定
する。(a) セルA、セルBのハードゾーン枠は図3にて示されるよ
うに、それぞれ互いに干渉しないHA、HBとなる。こ
こでは、干渉している状態とは、図13(イ)に示すよ
うに、セルとセルが重なり合っている状態や図13
(ロ)のように、セルと上位セル図形が重なり合ってい
る状態を言う。3におけるセルA、セルBのハードゾー
ン枠は互いに、重なり合ってはいないので、干渉してい
ない。このような、ハードゾーン枠の設定は、先ずセル
固有のパターンデータを含む最小矩形を求める。図14
(イ)のようにこの最小矩形をセル境界、又はセル枠と
言う。次に全セルについて、セルとセル、及びセルと上
位のセル図形との干渉を調べ、干渉のないところまで元
のセル枠を縮め、新たな枠を求める。具体的には上位セ
ルの図形による水平方向、垂直方向の最大割り込み幅を
各々求めて、その分もとのセル枠を縮小する。この新た
な枠をハードゾーン枠と呼び、図14(ロ)のようにな
る。図4はセルBに関し、図形データb1、b2、b
3、b4の図形表示および、ハーゾーン枠S1等を表し
たもので、S2はS1をサイズ量縮小したゾーン枠で、
上位セルAのカットゾーン領域を設定する際及び自セル
Bのアンドゾーン領域を設定する際にこのS2枠のデー
タは使用される。S3はS1をサイズ量の2倍縮小した
ゾーン枠であり、ドーナツ領域はS1とS3との間の領
域である。
First, hard zone frames are set for all cells. (A) The hard zone frames of cell A and cell B are HA and HB that do not interfere with each other, as shown in FIG. Here, the interfering state means a state in which cells overlap with each other as shown in FIG.
As shown in (b), the cell and the upper cell figure overlap each other. The hard zone frames of the cell A and the cell B in 3 do not overlap with each other and therefore do not interfere. In such setting of the hard zone frame, first, the minimum rectangle including the pattern data unique to the cell is obtained. 14
As in (a), this minimum rectangle is called a cell boundary or cell frame. Next, with respect to all the cells, the interference between the cell and the cell, and the cell and the upper cell graphic is examined, and the original cell frame is reduced to a position where there is no interference, and a new frame is obtained. Specifically, the maximum interrupt widths in the horizontal and vertical directions of the graphic of the upper cell are respectively obtained, and the original cell frame is reduced accordingly. This new frame is called a hard zone frame and is as shown in FIG. FIG. 4 shows the graphic data b1, b2, b for the cell B.
3 and b4 are graphic displays and a heart zone frame S1 and the like. S2 is a zone frame in which S1 is reduced in size,
The data in the S2 frame is used when setting the cut zone area of the upper cell A and when setting the AND zone area of the own cell B. S3 is a zone frame obtained by reducing S1 by twice the size amount, and the donut area is an area between S1 and S3.

【0010】次いで、各セルについて展開データの作成
の処理を行い(b)、順次記録部に記録しておく。
(c) セルBでは、下位セルはないので展開されるデータはな
く、ハードゾーン枠の内部の図形、つまりHBの内側が
展開データとなる。セルAについて展開データ作成の処
理を行う。図4に示される、セルBのドーナツ領域のデ
ータを上位セルであるセルAに展開する。このデータを
表示したものが図5の斜線部b1、b2、b4である。
セルAの下位セルであるセルBのセル境界に近接するド
ーナツ領域にある図形データとしてb1、b2、b4が
選ばれている。ドーナツ展開後のセルAの展開データ
は、a1、a2、a3、b1、b2、b4である。これ
を図5に示す。また、図4にS2として図形表示される
セルBのゾーン枠をセルAのカットゾーン枠としその矩
形データをセルAに展開してカットゾーン展開データS
2を得る。これを図6に示す。したがって、セルAのド
ーナツ展開、カットゾーン展開後の展開データは、a
1、a2、a3、b1、b2、b4及びS2データであ
る。
Next, a process of creating expanded data is performed for each cell (b) and sequentially recorded in the recording section.
(C) In cell B, since there is no lower cell, there is no expanded data, and the graphic inside the hard zone frame, that is, the inside of HB is the expanded data. Processing for creating expanded data is performed for cell A. The data in the donut area of the cell B shown in FIG. 4 is expanded in the cell A, which is the upper cell. The shaded portions b1, b2, and b4 in FIG. 5 display this data.
B1, b2, and b4 are selected as the graphic data in the donut area near the cell boundary of the cell B, which is a lower cell of the cell A. The expanded data of the cell A after the donut expansion are a1, a2, a3, b1, b2, b4. This is shown in FIG. Further, the zone frame of the cell B, which is graphically displayed as S2 in FIG. 4, is used as the cut zone frame of the cell A, and its rectangular data is expanded into the cell A and the cut zone expansion data S
Get 2. This is shown in FIG. Therefore, the expanded data after expansion of the donut and cut zone of cell A is a
1, a2, a3, b1, b2, b4 and S2 data.

【0011】次に、ボトム(セルB)からルートセル
(セルA)に向かって、セル毎に以下の処理を行う。上
記処理により、得られた展開データを読み込み(d)、
データが通常のデータであれば、幾何演算処理へ渡し、
データがカットゾーン枠データであれば、補正処理へデ
ータを渡す。(e)
Next, the following processing is performed for each cell from the bottom (cell B) toward the root cell (cell A). By the above processing, the expanded data obtained is read (d),
If the data is normal data, pass it to the geometric operation processing,
If the data is cut zone frame data, the data is passed to the correction process. (E)

【0012】次に、セル毎に幾何演算処理を行ない
(f)、得られた幾何演算処理データに対し、補正処理
(g)を行い、得られた処理データを出力する。(h) 先ず、セルBのパターンデータに対し幾何演算を行う。
幾何演算結果の幾何演算処理データを図形表示すると図
8の斜線部のようになる。この幾何演算結果に対し補正
処理を行う。セルBには下位セルはないのでカッドゾー
ンを表す矩形データとの論理差演算処理はおこなわず、
上記幾何演算処理データをそのまま論理差演算データと
し、これとアンドゾーンを表す矩形データS2との論理
積演算処理(g2)を行う。この論理積演算処理(g
2)は、上位セルとの重なり、重複をなくすものであ
る。図10は幾何演算後のセルBに対する論理積処理を
説明する為の図であるが、幾何演算処理後に(イ)で図
形表示されるマスクパターンデータに対して、アンドゾ
ーンを表す矩形データS2との論理積演算処理を行った
結果が、(ロ)に示す斜線部の図形となる。得られた論
理積演算処理データを出力する。(h)
Next, a geometric calculation process is performed for each cell (f), a correction process (g) is performed on the obtained geometric calculation process data, and the obtained process data is output. (H) First, the geometric operation is performed on the pattern data of the cell B.
When the geometric calculation processing data resulting from the geometric calculation is graphically displayed, it becomes like the shaded area in FIG. A correction process is performed on this geometric calculation result. Since there is no lower cell in cell B, logical difference calculation processing with rectangular data representing the quad zone is not performed,
The geometric calculation processing data is directly used as the logical difference calculation data, and the logical product calculation processing (g2) of this and the rectangular data S2 representing the AND zone is performed. This logical product operation processing (g
In 2), the overlap and the overlap with the upper cell are eliminated. FIG. 10 is a diagram for explaining the logical product process on the cell B after the geometric calculation. For the mask pattern data graphically displayed in (a) after the geometric calculation process, the rectangular data S2 representing the AND zone and The result of performing the logical product calculation process of is the figure in the shaded area shown in (b). The obtained AND operation processing data is output. (H)

【0013】次いで、ドーナツ展開された後のセルA
は、上記のように、図7に図形表示されるものである
が、このセルAについて幾何演算を行う。セルAの幾何
演算結果は図7の斜線部である。(b4は縮小操作によ
り消滅している。) この表示からも分かるように、幾何演算処理データに
は、下位のセルBと重複するデータが含まれているの
で、これを補正処理によって除去する。具体的には、幾
何演算処理データとカットゾーン枠のS2データを用い
論理差演算処理(g1)を行うことにより、重複データ
を除去する。図9は幾何演算後のセルAに対する論理差
演算処理を説明する為の図であるが、幾何演算処理後に
(イ)で図形表示されるマスクバターンデータに対し
て、カットゾーンデータS2と論理差演算(g1)を行
ったものが、(ロ)に図形表示される斜線部分となる。
セルAはルートセルのためアンドソーンとの論理積演算
処理は行なわない。得られた論理差演算処理データを出
力する。(h)
Next, the cell A after being expanded into a donut
, Which is graphically displayed in FIG. 7 as described above, performs geometric calculation on this cell A. The geometric calculation result of the cell A is the shaded area in FIG. 7. (B4 has disappeared due to the reduction operation.) As can be seen from this display, since the geometric calculation processing data includes data that overlaps with the lower cell B, this is removed by the correction processing. Specifically, redundant data is removed by performing a logical difference calculation process (g1) using the geometric calculation process data and the S2 data of the cut zone frame. FIG. 9 is a diagram for explaining the logical difference calculation process for the cell A after the geometric calculation. However, the cut-zone data S2 and the logical difference for the mask pattern data graphically displayed in (a) after the geometric calculation process. The result of the calculation (g1) is the hatched portion graphically displayed in (b).
Since cell A is the root cell, the AND operation with AND Thorn is not performed. The obtained logical difference calculation processing data is output. (H)

【0014】従って、図9と図10の斜線部分が求める
結果であり、これを合わせてみると図11の斜線部分と
なり図形の分離、変形はおきておらず正しい縮小操作が
行われたことが分かる。尚、本実施例においては、デー
タ処理の際に、図形の分離、変形がおきていないことに
説明することを主としたが、セルA、セルBに限らずセ
ル数が多い場合、各セルの図形データが多い場合につい
ても、本発明のデータ処理方法は、本実施例と同様に行
えるものである。したがって、本発明のデータ処理方法
は、マスクパターンデータが大規模化してもマスクパタ
ーンデータのセル構造を利用して、実用レベルで対応で
きるものである。
Therefore, the shaded portions in FIGS. 9 and 10 are the results to be obtained, and when these are combined, the shaded portions in FIG. 11 are obtained, and there is no separation or deformation of the figure, and the correct reduction operation has been performed. I understand. It should be noted that, in the present embodiment, it was mainly explained that the figures were not separated and transformed at the time of data processing, but not limited to the cells A and B, when the number of cells is large, each cell is Even when there is a large amount of graphic data, the data processing method of the present invention can be performed in the same manner as this embodiment. Therefore, the data processing method of the present invention can be applied at a practical level by utilizing the cell structure of the mask pattern data even if the mask pattern data becomes large in scale.

【0015】以上、幾何演算の縮小操作を例にとって説
明を行ってきたが、拡大操作についても同様で、正しい
結果を得ることができる。
Although the reduction operation of the geometric operation has been described above as an example, the same applies to the enlargement operation, and a correct result can be obtained.

【0016】[0016]

【発明の効果】本発明の階層構造を用いた集積回路マス
クパターンデータの幾何学演算処理方法は、上記のよう
に、マスクパターンデータに対し幾何演算を行う際、マ
スクパターンデータをセル単位処理で、且つ、セル境界
での図形の形状変形を起こすことなく行える演算を方法
の提供を可能とするもので、結果として、大規模集積回
路のマスクパターンデータの幾何演算処理を実用レベル
で可能にするものであり、半導体素子の高集積度化、小
型化に伴う、フオトマスクの微細化、高集積度化要求対
応できるものとしている。
As described above, the geometric operation processing method of integrated circuit mask pattern data using the hierarchical structure of the present invention performs the mask operation on the mask pattern data in the cell unit processing when performing the geometric operation on the mask pattern data. In addition, it is possible to provide a method that can perform an operation that can be performed without causing the shape deformation of a figure at a cell boundary, and as a result, enable geometrical operation processing of mask pattern data of a large-scale integrated circuit at a practical level. It is said that it is possible to meet the demands for miniaturization and high integration of the photomask in accordance with the high integration and miniaturization of semiconductor elements.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の集積回路マスクパターンの幾何学演算
処理方法のフローチャート
FIG. 1 is a flow chart of a method for geometrical operation processing of an integrated circuit mask pattern according to the present invention.

【図2】本発明実施例説明の為に使用したマスクパター
ン図
FIG. 2 is a mask pattern diagram used for explaining an embodiment of the present invention.

【図3】本発明実施例説明の為に使用したマスクパター
ンデータの各セルAのハードゾーンを表す図
FIG. 3 is a diagram showing a hard zone of each cell A of the mask pattern data used for explaining the embodiment of the present invention.

【図4】セルBにおける各ゾーン枠を説明するための図FIG. 4 is a diagram for explaining each zone frame in cell B.

【図5】ドーナツ展開後のセルAを図形表示した図FIG. 5 is a graphic representation of cell A after the donut expansion.

【図6】セルAに展開されたカットゾーン枠を図形表示
した図
FIG. 6 is a diagram in which a cut zone frame developed in cell A is graphically displayed.

【図7】セルAの幾何演算処理を説明する為の図FIG. 7 is a diagram for explaining the geometric calculation process of cell A.

【図8】セルBの幾何演算処理を説明する為の図FIG. 8 is a diagram for explaining the geometric calculation processing of cell B.

【図9】セルAの論理差処理を説明する為の図FIG. 9 is a diagram for explaining the logical difference processing of cell A.

【図10】セルBの論理積処理を説明する為の図FIG. 10 is a diagram for explaining the logical product process of cell B.

【図11】本発明実施例説明の為に使用したマスクパタ
ーンデータの処理後の図
FIG. 11 is a diagram after processing of mask pattern data used for explaining the embodiment of the present invention.

【図12】従来のセル単位処理における問題点を説明す
るための図
FIG. 12 is a diagram for explaining problems in the conventional cell unit processing.

【図13】セル相互間及びセルと上位セルの図形との干
渉を説明するための図
FIG. 13 is a diagram for explaining interference between cells and between a cell and a graphic of an upper cell.

【図14】セル枠とハードゾーンの関係を説明する図FIG. 14 is a diagram illustrating a relationship between a cell frame and a hard zone.

【図15】ハードゾーンとドーナツ領域を説明するため
の図
FIG. 15 is a diagram for explaining a hard zone and a donut area.

【符号の説明】[Explanation of symbols]

HA セルAのハードゾーン枠 HB セルBのハードゾーン枠 a1、a2、a3、a4 セルAのパターンデータ b1、b2、b3、b4 セルBのパターンデータ S1 セルBのハードゾーン枠 S2 セルBにおけるセルA用の
カットゾーン枠 1、1A パターン図形 2、2A パターン図形 3、3A パターン図形 4、4A パターン図形
HA cell A hard zone frame HB cell B hard zone frame a1, a2, a3, a4 cell A pattern data b1, b2, b3, b4 cell B pattern data S1 cell B hard zone frame S2 cell B cell Cut zone frame for A 1, 1A pattern figure 2, 2A pattern figure 3, 3A pattern figure 4, 4A pattern figure

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/30 502 P ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/30 502 P

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数個のセルの階層構造にてデータが形
成されているマスクパターンデータにより表される集積
回路用マスクパターンの拡大ないし縮小の幾何演算を行
う際に於ける、該マスクパターンデータの階層構造を利
用したデータ処理方法であって、(1)全セルに対し、
他のセル枠や上位のパターンーデータにより表される図
形と干渉しない独立したセル内の領域を表す枠である各
セル毎のハードゾーン枠を設定し、ハードゾーン枠を表
す矩形データを記録する工程、(2)ボトムアップで、
セル単位に、上記ハードゾーン枠から所定の幅縮小して
得られたゾーン枠ともとのセル枠との間の領域であるド
ーナツ領域のデータを上位セルに展開するドーナツ展開
を行い、該セルを引用する上位のセル領域から該セルと
のパターンデータの重なりを除く為の、所定領域からな
るカットゾーンを表す矩形データを上位セルに展開し
て、該セル固有のパターンデータを含む展開データを作
成する工程、(3)(2)で作成された展開データを、
座標の順に読み込み、データが通常のパターンデータか
カットゾーンを表す矩形データかを判断し、通常のパタ
ーンデータならば幾何演算処理工程に渡し、カットゾー
ンを表す矩形データならば補正処理工程に渡す工程、
(4)前記通常のパターンデータに対して幾何演算処理
を行い幾何演算処理データを作成し、この幾何演算処理
データを補正処理工程に渡す幾何演算処理工程、(5)
処理セルに下位のセルがある場合には、上記(4)の幾
何演算処理データと各セルのカットゾーンを表す矩形デ
ータとを用い、論理差演算を行い、前記(4)の幾何演
算処理データからカットゾーン領域に位置するデータを
除去した論理差演算処理データを作成し、下位のセルが
ない場合には、前記(4)の幾何演算処理データを論理
差演算処理データとし、この論理差演算処理データに対
し、上位のセルがある場合には、各セルの上位セルのカ
ットゾーンに対応する領域のアンドゾーンを表す矩形デ
ータを用い、論理積演算を行い、アンドゾーン領域以外
に位置するデータを除去した論理積演算処理データを作
成し、上位のセルがない場合には、前記論理差演算理処
理データをそのまま論理積演算処理データとし、出力処
理工程に渡す補正処理工程、(6)(5)にて得られ
た、論理積演算処理データを出力する出力工程、 を有することを特徴とする集積回路マスクパターンデー
タの演算理処理方法。
1. A mask pattern data for performing a geometric operation for enlarging or reducing an integrated circuit mask pattern represented by mask pattern data in which data is formed in a hierarchical structure of a plurality of cells. A data processing method using a hierarchical structure of (1) for all cells,
Set a hard zone frame for each cell, which is a frame that represents an area within an independent cell that does not interfere with other cell frames or figures represented by higher-level pattern data, and record rectangular data that represents the hard zone frame. Process, (2) bottom-up,
For each cell, perform donut expansion to expand the data of the donut area, which is the area between the zone frame obtained by reducing the specified width from the hard zone frame and the original cell frame, to the upper cell, Rectangle data representing a cut zone consisting of a predetermined area for removing the overlap of pattern data with the cell from the upper cell area to be quoted is expanded to the upper cell, and expanded data including pattern data unique to the cell is created. Process, the expanded data created in (3) and (2),
A process of reading in the order of coordinates, determining whether the data is normal pattern data or rectangular data representing a cut zone, and passing it to the geometric calculation processing step if it is normal pattern data, and passing it to the correction processing step if it is rectangular data representing a cut zone. ,
(4) A geometric calculation processing step of performing geometric calculation processing on the normal pattern data to create geometric calculation processing data, and passing this geometric calculation processing data to a correction processing step, (5)
When there is a subordinate cell in the processing cells, the geometrical operation processing data of (4) above is used to perform a logical difference operation using the geometrical operation processing data of (4) and the rectangular data representing the cut zone of each cell. The logical difference calculation processing data in which the data located in the cut zone area is removed is created, and when there is no subordinate cell, the geometric calculation processing data of (4) is used as the logical difference calculation processing data, and this logical difference calculation processing is performed. If there is a higher-order cell for the processed data, rectangular data that represents the AND zone of the area corresponding to the cut zone of the higher-order cell of each cell is used to perform the logical product operation and the data located outside the AND-zone area. When the logical product arithmetic processing data is removed, and there is no higher-order cell, the logical difference arithmetic processing data is directly used as the logical product arithmetic processing data and is passed to the output processing step. Management step, (6) (5) in the obtained arithmetic management processing method for an integrated circuit mask pattern data and having an output process, which outputs a logical product operation processing data.
【請求項2】 請求項1において、拡大ないし縮小の幾
何演算の際の拡大幅又は縮小幅を21/2 倍した値をサイ
ズ量とした場合、ドーナツ展開する領域を、ハードゾー
ン枠を内側にサイズ量の2倍縮めたゾーン枠とセル枠と
の間の領域とし、カットゾーンの最外周を表すカットゾ
ーン枠を、ハードゾーン枠を内側にサイズ量分縮めた枠
とすることを特徴とする集積回路マスクパターンデータ
の演算理処理方法。
2. In claim 1, when the size amount is a value obtained by multiplying the expansion width or reduction width by 2 1/2 in the geometric calculation of expansion or contraction, the area for donut expansion is set inside the hard zone frame. In the area between the zone frame and the cell frame that are twice as small as the size amount, the cut zone frame that represents the outermost periphery of the cut zone is a frame that is made by shrinking the hard zone frame by the size amount. A method of arithmetic processing of integrated circuit mask pattern data.
JP10175994A 1994-04-18 1994-04-18 Arithmetic processing method of integrated circuit mask pattern data Expired - Fee Related JP3418768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10175994A JP3418768B2 (en) 1994-04-18 1994-04-18 Arithmetic processing method of integrated circuit mask pattern data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10175994A JP3418768B2 (en) 1994-04-18 1994-04-18 Arithmetic processing method of integrated circuit mask pattern data

Publications (2)

Publication Number Publication Date
JPH07288224A true JPH07288224A (en) 1995-10-31
JP3418768B2 JP3418768B2 (en) 2003-06-23

Family

ID=14309168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10175994A Expired - Fee Related JP3418768B2 (en) 1994-04-18 1994-04-18 Arithmetic processing method of integrated circuit mask pattern data

Country Status (1)

Country Link
JP (1) JP3418768B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033812A (en) * 1998-05-29 2000-03-07 Nec Corporation Mask manufacturing method for forming an electron beam drawing pattern
US6317866B1 (en) 1997-08-19 2001-11-13 Nec Corporation Method of preparing charged particle beam drawing data and recording medium on which program thereof is recorded
US6393604B1 (en) * 1998-11-09 2002-05-21 Nec Corporation Process for preparing data for direct-writing by a charged particle ray, process for verifying data for direct-writing by a charged particle ray, process for displaying data for direct-writing by a charged particle ray, and exposure device
US6831997B2 (en) 2000-07-14 2004-12-14 Renesas Technology Corp. Mask data correction apparatus, fourier transformation apparatus, up sampling apparatus, down sampling apparatus, method of manufacturing transfer mask, and method of manufacturing device having pattern structure
JP2013025408A (en) * 2011-07-15 2013-02-04 Dainippon Printing Co Ltd Lsi circuit diagram restoration device
JP2013041562A (en) * 2011-07-15 2013-02-28 Dainippon Printing Co Ltd Lsi layout pattern display unit and display method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317866B1 (en) 1997-08-19 2001-11-13 Nec Corporation Method of preparing charged particle beam drawing data and recording medium on which program thereof is recorded
US6033812A (en) * 1998-05-29 2000-03-07 Nec Corporation Mask manufacturing method for forming an electron beam drawing pattern
KR100295869B1 (en) * 1998-05-29 2001-07-12 가네꼬 히사시 Mask manufacturing method
US6393604B1 (en) * 1998-11-09 2002-05-21 Nec Corporation Process for preparing data for direct-writing by a charged particle ray, process for verifying data for direct-writing by a charged particle ray, process for displaying data for direct-writing by a charged particle ray, and exposure device
US6831997B2 (en) 2000-07-14 2004-12-14 Renesas Technology Corp. Mask data correction apparatus, fourier transformation apparatus, up sampling apparatus, down sampling apparatus, method of manufacturing transfer mask, and method of manufacturing device having pattern structure
JP2013025408A (en) * 2011-07-15 2013-02-04 Dainippon Printing Co Ltd Lsi circuit diagram restoration device
JP2013041562A (en) * 2011-07-15 2013-02-28 Dainippon Printing Co Ltd Lsi layout pattern display unit and display method

Also Published As

Publication number Publication date
JP3418768B2 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
US6807663B2 (en) Accelerated layout processing using OPC pre-processing
JP3751762B2 (en) Semiconductor device manufacturing method and original plate
KR101264114B1 (en) Method of creating photomask layout, computer readable media including a sequence of programmed instructions stored thereon for implementing the same and mask imaging system
JP2002323748A (en) Mask and its forming method
JP2005079111A (en) Method, device, and program for creating electron beam lithography data and electron beam lithography equipment
JP3223718B2 (en) How to create mask data
JP3418768B2 (en) Arithmetic processing method of integrated circuit mask pattern data
JP2007102207A (en) Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity
US6901569B2 (en) Corrected mask pattern verification apparatus and corrected mask pattern verification
US6704695B1 (en) Interactive optical proximity correction design method
JPH11202470A (en) Proximity effect correcting method used for manufacturing mask
JP2000260879A (en) Layout-design support apparatus and computer-readable recording medium
JP4383752B2 (en) Mask pattern generation method and mask pattern generation apparatus
JPH04211112A (en) Writing data forming method, data converter and converting method
JP2000250960A (en) Verifying method of data for drawing device and manufacture of photomask
JP4153678B2 (en) Mask data generation method, exposure mask creation method, and pattern formation method
JPH04316314A (en) Preparation of charged beam lithography data
JP4529398B2 (en) Dummy pattern information generation apparatus, pattern information generation apparatus, mask generation method, dummy pattern information generation method, program, and computer-readable recording medium storing the program
JP4663857B2 (en) Layout pattern data correction method and semiconductor device manufacturing method
TWI739717B (en) Semiconductor device and method of manufacturing same
JP3470369B2 (en) Semiconductor device circuit pattern design method and direct writing apparatus
JPH07254012A (en) Exposure data production method/device
JP3592105B2 (en) Mask pattern creation method and apparatus
JP3592098B2 (en) Mask pattern creation method and apparatus
JPH05289312A (en) Mask pattern processing method and processing device for semiconductor integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees