JP2007102207A - Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity - Google Patents

Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity Download PDF

Info

Publication number
JP2007102207A
JP2007102207A JP2006243600A JP2006243600A JP2007102207A JP 2007102207 A JP2007102207 A JP 2007102207A JP 2006243600 A JP2006243600 A JP 2006243600A JP 2006243600 A JP2006243600 A JP 2006243600A JP 2007102207 A JP2007102207 A JP 2007102207A
Authority
JP
Japan
Prior art keywords
correction
rule
opc
edge
rules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006243600A
Other languages
Japanese (ja)
Inventor
Youping Zhang
ヨウピン・ツァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takumi Technology Corp
Original Assignee
Takumi Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/221,533 external-priority patent/US7908572B2/en
Application filed by Takumi Technology Corp filed Critical Takumi Technology Corp
Publication of JP2007102207A publication Critical patent/JP2007102207A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical proximity correction (OPC) based integrated circuit (IC) design system and method for applying specified correction rules in rule-based OPC, that is more fracture-friendly and generates simpler OPC output, without significantly compromising accuracy. <P>SOLUTION: The optical proximity correction (OPC) based integrated circuit design system and method introduce a variable rule where the rules are specified in terms of multiple correction actions that yield acceptable results, but this category of rules provides more degrees of freedom in actual application so that the rule-based OPC tool can intelligently select the proper valid rule that minimizes the OPC complexity or meets other objectives. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、一般的には、半導体製造プロセスによる製作のための集積回路の設計、または集積回路設計の技術ノード間の移転のためのシステムおよび方法に関し、更に特定すれば、集積回路設計レイアウトのために光学近接効果補正を行うシステムおよび方法に関する。   The present invention relates generally to systems and methods for designing integrated circuits for fabrication by a semiconductor manufacturing process, or transferring between technology nodes of an integrated circuit design, and more particularly, for integrated circuit design layout. The present invention relates to a system and method for performing optical proximity effect correction.

本願は、METHOD FOR CREATING AND APPLYING VARIABLE BIAS RULES IN RULE-BASED OPTICAL PROXIMITY CORRECTION FOR REDUCED COMPLEXITY(複雑度を低減するためのルールベース光学近接効果補正において可変バイアス・ルールを作成および適用するための方法)と題し、2004年10月15日に出願した米国仮特許出願第60/619,160号に関係する。   This application is a method for creating and applying variable bias rules in METHOD FOR CREATING AND APPLYING VARIABLE BIAS RULES IN RULE-BASED OPTICAL PROXIMITY CORRECTION FOR REDUCED COMPLEXITY. And relates to US Provisional Patent Application No. 60 / 619,160, filed October 15, 2004.

半導体製造業界は、半導体の設計および製作プロセスを発展させ、製造する設計の外形を増々小型化して生産するためのプロセスを開発し続けている。半導体デバイスは、構成するジオメトリが小さい程、大きなジオメトリを有するデバイスよりも消費電力が少なく、発生する熱が少なく高速で動作する。更に、ジオメトリが小さい程、多くの回路エレメントをシリコン・チップに内蔵することができ、したがって集積回路(IC)を複雑化することができ、単一のシリコン・ウェハ上に生産することができる同一ダイのコピー数を増加させることができる。現在、単一の半導体チップは10億パターン以上を内蔵するものもある。その結果、数百の処理ステップが関与する場合もあるため、ICの設計および半導体製作プロセスは、過度に複雑となっている。設計またはプロセス・ステップのいずれにおいける間違いや小さな誤差の発生も再設計を必要とし、さもなければ最終半導体生産物における歩留まり低下の原因となり得る。歩留まりとは、プロセスによって生産される機能デバイスの数の不良デバイスがないと仮定した場合に生産することができる理論的なデバイス数に対する比較と定義することができる。   The semiconductor manufacturing industry has continued to develop semiconductor design and fabrication processes, and to develop processes for producing smaller and more compact designs. Semiconductor devices operate at higher speed with less power consumption and less heat generation than devices with larger geometries. Furthermore, the smaller the geometry, the more circuit elements can be built into the silicon chip, thus making the integrated circuit (IC) more complex and the same that can be produced on a single silicon wafer. The number of die copies can be increased. Currently, some single semiconductor chips contain over one billion patterns. As a result, IC design and semiconductor fabrication processes are overly complex because hundreds of processing steps may be involved. The occurrence of errors or small errors in either the design or process steps will require redesign, otherwise it can cause yield loss in the final semiconductor product. Yield can be defined as a comparison to the theoretical number of devices that can be produced assuming that there are no defective devices in the number of functional devices produced by the process.

市場までの時間および歩留まりを改善することは、半導体製造業界においては死活問題であり、半導体業界に対して直接的な経済的な影響がある。即ち、市場までの時間の短縮、および歩留まりの向上は、早期に入手できること、および製造業者が販売できるデバイスが増加することと解釈することができる。   Improving time to market and yield is a vital issue in the semiconductor manufacturing industry and has a direct economic impact on the semiconductor industry. That is, shortening time to market and improving yield can be interpreted as being available early and increasing the number of devices that manufacturers can sell.

IC設計レイアウトは、ポリゴンの形態とした多数のジオメトリから成る。ポリゴンは、寸法のような所要の幾何学的特性によって通例特徴付けられるポリゴン全体またはその一部から成る異なるフィーチャ(feature)を構築するために用いられる。各フィーチャは、フィーチャの1つ以上のエッジを表す1つ以上の形状を構成する。互いに隣接するフィーチャの組み合わせにより、トポロジ構成を形成する。これは、パターンまたは構造と呼ばれることが多い。したがって、ICレイアウトは、多数の繰り返しパターンを構成すると見なすこともでき、このようなパターンは、いずれの数であっても、ICレイアウトの一部を構成する。ICレイアウトのこれらのパターンは、主にリソグラフィと呼ばれるプロセスによってシリコン・ウェアはに転写する。フォトリソグラフィと呼ばれている、最も一般的に用いられているリソグラフィ・プロセスでは、1つのICレイアウトにおける構造を表す透明および不透明領域を有するマスクまたはレティクル(reticle)を、光源によって照明する。次いで、マスクから出射する光をウェハ上に被着したフォトレジスト層上に合焦させる。次いで、除去したレジストの部分およびエッチングしたウェハの部分を有するようにウェハを現像し、所望の幾何学的パターンを形成する。通例、フィーチャの寸法が大きなICの設計では、設計上のパターンは精度高くマスクに転写され、次いでリソグラフィ・プロセスによってウェハに精度高く転写され、一般にWYSIWYG("What you see is what you get")と呼ばれている現象に到達する。   The IC design layout consists of a number of geometries in the form of polygons. Polygons are used to build different features consisting of the whole polygon or a part of it that is typically characterized by the required geometric properties such as dimensions. Each feature constitutes one or more shapes that represent one or more edges of the feature. A topology configuration is formed by a combination of adjacent features. This is often referred to as a pattern or structure. Therefore, the IC layout can be regarded as constituting a large number of repeated patterns, and any number of such patterns constitutes a part of the IC layout. These patterns of the IC layout are transferred to the silicon ware mainly by a process called lithography. In the most commonly used lithography process, referred to as photolithography, a mask or reticle having transparent and opaque areas representing structures in one IC layout is illuminated by a light source. Next, the light emitted from the mask is focused on the photoresist layer deposited on the wafer. The wafer is then developed to have the removed resist portions and etched wafer portions to form the desired geometric pattern. Typically, in IC designs with large feature dimensions, the design pattern is transferred to the mask with high accuracy and then transferred to the wafer with a lithography process, commonly referred to as WYSIWYG ("What you see is what you get"). Reach the phenomenon called.

フィーチャのサイズの絶え間ない縮小、パターンの高密度化、およびIC製造機器の発達において生ずる困難さにより、最新のIC設計の製造には、フィーチャの寸法が光源の波長以下となる、波長近傍および波長未満領域において大きな傷害、ならびに付随する歩留まりの問題に直面している。波長近傍および波長未満領域において、撮像の回折が制限されることが、以前からのWYSIWYGの枠組みが消失する原因となった。波長近傍および波長未満のリソグラフィの出現により、リソグラフィ・プロセスを通じてウェハに投射されるパターンが激しく歪むようになっている。図1(a)に示すように、典型的な歪みは、ライン・エッジ形状には希ではないライン・エッジの変位、角の形状が呈する角の丸み、およびライン終端形状に生ずるライン終端短縮を含む。   Due to the ever-decreasing size of features, higher pattern density, and difficulties arising in the development of IC manufacturing equipment, the manufacture of modern IC designs has feature dimensions near and at wavelengths that are below the wavelength of the light source. Faced with major injuries in the area below, as well as associated yield problems. The fact that imaging diffraction is limited in the vicinity of the wavelength and in the sub-wavelength region has caused the disappearance of the previous WYSIWYG framework. With the advent of near-wavelength and sub-wavelength lithography, patterns projected onto the wafer through the lithographic process have become severely distorted. As shown in FIG. 1 (a), typical distortions are line edge displacements that are not rare in line edge shapes, rounded corners exhibited by corner shapes, and line end shortening that occurs in line end shapes. Including.

波長近傍および波長未満領域における設計の製造可能性との間のギャップが広がりつつあることに鑑み、光学近接効果補正(OPC)のような光学分解能向上技法(RET)の使用が、0.18μm以下のフィーチャ・サイズを生産するために、設計および生産方式の多くにおいて普及している。通例、例えば、GDSIIの形態の設計テープ・アウト(design tape-out)がRET実施(RET implementation)、例えば、OPCデータ変換に入力され、入力されたGDSII設計テープ・アウトを基準として用いて、新たなGDSIIデータを発生する。   In view of the growing gap between near-wavelength and sub-wavelength design manufacturability, the use of optical resolution enhancement techniques (RET) such as optical proximity correction (OPC) is less than 0.18 μm It is popular in many designs and production methods to produce a feature size of. Typically, for example, a design tape-out in the form of GDSII is input to a RET implementation (RET implementation), eg, OPC data conversion, and a new GDSII design tape out is used as a reference GDSII data is generated.

OPCは、設計テープ・アウトからの物理的レイアウトを修正して、光回折、レジスト現像、エッチング、およびリソグラフィ・プロセスの間に発生するその他の望ましくない影響によって生ずるパターンの歪みを補正するプロセスである。OPCには2種類の手法が知られている。1つは、ルールベースOPCであり、この場合、予め補正ルールを決定しておき、考慮する形状、例えば、幅および間隔を有するフィーチャに関連する何らかの単純な尺度に応じて、どのようにして異なる幾何学的形状を修正すればよいか指定する。ルールベースOPCには主に3つの種類がある。1つめの種類は、ハンマヘッド(hammerhead)であり、図1(d)に示すように、ライン端形状に適用され、ライン端短縮を補正する。別の種類にセリフ(serif)があり、図1(e)に示すように、角に適用し、角の丸みを補正する。最後の種類はエッジ・バイアス(edge bias)であり、図1(f)に示すように、ライン・エッジ変位を補正する。更に複雑な補正は個々のエッジ・バイアスの集合体によって表されるので、バイアス補正はより包括的な補正形態である。例えば、セリフまたはハンマヘッド補正は、個々のバイアスを2つ以上の連続するエッジ・セグメントに適用することと見なすことができ、セリフの場合には、図1(g)に示すように、コーナを塗りつぶす。1つのポリゴンが多数の形状を内包する可能性があり、図1(b)に示す例において実証するように、3つの種類の補正全てが必要となる可能性がある。ルールベースOPCは、通常ジオメトリに基づき、単純で高速である。しかしながら、ルールベースOPCは非常に正確という訳ではなく、したがって、0.25μm以上の技術ノード、または精度要件が緩い、比較的大きなジオメトリのみを内包する金属または層のような、更に高度な技術ノード(0.18μ以下)の重要でない層上でしか用いられない。更に、補正ルールの生成は体系的でなく、経験が必要となる場合が多く、ジオメトリの複雑度が高くなるに連れて、ルールの数が増加し、そして恐らくはルールの複雑度も高くなり、これらを維持するのが困難となる。   OPC is a process that modifies the physical layout from the design tape out to correct pattern distortions caused by light diffraction, resist development, etching, and other undesirable effects that occur during the lithography process. . Two types of methods are known for OPC. One is rule-based OPC, where the correction rules are determined in advance and how they vary depending on the shape to be considered, eg some simple measure related to features with width and spacing Specifies whether to correct the geometric shape. There are three main types of rule-based OPC. The first type is a hammerhead, which is applied to the line end shape, as shown in FIG. Another type is serif, which is applied to corners to correct corner rounding, as shown in FIG. The last type is edge bias, which corrects line edge displacement as shown in FIG. Bias correction is a more comprehensive form of correction since more complex corrections are represented by a collection of individual edge biases. For example, serif or hammerhead correction can be viewed as applying individual biases to two or more consecutive edge segments, and in the case of serifs, as shown in FIG. Fill. One polygon may contain many shapes, and as demonstrated in the example shown in FIG. 1 (b), all three types of corrections may be required. Rule-based OPC is usually simple and fast based on geometry. However, rule-based OPC is not very accurate, and therefore more advanced technology nodes such as technology nodes greater than 0.25 μm, or metals or layers with loose accuracy requirements and containing only relatively large geometries. Only used on insignificant layers (less than 0.18μ). Furthermore, the generation of correction rules is not systematic and often requires experience, and as the complexity of the geometry increases, the number of rules increases, and perhaps the complexity of the rules also increases. Is difficult to maintain.

他のOPC手法に、モデルベースOPCがある。モデルベースOPCでは、光学部品の影響および全体的なレイアウトをシリコン・パターン転写プロセスに取り込むリソグラフィ・モデルを用いて、レイアウト・パターンをシミュレートし、ウェハ上における対応するパターンを予測し、これに基づいて、各ジオメトリ形状に対して必要な補正を計算し適用する。リソグラフィ・モデルは、a)光学モデル、およびb)化学薬品、エッチング、およびその他の要因を含むその他のプロセスの影響から成る。光学モデルは、通例、近接範囲と呼ばれる有限範囲内において動作する。光学画像を、一般に評価点と呼ばれる位置についてシミュレートする場合、評価点を中心とする近接範囲の半径以内にあるレイアウト・ジオメトリのみを考慮し、この範囲の外側にあるジオメトリを無視する。較正したリソグラフィ・モデルは、光学モデルおよびその他のプロセスの影響を組み込む。較正したモデルを得るために、検査マスクを照明し、ウェハ画像を形成し、測定を行い、次いでデータをはめ込む。リソグラフィ・モデルは、物理的レイアウトとは独立している。   Another OPC technique is model-based OPC. Model-based OPC uses a lithography model that incorporates the effects of the optical components and the overall layout into the silicon pattern transfer process to simulate and predict the corresponding pattern on the wafer. And calculate and apply the necessary corrections for each geometry shape. The lithography model consists of a) the optical model, and b) the effects of other processes including chemicals, etching, and other factors. Optical models typically operate within a finite range called the proximity range. When simulating an optical image for a position commonly referred to as an evaluation point, only layout geometries that are within the radius of a proximity range centered on the evaluation point are considered, and geometry outside this range is ignored. The calibrated lithography model incorporates the effects of the optical model and other processes. To obtain a calibrated model, the inspection mask is illuminated, a wafer image is formed, measurements are taken, and then the data is fitted. The lithography model is independent of the physical layout.

モデルベースOPCプロセスは、通例、ディセクション(dissection)と呼ばれる工程を伴い、この工程では、ポリゴンをエッジ・セグメントに分解し、これらを個別に移動させて、各セグメントを補正することができる。セグメント上において評価点を指定し、そこでモデルを評価して、図1(c)に示すように、エッジ変位のような、ある主のウェハ特性を計算する。シミュレートしたエッジ変位を最小化するように、必要なエッジの移動を現場で計算する。モデルおよび補正アルゴリズムの使用のために、補正は先験的に補正ルールを必要とせず、通常ルールベース手法によって補正したものよりは精度が高い。他方、補正の粒度が高いため、モデルベース手法によって得られた補正レイアウトは、通例、ルールベース手法によるものよりも複雑である。したがって、一般には、0.18μm以下の設計の重要な層に、完全にモデルベースOPCが用いられる。   Model-based OPC processes typically involve a step called dissection, where polygons can be broken down into edge segments and these can be moved individually to correct each segment. An evaluation point is specified on the segment, and the model is evaluated there to calculate certain main wafer characteristics, such as edge displacement, as shown in FIG. Calculate the required edge movement in the field to minimize the simulated edge displacement. Because of the use of models and correction algorithms, correction does not require correction rules a priori and is usually more accurate than those corrected by the rule-based approach. On the other hand, due to the high granularity of correction, the correction layout obtained by the model-based method is typically more complex than that by the rule-based method. Therefore, in general, model-based OPC is used entirely for critical layers of designs of 0.18 μm or less.

OPC工程に続いて、データにはマスク・データ準備(MDP)ステップが実行され、データを分断し、その結果を用いてマスクを書く。今日では、マスク製造には2つの主要な書き込み手法が用いられている。第1の手法は、「ラスタ・スキャン」と呼ばれており、マスク全体にわたって電子または光ビームを走査し、マスクを露光するときにオンにする。第2の手法は、「ベクトル・スキャン」と呼ばれており、マスクを露出すべきマスク上のデータを表す所要の座標において、有形ビームを露光する。有形ビーム露光ツールでは、通常、データはある1組の角度のみを含めばよい。通例、露光ツールによって生成することができる形状の制約のために、これらの角度は45度、90度、および135度の角度である。この書き込み手法では、MDP工程は、複雑な形状のポリゴンを取り込み、これらを更に小さいプリミティブ、通例、台形に分割することを伴う分断(fracturing)であり、プリミティブをマスク・ライタによって書き込むことができる。図2は、ポリゴンを矩形の組み合わせに破壊する例を示す。ICレイアウトのための破壊後におけるプリミティブの数を「ショット・カウント」または「フィギャー・カウント」と呼ぶ。有形ビーム露光ツールでは、全マスク書き込み時間の大部分は、ショット・カウントに直接比例する。マスク書き込み時間が長い程、長いターンアラウンド時間、露光ツールの長い使用および磨耗、したがって高いマスク・コストを意味する。その結果、マスク・コストの観点からは、ショット・カウントが少ない程良い。他方では、OPCは、通例、レイアウト・ジオメトリを一層複雑化するので、劇的なショット・カウントの増加を招く。図2において、例えば、元のポリゴン1100は6つの頂点を有し、これを2つの矩形1101および1102に分断することができる。OPCの後、得られるポリゴン1200は、28個の頂点を有し、これを12個の矩形1201ないし1212に分断するので、6倍に増加する。更に、2つのスライバ(sliver)も作成する。これら小さなスライバのために、マスクを露光するときに露光量が不正確となり、このために寸法の精度が低下する結果となる。精度を著しく悪化させることなく、OPCを簡素化して適用することができれば、ショット・カウントを減らすことができ、スライバを除去することができる。再度図2を参照すると、小さな補正ジョグ1001、1002、および1003を除去することができるようにOPCを簡素化することができれば、得られるOPC出力1300は、22箇所の頂点を含み、9個の矩形に分断され、スライバを生成することなく、ショット・カウントが25%減少する。   Following the OPC process, a mask data preparation (MDP) step is performed on the data to break up the data and write the mask using the results. Today, two main writing techniques are used in mask manufacturing. The first technique, called “raster scanning”, scans the entire mask with an electron or light beam and turns it on when the mask is exposed. The second approach, called “vector scan”, exposes the tangible beam at the required coordinates representing the data on the mask where the mask is to be exposed. For a tangible beam exposure tool, the data typically only needs to include a certain set of angles. Typically, these angles are 45 degrees, 90 degrees, and 135 degrees due to shape constraints that can be generated by the exposure tool. In this writing technique, the MDP process is a fracturing that involves taking polygons of complex shapes and breaking them into smaller primitives, typically trapezoids, which can be written by a mask writer. FIG. 2 shows an example of breaking a polygon into a combination of rectangles. The number of primitives after destruction for IC layout is called “shot count” or “figure count”. In a tangible beam exposure tool, the majority of the total mask writing time is directly proportional to the shot count. Longer mask writing times mean longer turnaround times, longer exposure tool wear and wear, and therefore higher mask costs. As a result, the smaller the shot count, the better from the viewpoint of mask cost. On the other hand, OPC typically increases the complexity of the layout geometry, resulting in a dramatic increase in shot count. In FIG. 2, for example, the original polygon 1100 has six vertices, which can be divided into two rectangles 1101 and 1102. After OPC, the resulting polygon 1200 has 28 vertices and is divided into 12 rectangles 1201 to 1212, so it increases 6 times. In addition, two slivers are created. These small slivers result in inaccurate exposure when exposing the mask, which results in reduced dimensional accuracy. If OPC can be simplified and applied without significantly degrading accuracy, the shot count can be reduced and the sliver can be removed. Referring again to FIG. 2, if the OPC can be simplified so that small correction jogs 1001, 1002, and 1003 can be removed, the resulting OPC output 1300 includes 22 vertices and 9 Dividing into rectangles, the shot count is reduced by 25% without generating a sliver.

ルールベースOPCの方がモデルベースOPCよりも関心をそそる理由の一部に、ルールベースOPCの方がモデルベースOPCよりも、作成されるポリゴンの複雑度が低く、このためショット・カウントが少なく、結果的にマスク・コストが低くなることがあげられる。しかしながら、ルールベースOPCであっても、環境構成(environmental configuration)によっては、得られるOPC出力が相変わらず分断し難い場合もあり得る。図2は、3つの隣接フィーチャ1410、1411、および1412を有するポリゴン1400を示す。幅−空間式を用いる典型的なルールベースOPCは、以下のOPCフィーチャを作成する。ハンマヘッド1401、外側セリフ1402、1403、および1404、内側セリフ1405、ならびにバイアス1406、1407、1408、および1409。バイアス1406および1407が異なるのは、ジオメトリ1410によって生ずる間隔の変化のためであり、一方バイアス1408および1409が異なるのは、ジオメトリ1411によって生ずる間隔の変化のためである。更に、ジオメトリ1412の存在により、セリフ1404がセリフ1402および1403が異なってしまう。このOPCの結果、図2に示すように、分断により矩形1501〜1511が生ずる。スライバ1503は、1406から1407へのバイアス・ジャンプと1408から1409へのバイアス・ジャンプとの間の不整合の結果生ずる。   Part of the reason why rule-based OPC is more intriguing than model-based OPC is that rule-based OPC has a lower complexity of polygons created than model-based OPC, and therefore has a lower shot count, As a result, the mask cost is lowered. However, even with the rule-based OPC, the obtained OPC output may still be difficult to be divided depending on the environmental configuration. FIG. 2 shows a polygon 1400 having three adjacent features 1410, 1411, and 1412. A typical rule-based OPC using a width-space formula creates the following OPC features: Hammer head 1401, outer serifs 1402, 1403 and 1404, inner serif 1405, and biases 1406, 1407, 1408 and 1409. Bias 1406 and 1407 are different because of the change in spacing caused by geometry 1410, while biases 1408 and 1409 are different because of the change in spacing caused by geometry 1411. Further, due to the presence of the geometry 1412, the serif 1404 differs from the serifs 1402 and 1403. As a result of this OPC, as shown in FIG. 2, rectangles 1501 to 1511 are generated by the division. Sliver 1503 results from a mismatch between the 1406 to 1407 bias jump and the 1408 to 1409 bias jump.

このようにルールベースOPCでは分断が難しいのは、最も精度が高い結果を得ようとする補正ルールにしたがって「最良の」補正またはバイアス量を厳格に適用するためであり、近隣環境の変化がある場合には、補正ジョグを導入することが不可避となる。OPC出力を更に簡素化する現行の技法では、スムージング工程を伴い、非平滑補正は、図3(a)に示すように、ある許容誤差バンド内の多数の補正ジョグから成り、図3(b)に示すように、ジョグがなくなるように平坦化する。この技法は、補正の精度を制御する方法を提供するのではないので、その場限りである。実際、このようなOPC出力の変更の後、補正精度が著しい影響を受ける可能性がある。補正ルールを指定し、分断し易いルールベースOPCにこれらのルールを適用し、精度を著しく悪化させることなくOPC出力を簡素化して生成する方法が求められている。   In this way, the division based on the rule-based OPC is difficult because the “best” correction or bias amount is strictly applied according to the correction rule for obtaining the most accurate result, and there is a change in the surrounding environment. In some cases, it is inevitable to introduce a correction jog. Current techniques for further simplifying the OPC output involve a smoothing step and the non-smooth correction consists of a number of correction jogs within a certain tolerance band, as shown in FIG. 3 (a). As shown in Fig. 4, the surface is flattened so that jogs are eliminated. This technique is ad hoc because it does not provide a way to control the accuracy of the correction. Indeed, after such a change in OPC output, the correction accuracy can be significantly affected. There is a need for a method that simplifies and generates an OPC output without specifying a correction rule and applying these rules to a rule-based OPC that can be easily divided without significantly deteriorating accuracy.

本発明はこれを目的とする。本発明の種々の実施形態は、従来のIC設計方法およびシステムに対して数多くの利点を提供する。   The present invention aims at this. Various embodiments of the present invention provide numerous advantages over conventional IC design methods and systems.

本発明による光学近接効果補正(OPC)に基づくIC設計システムおよび方法の一実施形態は、従来の設計システムおよび技法に対して、多数の利点を提供するので、本発明によるOPCを行うIC設計システムおよび方法は、半導体製造業者にとって一層有用となる。本発明の種々の実施形態によれば、可変バイアス・ルールを導入し、例えば、容認可能な結果が得られるある種の格子上においてバイアスが必要な場合に、変化するバイアス範囲または離散バイアス値の集合に関してルールを指定する。このルールの分類により、ルールベースOPCツールが、OPCの複雑度を最小に抑える適正な有効ルールをインテリジェントに選択することができるように、実際の適用において自由度を高める。   An embodiment of an IC design system and method based on optical proximity correction (OPC) according to the present invention provides numerous advantages over conventional design systems and techniques, so that an IC design system for performing OPC according to the present invention. And the method will be more useful to semiconductor manufacturers. In accordance with various embodiments of the present invention, variable bias rules are introduced, such as varying bias ranges or discrete bias values when bias is required on certain types of grids that yield acceptable results. Specify rules for the set. This classification of rules increases the degree of freedom in actual application so that the rule-based OPC tool can intelligently select the appropriate effective rules that minimize the OPC complexity.

したがって、本発明の一実施形態は、OPCの複雑度を低下させるために、ルールベースOPCにおいて可変バイアス・ルールを作成し適用するIC設計システムおよび方法を提供する。本発明によれば、ルールベースOPCを適用するシステムを提供し、各ルールは、従属変数の範囲、および対応するバイアス値の範囲によって記述され、この範囲は、全ての有効バイアス値の集合であり、各々、補正したフィーチャが、予め指定されている許容の範囲内となるようにする。加えて、ルールベースOPCを適用する方法を提供し、各ルールは、従属変数の範囲、および対応するバイアス値の範囲によって記述され、各々、補正したフィーチャが、要求性能目的を満たすようにし、形成される追加のジョグの数を最小に抑えるように、バイアス値を値の範囲または集合内から選択することが好ましい。   Accordingly, one embodiment of the present invention provides an IC design system and method for creating and applying variable bias rules in rule-based OPC to reduce OPC complexity. According to the present invention, a system for applying rule-based OPC is provided, where each rule is described by a range of dependent variables and a corresponding range of bias values, which is a set of all effective bias values. .., So that the corrected features are within the allowable range specified in advance. In addition, a method of applying rule-based OPC is provided, where each rule is described by a range of dependent variables and a corresponding range of bias values, each of which is corrected so that the corrected features meet the required performance objectives. Preferably, the bias value is selected from a range or set of values so as to minimize the number of additional jogs that are played.

本発明の前述のそしてその他の目的、形態、および利点は、添付図面を参照しながら進める、以下の種々の実施形態の詳細な説明から一層容易に明らかとなろう。   The foregoing and other objects, aspects and advantages of the invention will become more readily apparent from the following detailed description of various embodiments, which proceeds with reference to the accompanying figures.

本発明の理解を促進するために、図面の添付図と関連付けながら、本発明の種々の実施形態について説明する。図においては、同様の参照番号は同様の要素を示すものとする。
本発明は、特に、IC設計レイアウトを補正するために、ルールベース光学近接効果補正(OPC)を用いてIC設計を生成するための、コンピュータ上に実装するソフトウェアに基づくIC設計システムに適用可能であり、本発明の種々の実施形態について説明するのはこの文脈においてである。しかしながら、本発明の種々の実施形態による、複雑度を低減するためのルールベースOPCを提供するIC設計システムおよび方法は、ハードウェアでも実施可能であり、ここに記載しない他のモジュールまたは機能性も組み込むことができるので、それ以上の有用性があることは認められよう。
To facilitate an understanding of the present invention, various embodiments of the present invention will be described in connection with the accompanying drawings of the drawings. In the figures, like reference numerals indicate like elements.
The invention is particularly applicable to software-based IC design systems implemented on computers for generating IC designs using rule-based optical proximity effect correction (OPC) to correct IC design layouts. It is in this context that various embodiments of the present invention are described. However, the IC design system and method for providing rule-based OPC to reduce complexity according to various embodiments of the present invention can be implemented in hardware as well as other modules or functionality not described herein. It will be appreciated that it can be incorporated, so it has more utility.

図4は、本発明の一実施形態による複雑度を低減するためのルールベースOPCを提供するIC設計システム10をパーソナル・コンピュータ12上に実装した場合の一例を示すブロック図である。即ち、パーソナル・コンピュータ12は、陰極線管(CRT)、液晶ディスプレイ等とすることができるディスプレイ・ユニット14、処理ユニット16、およびパーソナル・コンピュータが実行するソフトウェア・アプリケーションとユーザが双方向処理を行うことを可能にする1つ以上の入出力デバイス18を備えている。図示の例では、入出力デバイス18は、キーボード20およびマウス22を含むことができるが、他の周辺デバイス、例えば、プリンタ、スキャナ等も含むことができる。処理ユニット16は、更に、中央演算装置(CPU)24、ハード・ディスク、テープ・ドライブ、光ディスク・システム、リムーバブル・ディスク・システムなどのような永続的記憶装置26、およびメモリ28も含むことができる。CPU24は、永続的記憶装置26およびメモリ28を制御することができる。通例、ソフトウェア・アプリケーションを永続的記憶装置26内に永続的に格納することができ、次いでこのソフトウェア・アプリケーションをCPU24によって実行するときに、メモリ28内にロードすることができる。図示の例では、メモリ28は、ルールベースOPCを行うIC設計ツール30を収容することができる。IC設計ツール30は、CPU24が実行する1つ以上のソフトウェア・モジュールとして実施することができる。   FIG. 4 is a block diagram showing an example in which an IC design system 10 that provides a rule-based OPC for reducing complexity according to an embodiment of the present invention is mounted on a personal computer 12. That is, the personal computer 12 has a display unit 14, which can be a cathode ray tube (CRT), a liquid crystal display or the like, a processing unit 16, and a software application executed by the personal computer and a user performing bidirectional processing. One or more input / output devices 18 are provided. In the illustrated example, the input / output device 18 can include a keyboard 20 and a mouse 22, but can also include other peripheral devices such as a printer, a scanner, and the like. The processing unit 16 may further include a central processing unit (CPU) 24, a permanent storage device 26 such as a hard disk, tape drive, optical disk system, removable disk system, and memory 28. . The CPU 24 can control the persistent storage device 26 and the memory 28. Typically, a software application can be stored persistently in persistent storage 26 and then loaded into memory 28 when the software application is executed by CPU 24. In the illustrated example, the memory 28 can accommodate an IC design tool 30 that performs rule-based OPC. IC design tool 30 may be implemented as one or more software modules executed by CPU 24.

本発明によれば、複雑度を低減するためのルールベースOPCを提供するIC設計システム10は、ハードウェアを用いて実施することもでき、クライアント/サーバ・システム、ウェブ・サーバ、メインフレーム・コンピュータ、ワークステーション等のような異なる種類のコンピュータ・システム上で実施することもできる。これより、フトウェアとしたIC設計システム10の実現例について、更に詳細に説明する。   According to the present invention, the IC design system 10 that provides rule-based OPC for reducing complexity can also be implemented using hardware, such as a client / server system, a web server, a mainframe computer. It can also be implemented on different types of computer systems such as workstations. An implementation example of the IC design system 10 as software will now be described in more detail.

本発明の一実施形態は、IC設計テープ・アウトのためにハイブリッドOPCを行う。例えば、IC設計テープ・アウトは、GDSまたはOASISファイル、あるいはその他のフォーマットを有するファイルとすることができる。   One embodiment of the present invention performs hybrid OPC for IC design tape out. For example, an IC design tape out can be a GDS or OASIS file, or a file having other formats.

本発明の種々の実施形態は、決定論的な補正またはバイアス値に関してではなく、実際のルールベースOPCプロセッサが選択することができる有効な補正またはバイアス値の集合に関して、補正ルールを指定する方法を提供する。本発明の一実施形態では、ルールベースOPCプロセッサは、使用可能な値の集合から補正またはバイアス値を選択し、OPC出力の複雑度を最小に抑えるように補正を適用する。即ち、ルールベースOPCプロセッサは、OPC出力における頂点数を極力少なくするように補正を適用する。   Various embodiments of the present invention provide a method for specifying correction rules in terms of a set of valid corrections or bias values that can be selected by an actual rule-based OPC processor, rather than in terms of deterministic corrections or bias values. provide. In one embodiment of the present invention, the rule-based OPC processor selects a correction or bias value from the set of available values and applies the correction to minimize the complexity of the OPC output. That is, the rule-based OPC processor applies correction so as to minimize the number of vertices in the OPC output.

補正ルールは、数学的には、R=F(C,C,...)と表すことができ、ここで、C,C,...は「条件」である。可能な条件は、パターン形状(ライン端または逆ライン端、内側または外側角、ジョグ等)、パターン寸法(幅、間隔、高さ等)、回路特性(ゲート、エンドキャップ、コンタクト・エンクロージャ等)、および前述のいずれでも、そして全てを組み合わせた一層複雑な特徴化である。ルールR自体は、ある量(バイアス)だけエッジを外側に向けて移動させる、あるサイズのセリフ(セリフは2つのバイアス値を収容する)を追加する、あるサイズのハンマヘッド(ハンマヘッドは3つのバイアス値を収容する)を追加する、あるいはこれらの行為の1つ以上を組み合わせた一層複雑な行為(例えば、ポリ・ライン(poly line)のバイアスを上げ、同量だけ拡散のバイアスを下げる)というような、パターンに対して行われる行為を指令する。完全なルール集合は、異なる定式化(異なるcの指定、fの異なる形式、および異なるR)を有する複雑なルールを含む場合もある。完全なルール集合は、表形式で容易に表すことができ、cは「キー」の列であり、Rは値の列である(データベースにおけると同様)。 The correction rule can be expressed mathematically as R = F (C 1 , C 2 ,...), Where C 1 , C 2 ,. . . Is a “condition”. Possible conditions are: pattern shape (line or reverse line end, inner or outer corner, jog, etc.), pattern dimensions (width, spacing, height, etc.), circuit characteristics (gate, end cap, contact enclosure, etc.), And any of the foregoing, and a more complex characterization combining all. Rule R itself adds a certain size serif (the serif contains two bias values) that moves the edge outward by a certain amount (bias), a certain size hammer head (hammer 3 heads) A more complex act that combines one or more of these actions (for example, increasing the poly line bias and reducing the diffusion bias by the same amount) Command the action to be performed on the pattern. Complete rule set may also include complex rules with different formulation (designated different c i, different forms of f, and a different R). The complete rule set can be easily represented in tabular form, where c i is the “key” column and R is the value column (as in the database).

ルールベースOPCにおいて用いられるルールの更に緻密で一般に用いられる形式では、補正ルールの形式が多変数の関数として表すことができ、すなわち(b,b,...,c,c,...)=f(g,g,...,d,d,...)であり、gは、ライン・エッジ、ライン端、角、ゲート、コンタクト・エンクロージャ(contact enclosure)、あるいは多数の設計層にまがたる複素ブーリアンまたは幾何学的演算によって特定される形状というような、形状の種類であり、dは、幅、間隔、高さ、エンクロージャ・マージン、あるいは複素式によって測定した多数の寸法の関数である。ルールの出力は、パターン形状に適用される補正を与える1つ以上のバイアス補正量bと、バイアスを適用する形状の部分を正確に特定する補助パラメータcとから成る。通例、形状を予め選択しておき(例えば、エッジまたはエッジの一部)、その形状をそれ以上分解させず、ルール関数が(b,b,...)=f(g,g,...,d,d,...)に簡略化するようにしている。形状が単一のエッジ・セグメントから成る場合、ルール関数はb=f(g,g,...d,d,...)に簡略化する。ここで、bはエッジ・セグメントに適用されるバイアスである。これは、従来技術の章で説明したように、それ以外のもっと複雑な形状を単一のエッジ・セグメントの集合体に分解することができるので、包括的表現である。テーブル・フォーマットで表すと、各ルールは、g,g,...,d,d,...から成る「キー」の列を収容し、「値」の列はbを含む。言い換えると、各ルールは、従属変数の値とバイアス値との間のマッピングとなる。間隔が狭い程、ルールは正確になるが、ルール・テーブルは大きくなる。このようなルール・テーブルの一例は、以下のようになる。 In the more precise and commonly used form of rules used in rule-based OPC, the form of the correction rule can be expressed as a multivariable function, ie (b 1 , b 2 ,..., C 1 , c 2 , ) = F (g 1 , g 2 ,..., D 1 , d 2 ,...), And g i is the line edge, line end, corner, gate, contact enclosure (contact enclosure), or such as that a large number of design layer Maga upcoming complex boolean or shape specified by the geometrical calculation, a variety of shapes, d i is the width, spacing, height, enclosure margin or, It is a function of a number of dimensions measured by a complex formula. The output of the rule is composed of one or more bias correction amounts b i that give correction applied to the pattern shape, and auxiliary parameters c i that accurately specify the portion of the shape to which the bias is applied. Typically, the shape is pre-selected (eg, an edge or part of an edge) and the rule function is (b 1 , b 2 ,...) = F (g 1 , g 2 ,..., D 1 , d 2 ,. If the shape consists of a single edge segment, the rule function simplifies to b = f (g 1 , g 2 ,... D 1 , d 2 ,...). Where b is the bias applied to the edge segment. This is a comprehensive representation as other more complex shapes can be decomposed into a collection of single edge segments as described in the prior art section. Expressed in a table format, each rule is g 1 , g 2 ,. . . , D 1 , d 2 ,. . . Contains a "key" column, and the "value" column contains b. In other words, each rule is a mapping between the value of the dependent variable and the bias value. The smaller the interval, the more accurate the rule, but the larger the rule table. An example of such a rule table is as follows.

Figure 2007102207
Figure 2007102207

ICレイアウトに適用すべき完全なルールは、多数のルール集合から成り、ルール集合毎に異なる条件が指定される。例えば、ポリ層を補正するためのルールは、3つのルール集合から成ることができ、1つはトランジスタ・ゲートに適用し(適用可能なポリ・パターンを特定する条件)、別の1つは、拡散から少なくともある距離だけ離れているポリ・ライン(適用可能なポリ・パターンを特定する別の条件)、およびポリ・パターンの残り(適用可能なポリ・パターンを特定する第3の条件)に適用する。次いで、これらの条件を用いて異なるパターンを特定し、これらのパターンにルールベースOPCを適用するときに、対応するルール集合を用いる。   A complete rule to be applied to the IC layout is composed of a large number of rule sets, and different conditions are designated for each rule set. For example, a rule for correcting a poly layer can consist of three rule sets, one applied to the transistor gate (a condition that identifies the applicable poly pattern) and another one is: Applies to poly lines that are at least some distance away from diffusion (another condition that identifies applicable poly patterns), and the rest of the poly pattern (a third condition that identifies applicable poly patterns) To do. These conditions are then used to identify different patterns and use the corresponding rule set when applying rule-based OPC to these patterns.

従来のルールベースOPC解法は、一致条件毎に1つの決定論敵作用に基づき、通例OPC出力の複雑度を考慮しない。例えば、補正がバイアス量であるルールでは、先の例において例証したように(前述のルール・テーブル)、補正ルールに付随する単一のバイアス値がある。テーブル・フォーマットの場合、各ルール・エントリは、単一の補正値を有する。このため、図5(a)に示すように、エッジに幅または空間の遷移が生ずると、補正出力にジョグを誘発する可能性がある。   Conventional rule-based OPC solutions are based on one deterministic enemy action for each matching condition and typically do not consider the complexity of the OPC output. For example, in a rule where the correction is a bias amount, there is a single bias value associated with the correction rule, as illustrated in the previous example (previous rule table). For the table format, each rule entry has a single correction value. For this reason, as shown in FIG. 5A, when a transition of width or space occurs at an edge, there is a possibility that a jog is induced in the correction output.

本発明によれば、少なくとも1つの補正ルールは、条件指定集合に対して、少なくとも2つであるが恐らくは更に多い補正作用によって特徴付けられる。更に汎用的な形式では、このような多値ルールは、({R})=f(C,C,...)によって表すことができ、{R}は可能な全ての補正の集合である。例えば、{R}={R,R,...}は、補正作用の集合が別個の補正作用R,R,....の集合体であることを意味する。別の例として、{R}=[bmin,bmax]であり、この場合、補正作用は、bminからbmaxまでの任意の値を有することができるバイアス量である。実際の補正の間、予め設定した目的、通例、マスクの複雑度低下を達成するために、1つの作用を選択する。 According to the present invention, at least one correction rule is characterized by at least two, but possibly more, correction actions on the condition-specified set. In a more general form, such a multivalued rule can be represented by ({R}) = f (C 1 , C 2 ,...), Where {R} is the set of all possible corrections. It is. For example, {R} = {R 1 , R 2 ,. . . } Is a set of corrective actions R 1 , R 2 ,. . . . Means an aggregate of As another example, {R} = [bmin, bmax], where the corrective action is a bias amount that can have any value from bmin to bmax. During the actual correction, one action is selected in order to achieve a preset purpose, typically a reduction in mask complexity.

ルールの決定は、シミュレーションに基づくか、または手作業とすることもできる。シミュレーションに基づく手法は、バイアスを得るための自動化方法である。本願と同一日に出願され、MODEL-BASED PATTERN CHARACTERIZATION TO GENERATE RULES FOR RULE-MODEL-BASED HYBRID OPTICAL PROXIMITY CORRECTION(ルールモデルベース・ハイブリッド光学近接効果補正に対するルールを発生するためのモデルベースパターンの特徴化)と題する同時係属中の米国特許出願は、シミュレーションを用いてルールを生成する系統的な方法について記載している。その内容は、ここで引用したことにより、その全体が本願にも含まれるものとする。例えば、この手法は、指定した幅および間隔を有するパターンをシミュレートし、最も小さいエッジ配置誤差(EPE)が得られるバイアス値を設定する。1つがEPE許容誤差範囲を指定し、上記特許出願において説明されているように、オプションとして更に厳格化することができる場合、図6に示すように、オプションとして厳格化した許容誤差の範囲内にあるEPEを得ることができるバイアス値の範囲がある。この範囲を「可変バイアス範囲」と呼ぶ。原理上、この範囲内に入るいずれのバイアス値でも、ルールベースOPCプロセッサによって選択し適用することができる。実際には、この範囲をいくつかの別個の値(例えば、この範囲内にある全ての整数値)に制限する追加の制約(補正格子等)がある場合もある。この可変バイアス範囲内では、「最適」と見なされる1つの値がある。このような最適バイアスは、通常、EPE(最適バイアスは、図6に示すように、EPEの最小絶対値をもたらす)、画像傾斜、マスク誤差増大要因(MEEF)のようなメトリックに基づく。従来のルールベースOPCは、単一のバイアス値に基づき、通例、このような1つの最適バイアスである。本発明の実施形態は、可変バイアス範囲内のバイアス値、または多数のバイアス値の集合体からの選択を可能にする、可変バイアス・ルール・フォーマットを導入する。このルールベースOPCを選択する自由度の向上は、OPC結果の複雑度を最小に抑えるために適用することができる。   Rule determination can be based on simulation or manual. Simulation-based methods are automated methods for obtaining bias. Filed on the same day as this application, MODEL-BASED PATTERN CHARACTERIZATION TO GENERATE RULES FOR RULE-MODEL-BASED HYBRID OPTICAL PROXIMITY CORRECTION The co-pending US patent application entitled, describes a systematic method for generating rules using simulation. The entire contents thereof are included in the present application by quoting here. For example, this approach simulates a pattern with a specified width and spacing and sets a bias value that yields the smallest edge placement error (EPE). If one specifies an EPE tolerance range and can be further tightened as an option, as described in the above patent application, as shown in FIG. There is a range of bias values that can yield a certain EPE. This range is called “variable bias range”. In principle, any bias value falling within this range can be selected and applied by the rule-based OPC processor. In practice, there may be additional constraints (such as a correction grid) that limit this range to several distinct values (eg, all integer values within this range). Within this variable bias range, there is one value that is considered “optimal”. Such optimal bias is usually based on metrics such as EPE (optimal bias yields the minimum absolute value of EPE as shown in FIG. 6), image tilt, and mask error enhancement factor (MEEF). Conventional rule-based OPC is based on a single bias value and is typically one such optimal bias. Embodiments of the present invention introduce a variable bias rule format that allows selection from a bias value within a variable bias range, or a collection of multiple bias values. This increase in the degree of freedom in selecting a rule-based OPC can be applied to minimize the complexity of the OPC result.

図5は、ルールベースOPCを適用する場合に、新たな多値ルールと従来の単一値ルールの使用を比較した例を示す。幅w0を有するパターンは、変化する近隣間隔s1およびs2を有する。s1およびs2は十分離れており、これらはルール・テーブルにおける異なる間隔(spacing interval)の範疇に入ると仮定する。図5(a)における単一値ルールを適用する際、(w0,s1)および(w0,s2)に対応するバイアス値は異なり、ルールベースOPCの適用後に、間隔遷移位置においてジョグが生ずる結果となる。このために、出力には2つの新たな頂点が加わる。しかしながら、s1およびs2が異なる場合でも、(w0,s1)および(w0,s2)に対応する変数バイアス範囲は、図5(b)に示すように重複する可能性がある。その結果、本発明の一実施形態によるルールベースOPCは、双方のバイアス範囲に入る単一バイアス値を選択する。このバイアス値は、双方の状況に対して有効である。この結果、新たな頂点を全く加えることなく、単一のバイアス値が得られる。このため、OPCが簡略化されることになる。   FIG. 5 shows an example comparing the use of a new multi-value rule and a conventional single-value rule when applying rule-based OPC. A pattern having a width w0 has changing neighboring intervals s1 and s2. Assume that s1 and s2 are sufficiently far apart that they fall in the category of different spacing intervals in the rule table. When the single value rule in FIG. 5A is applied, the bias values corresponding to (w0, s1) and (w0, s2) are different, and after applying the rule-based OPC, the result of jogging at the interval transition position is Become. This adds two new vertices to the output. However, even when s1 and s2 are different, the variable bias ranges corresponding to (w0, s1) and (w0, s2) may overlap as shown in FIG. As a result, the rule-based OPC according to one embodiment of the present invention selects a single bias value that falls within both bias ranges. This bias value is valid for both situations. This results in a single bias value without adding any new vertices. For this reason, OPC is simplified.

図7は、OPC前における元のジオメトリにジョグが存在していても、本発明の一実施形態によるルールベースOPCを適用した後に、これらのジョグを除去することができる例を示す。図7に示すように、ジョグは、パターン幅および間隔双方の遷移の原因となり、2つの幅/間隔対(w1,s1)および(w2,s2)が生ずる。これは、ルール・テーブルにおける2つの異なるルールに対応する。バイアスb1は、[b1min,b1max]から選択することができ、バイアスb2は[b2min,b2max]から選択することができ、b1およびb2の間の差が、図7に示すように、ジョグのサイズと等しくなり、これらのバイアスの適用により、ジョグが無くなるようにする。その結果、OPC出力は、実際に、2つのジョグを構成する元からある4つの頂点を除去する。   FIG. 7 illustrates an example where jogs can be removed after applying rule-based OPC according to an embodiment of the present invention, even if jogs exist in the original geometry before OPC. As shown in FIG. 7, jogging causes transitions in both pattern width and spacing, resulting in two width / spacing pairs (w1, s1) and (w2, s2). This corresponds to two different rules in the rule table. The bias b1 can be selected from [b1min, b1max], the bias b2 can be selected from [b2min, b2max], and the difference between b1 and b2 is the size of the jog as shown in FIG. And applying these biases eliminates jogs. As a result, the OPC output actually removes the four vertices that originally make up the two jogs.

図8は、完全に平滑な出力を得ることはできないが、フィギャー・カウントを最小に抑える出力が可能な別の例を示す。元のフィーチャには、w1からw2への幅の遷移、およびs1からs2への間隔の遷移がある。その結果、(w1,s1)、(w2,s1)、(w2,s2)に対応する3つのルール・エントリが得られ、バイアスの範囲は、それぞれ、[b1min,b1max]、[b2min,b2max]、および[b3min,b3max]となる。3つのバイアス範囲が重複し、3つの範囲全てに入る単一のバイアス値が存在するのであれば、このようなバイアスを選択し適用すれば、ジョグの発生を回避することができる。しかしながら、この例では、可変バイアス範囲[b1min,b1max]および[b3min,b3max]が重複しないが、バイアス範囲[b2min,b2max]が双方と重複する。次いで、対向エッジによって生ずる幅の変化を考慮して、本発明の一実施形態によるルールベースOPCは、[b2min,b2max]および[b3min,b3max]の交点から、そして[b3min,b3max]から任意のバイアスを選択して、3つのエッジに適用する。ジョグが出力において生ずるが、このジョグは、図8(c)に示すように対向側のジョグと整合するので、分断後に追加の図形は作成されない。従来のルールベースOPC(図8(a)において破線で示す)におけるように、3つの幅および間隔条件に対して3つの異なるバイアス値を用いる場合、図8(b)に示すように、分断の後追加の図形が作成されることになる。   FIG. 8 shows another example in which a completely smooth output cannot be obtained, but an output that minimizes the figure count is possible. The original feature has a width transition from w1 to w2 and an interval transition from s1 to s2. As a result, three rule entries corresponding to (w1, s1), (w2, s1), and (w2, s2) are obtained, and the bias ranges are [b1min, b1max] and [b2min, b2max], respectively. And [b3min, b3max]. If the three bias ranges overlap and there is a single bias value that falls within all three ranges, jogging can be avoided by selecting and applying such biases. However, in this example, the variable bias ranges [b1min, b1max] and [b3min, b3max] do not overlap, but the bias ranges [b2min, b2max] overlap. Then, considering the change in width caused by the opposing edge, the rule-based OPC according to an embodiment of the present invention can be obtained from the intersection of [b2min, b2max] and [b3min, b3max] and from [b3min, b3max] A bias is selected and applied to the three edges. A jog occurs at the output, but this jog aligns with the opposing jog as shown in FIG. 8 (c), so no additional graphics are created after the split. When using three different bias values for the three width and spacing conditions as in the conventional rule-based OPC (shown by the dashed line in FIG. 8A), as shown in FIG. Additional shapes will be created later.

図9は、OPC出力の複雑度を最小に抑える可変ルール集合からルールベースOPCを適用する際のフロー図である。重要なのは、各ルールが性能目的を最適化する、即ち、EPEを最小に抑える単一の補正作用から成るルール・テーブルを選定する代わりに、ルールベースOPCが、各ルールがルールベースOPCが選択することができ、全て許容誤差の範囲内で性能目的を達成する数個の補正作用から成る可変ルール集合を用い、最も単純なOPC出力が得られる補正作用を選択することである。図9に示すように、第1ステップ8001において、レイアウトにおける形状毎にパターン特性(幅、間隔、パターンの種類等のような)を抽出する。次いで、ステップ8002において、ルール・テーブルにおいて補正作用をルックアップするか、またはルール式に応じて計算する。ステップ8003において、補正作用の異なる選択の組み合わせによって可能な異なる出力を検査する。形状毎に補正作用を決定すると、一部または全ての形状が1つよりも多い補正作用を有することになる。最初に、ステップ8004において、ルールを適用した後に新たなジョグを生じない、または元のレイアウトにおけるジョグを除去する補正作用を、これらの形状に対して決定する。残りの形状については、補正ジョグは、補正作用をどのように選択しても、不可避である。任意の次のステップ8005において、残りの形状に対して補正作用を決定し、ルールを適用後、生じたジョグは、対向する形状の頂点と整合する(分断において追加の図形の作成を回避する)。残りの形状については、補正作用の選択によってOPC出力は簡略化されず、したがって従来のルールベースOPCにおけるように、最適な補正作用をこれらの形状に適用する。例えば、EPEの最も小さい絶対値が得られる補正作用を適用する。図9に示すように、新たに導入したステップ8003〜8005は、従来のルールベースOPCと比較すると、複雑度が低下したOPC出力を生成する補正ルールの選択を利用する。   FIG. 9 is a flowchart for applying rule-based OPC from a variable rule set that minimizes the complexity of OPC output. Importantly, instead of choosing a rule table that consists of a single corrective action that each rule optimizes performance objectives, ie, minimizes EPE, the rule-based OPC selects each rule. It is possible to use a variable rule set consisting of several corrective actions that achieve the performance objectives, all within tolerances, and to select the corrective action that yields the simplest OPC output. As shown in FIG. 9, in a first step 8001, pattern characteristics (such as width, interval, pattern type, etc.) are extracted for each shape in the layout. Then, in step 8002, the corrective action is looked up in the rule table or calculated according to the rule expression. In step 8003, the different outputs possible with different combinations of corrective action are examined. When the correction action is determined for each shape, some or all of the shapes have more than one correction action. First, in step 8004, a corrective action is determined for these shapes that does not produce a new jog after applying the rule, or removes the jog in the original layout. For the remaining shapes, the correction jog is inevitable no matter how the correction action is selected. In an optional next step 8005, corrective action is determined for the remaining shapes and after applying the rules, the resulting jog aligns with the vertices of the opposite shape (avoids creating additional shapes in the cut). . For the remaining shapes, the selection of the corrective action does not simplify the OPC output, so the optimal corrective action is applied to these shapes as in conventional rule-based OPC. For example, a correction action that applies the smallest absolute value of EPE is applied. As shown in FIG. 9, newly introduced steps 8003 to 8005 utilize selection of a correction rule that generates an OPC output with reduced complexity compared to conventional rule-based OPC.

この方法について考えられる1つの変更は、補正のばらつきを低減しジョグの形成を回避することを目的としたルール融合によって、可変バイアス・ルールを単一のバイアス・ルールに縮小することである。例えば、以下のようなテーブル形式で示すルール集合からの4つのルールがあると仮定する。   One possible change to this method is to reduce the variable bias rule to a single bias rule by rule fusion aimed at reducing correction variability and avoiding jogging. For example, assume that there are four rules from a rule set shown in the following table format.

Figure 2007102207
Figure 2007102207

これら4つのルールを融合して以下のような単一のルールとすることができる。
These four rules can be merged into a single rule as follows.

Figure 2007102207
Figure 2007102207

このルールは、幅のばらつきが300〜400nmの範囲内であり、間隔のばらつきが400〜600nm以内であり、高さ範囲が800〜900nmにおけるいずれのフィーチャでも同じ6nmのバイアスが得られることを例証する。したがって、これらの範囲以内の幅または間隔の遷移を有するフィーチャについては、ルールベースOPCの後追加のジョグは発生しない。   This rule illustrates that the same 6 nm bias can be obtained for any feature with a width variation in the range of 300-400 nm, a spacing variation of within 400-600 nm, and a height range of 800-900 nm. To do. Therefore, for features with width or spacing transitions within these ranges, no additional jogs will occur after the rule-based OPC.

本発明の別の実施形態は、補正の複雑度を低減するために、補正ルール条件に合わせるまたはこれを適用するときに小さな例外の許容を追加することを伴う。図10は、いくつかの例を示す。図10(a)は、3つの測定した幅/間隔対(w1,s1)、(w2,s2),および(w3,s3)があるパターンを示し、ここで、(w1,s1)および(w2,s2)にはそれぞれ付随するルールr1およびr2がある(双方は、破線のボックスで示すようは範囲である)。2つのエッジを分離する(w3,s3)に付随するルールはない。ルールにしたがって厳格にOPCを適用すると、その結果図10(b)に示す補正が得られ、元の形状のおける1つのジョグが、補正した形状では2つのジョグで置き換えられている。しかしながら、(w3,s3)に付随するエッジの部分が小さい場合(即ち、hが予め指定した許容誤差よりも小さい)、ルールベースOPCはこの小さい例外を無視し、この小さなセグメントを含むようにr2に合うエッジを延長する。この場合、ルールベースOPCは、図10(c)に示すように、元の形状におけるジョグを除去するように補正を選択することができる。何故なら、図10(a)に示すように、r1およびr2に対するバイアス範囲が重複するからである。図10(d)は、元のジオメトリ1601がエッジ1602に沿って小さなジョグ1603を有する別の例を示す。エッジ1602は、対応するバイアス範囲[bmin,bmax]を有するルールの条件を満たす幅wおよび間隔sを有する。ジョグは、幅w1および間隔s1を有し、ルール・テーブルには該当するルールがない。したがって、厳格なルール一致に基づくルールベースOPC補正は、範囲[bmin,bmax]からあるバイアス量を選択し、図10(e)に示す不正1604を生成する。この場合、元のジョグは相変わらず存在し補正されていないままである。しかしながら、ジョグのサイズhが小さい場合、ルールベースOPCはこのジョグをカバーするように補正を延長することができ、その結果、平滑な出力を有しジョグがない、図10(f)に示す補正1605が得られる。図10(g)に示す更に別の例では、元の図形1611は幅wを有し、ジョグはないが、隣接するフィーチャ1620のために、フィーチャ1611に沿ってsから無限までの間隔の遷移が生ずる。幅がwで間隔がsであるエッジ1612の部分には、バイアス範囲が[bmin,bmax]である該当ルールが求まるが、エッジ1613の残りの部分は、幅w、無限の間隔および小さいサイズhを有し、一致するルールが求められない。したがって、厳格なルール一致に基づくルールベースOPC補正は、範囲[bmin,bmax]からあるバイアス量を選択し、図10(h)に示す補正1614を生成する。このため、元のフィーチャにはなかったジョグが加わる。しかしながら、一致しないエッジ部分hのサイズが小さい場合、ルールベースOPCはこの部分を同じバイアス量でカバーするように補正を延長することができ、その結果、図10(i)に示す、平滑な出力を有し、ジョグがない補正1615が得られる。   Another embodiment of the invention involves adding a small exception tolerance when matching or applying correction rule conditions to reduce correction complexity. FIG. 10 shows some examples. FIG. 10 (a) shows a pattern with three measured width / interval pairs (w1, s1), (w2, s2), and (w3, s3), where (w1, s1) and (w2 , S2) each have associated rules r1 and r2 (both are ranges as shown by the dashed box). There is no rule associated with separating two edges (w3, s3). When OPC is strictly applied according to the rule, the correction shown in FIG. 10B is obtained, and one jog in the original shape is replaced with two jogs in the corrected shape. However, if the edge portion associated with (w3, s3) is small (ie h is smaller than the pre-specified tolerance), the rule-based OPC ignores this small exception and r2 to include this small segment. Extend the edge to fit. In this case, the rule-based OPC can select the correction so as to remove the jog in the original shape as shown in FIG. This is because the bias ranges for r1 and r2 overlap as shown in FIG. FIG. 10 (d) shows another example where the original geometry 1601 has a small jog 1603 along the edge 1602. The edge 1602 has a width w and an interval s that satisfy the conditions of the rule having the corresponding bias range [bmin, bmax]. The jog has a width w1 and an interval s1, and there is no corresponding rule in the rule table. Therefore, the rule-based OPC correction based on strict rule matching selects a certain bias amount from the range [bmin, bmax], and generates the fraud 1604 shown in FIG. In this case, the original jog still exists and remains uncorrected. However, if the jog size h is small, the rule-based OPC can extend the correction to cover this jog, so that the correction shown in FIG. 10 (f) has a smooth output and no jog. 1605 is obtained. In yet another example shown in FIG. 10 (g), the original graphic 1611 has a width w and no jogs, but due to the adjacent feature 1620, a transition from s to infinity along the feature 1611. Will occur. For the portion of the edge 1612 whose width is w and interval is s, a corresponding rule whose bias range is [bmin, bmax] is obtained, but the remaining portion of the edge 1613 is the width w, infinite interval and small size h. And no matching rule is sought. Therefore, the rule-based OPC correction based on strict rule matching selects a certain bias amount from the range [bmin, bmax], and generates the correction 1614 shown in FIG. This adds jogs that were not in the original features. However, if the size of the mismatched edge portion h is small, the rule-based OPC can extend the correction to cover this portion with the same amount of bias, resulting in a smooth output as shown in FIG. And a jog-free correction 1615 is obtained.

これまで、ルール毎の補正作用の選択では、ルールベースOPCはOPC出力の複雑度を最小に抑えるように選択を行うことを中心とした。しかしながら、選択を行う際に、ルールベースOPCに対して他の目的(objective)の使用を除外する訳ではなく、従前からの「最適」補正作用と調和するものも含む。例えば、ルールベースOPCは、EPEまたはCD誤差の絶対値の最小化、画像傾斜またはコントラストの最大化、ドーズ量(dose)または焦点外れラチチュード(defocus latitude)の最大化、あるいは収差またはマスク誤差増大要因(MEEF)の最小化に基づいて、補正作用を選択することができる。また、ルールベースOPCは、異なる種類のパターンには異なる目的を選定するように選択することもでき、例えば、トランジスタ・ゲートに対してはEPEを最小に抑え、重要寸法が小さいフィーチャに対しては画像傾斜を最大化し、重要寸法が大きなフィーチャに対してはOPC出力の複雑度を最小に抑えることができる。   So far, in selecting the corrective action for each rule, the rule-based OPC has been centered on making a selection so as to minimize the complexity of the OPC output. However, when making a selection, it does not exclude the use of other objectives for the rule-based OPC, but includes those that harmonize with the traditional “optimal” correction action. For example, rule-based OPC can minimize absolute EPE or CD error, maximize image tilt or contrast, maximize dose or defocus latitude, or increase aberration or mask error. A corrective action can be selected based on the minimization of (MEEF). The rule-based OPC can also be selected to select different purposes for different types of patterns, for example, for transistors and gates with minimal EPE and for features with small critical dimensions. Image tilt can be maximized and OPC output complexity can be minimized for features with large critical dimensions.

以上の説明は、本発明の特定的な実施形態を参照して行ったが、本発明の原理および精神から逸脱することなく、これらの実施形態に対する変更も可能であることは当業者には認められよう。したがって、本発明の範囲は、添付した特許請求の範囲を参照してのみ確認できるものとする。   Although the foregoing description has been made with reference to specific embodiments of the invention, those skilled in the art will recognize that modifications may be made to these embodiments without departing from the principles and spirit of the invention. I will be. Accordingly, the scope of the invention can only be ascertained with reference to the appended claims.

図1は、図1(a)ないし図1(g)から成り、リソグラフィ・プロセスからのパターン歪み、および光学近接効果補正(OPC)の適用を示す。FIG. 1, consisting of FIGS. 1 (a) to 1 (g), shows pattern distortion from a lithography process and application of optical proximity correction (OPC). 図2は、ポリゴンを矩形の組み合わせに分断する例、およびOPCを単純なジオメトリに適用することによるフィギャー・カウントの増加およびスライバの混入を示す。FIG. 2 shows an example of splitting polygons into rectangular combinations, and the increase in figure count and sliver incorporation by applying OPC to simple geometries. 図3は、図3(a)および図3(b)から成り、非平坦補正がある許容誤差バンド内の多数の補正ジョグから成り、ジョグがなくなるようにOPC出力を平坦化する、簡略化を示す。FIG. 3 consists of FIG. 3 (a) and FIG. 3 (b), consists of a number of correction jogs within the tolerance band with non-flat correction, flattening the OPC output so that there is no jog. Show. 図4は、本発明の一実施形態による、モデルベースパターン特徴化およびルール生成を行うIC設計システム、ならびにハイブリッドOPCの一例を示すブロック図である。FIG. 4 is a block diagram illustrating an example of an IC design system that performs model-based pattern characterization and rule generation, and hybrid OPC, according to one embodiment of the present invention. 図5は、図5(a)および図5(b)から成り、本発明の種々の実施形態による多値ルールを従来の単一値ルールと比較し、本発明の一実施形態によるルールベースOPCを用いてルールを適用した場合に可能な出力を比較した例を示す。FIG. 5 consists of FIGS. 5 (a) and 5 (b), comparing a multi-value rule according to various embodiments of the present invention with a conventional single value rule, and a rule-based OPC according to an embodiment of the present invention. An example in which possible outputs are compared when rules are applied using, is shown. 図6は、オプションとして厳格化した許容誤差の範囲内のエッジ配置誤差(EPE)を招く可能性があるバイアスの値の範囲を示す。FIG. 6 shows a range of bias values that can result in an edge placement error (EPE) within an optionally tightened tolerance range. 図7は、本発明の種々の実施形態にしたがってルールベースOPCを適用した後に、OPC前のジオメトリに元々存在するジョグであっても除去することができる例を示す。FIG. 7 illustrates an example where a jog that originally exists in the pre-OPC geometry can be removed after applying rule-based OPC in accordance with various embodiments of the present invention. 図8は、図8(a)ないし図8(c)から成り、完全に平滑な出力を得ることはできないが、分断カウントを最小に抑える出力は可能な別の例を示す。FIG. 8 is composed of FIGS. 8A to 8C, and shows another example in which an output that suppresses the division count to a minimum is possible although a completely smooth output cannot be obtained. 図9は、本発明のルールベースOPC方法の一実施形態による変数バイアス・ルール決定のフロー図を示す。FIG. 9 shows a flow diagram for variable bias rule determination according to one embodiment of the rule-based OPC method of the present invention. 図10は、図10(a)ないし図10(i)から成り、補正の複雑度を低下するために補正ルール条件を一致させる場合、または補正ルールを適用する場合における小さな例外の処理を示す。FIG. 10 comprises FIG. 10 (a) to FIG. 10 (i), and shows small exception processing when the correction rule condition is matched to reduce the correction complexity, or when the correction rule is applied.

Claims (44)

ルールベース光学近接効果補正(OPC)に補正ルールを用いる補正ルール指定方法であって、
補正ルールを指定し、各補正ルールが一致条件集合とこれに対応する補正作用集合とから成り、少なくとも1つの補正ルールが少なくとも2つの対応する補正作用を有する、補正ルール指定方法。
A correction rule specifying method using a correction rule for rule-based optical proximity effect correction (OPC),
A correction rule specifying method in which a correction rule is specified, each correction rule includes a set of matching conditions and a corresponding correction action set, and at least one correction rule has at least two corresponding correction actions.
請求項1記載の方法において、前記一致条件は、パラメータ化され、ルール・テーブルに関して指定される、方法。   The method of claim 1, wherein the match condition is parameterized and specified with respect to a rule table. 請求項1記載の方法において、前記補正作用は、パラメータ化され、エッジ移動量に関して指定される、方法。   The method of claim 1, wherein the corrective action is parameterized and specified in terms of edge movement. 請求項3記載の方法において、少なくとも2つの対応する補正作用を有する前記少なくともつの補正ルールは、離散数の集合において与えられるエッジ移動量に関して指定される、方法。   4. The method of claim 3, wherein the at least one correction rule having at least two corresponding correction actions is specified with respect to an amount of edge movement given in a set of discrete numbers. 請求項3記載の方法において、少なくとも2つの対応する補正作用を有する前記少なくともつの補正ルールは、少なくとの1つの連続範囲によって与えられるエッジ移動量に関して指定される、方法。   4. The method of claim 3, wherein the at least one correction rule having at least two corresponding correction actions is specified with respect to an amount of edge movement provided by at least one continuous range. 請求項3記載の方法において、前記補正ルールの適用後における前記補正の結果がセリフとなるように、角の2箇所のエッジのエッジ移動量を表す2つのパラメータによって、補正作用を指定する、方法。   4. The method according to claim 3, wherein a correction action is designated by two parameters representing edge movement amounts of two edges of a corner so that a result of the correction after application of the correction rule is a serif. . 請求項6記載の方法において、少なくとも1つのエッジ移動量は離散数の集合において与えられる、方法。   7. The method of claim 6, wherein the at least one edge displacement is given in a discrete number set. 請求項6記載の方法において、少なくとも1つのエッジ移動量は、連続範囲の集合において与えられる、方法。   The method of claim 6, wherein the at least one edge displacement is given in a set of continuous ranges. 請求項3記載の方法において、前記補正ルールの適用後における前記補正の結果がハンマヘッドとなるように、ライン端の3つのエッジのエッジ移動量を表す3つのパラメータによって、補正作用を指定する、方法。   The method according to claim 3, wherein a correction action is designated by three parameters representing edge movement amounts of three edges of the line end so that the correction result after application of the correction rule is a hammer head. Method. 請求項9記載の方法において、少なくとも1つのエッジ移動量は、離散数の集合において与えられる、方法。   The method of claim 9, wherein the at least one edge movement amount is given in a discrete number set. 請求項9記載の方法において、少なくとも1つのエッジ移動量は、連続範囲の集合において与えられる、方法。   The method of claim 9, wherein the at least one edge movement amount is given in a set of continuous ranges. 請求項1記載の方法において、少なくとも2つの対応する補正作用を有する前記少なくとも1つの補正ルールは、前記補正作用の集合から1つの実際の補正作用を選択することにより、ルールベースOPCによって、集積回路レイアウトに適用される、方法。   2. The method of claim 1, wherein the at least one correction rule having at least two corresponding correction actions is integrated by the rule-based OPC by selecting one actual correction action from the set of correction actions. The method applied to the layout. 請求項12記載の方法において、補正ルールの前記選択は、出力の複雑度の最小化に基づく、方法。   13. The method of claim 12, wherein the selection of correction rules is based on minimizing output complexity. 請求項13記載の方法において、前記出力の複雑度の最小化は、1つよりも多い補正ルールを同じポリゴン・エッジに適用するときに、ジョグの形成を回避することによって、形成される可能性がある頂点の数を最小に抑えることを含む、方法。   14. The method of claim 13, wherein the output complexity minimization may be formed by avoiding jogging when applying more than one correction rule to the same polygon edge. Including minimizing the number of vertices. 請求項13記載の方法において、前記出力の複雑度の最小化は、1つ以上の補正ルールを多数のエッジに適用するときに、元のレイアウト・ジオメトリにおけるジョグを除去することによって、形成される可能性がある頂点の数を最小に抑えることを含む、方法。   14. The method of claim 13, wherein the output complexity minimization is formed by removing jogs in the original layout geometry when applying one or more correction rules to multiple edges. A method comprising minimizing the number of possible vertices. 請求項13記載の方法において、前記出力の複雑度の最小化は、前記エッジ上で形成される頂点をその対向する頂点と位置合わせし、追加の分断図形の形成を回避することを含む、方法。   14. The method of claim 13, wherein minimizing the complexity of the output includes aligning vertices formed on the edge with its opposing vertices to avoid the formation of additional fragmented figures. . 請求項13記載の方法において、前記出力の複雑度の最小化は、補正ルールに対する例外を許容し、ルールベースOPCによる例外形状に対する補正を拡大して、こうしなければOPC出力における例外形状によって発生する頂点を排除することを含む、方法。   14. The method of claim 13, wherein the output complexity minimization allows exceptions to correction rules and expands corrections to exception shapes by rule-based OPC, otherwise caused by exception shapes in the OPC output. Removing the vertices that do. 請求項17記載の方法において、前記例外形状は、予め指定したしきい値を超えない高さまたは幅を有する形状である、方法。   The method of claim 17, wherein the exceptional shape is a shape having a height or width that does not exceed a pre-specified threshold. 請求項12記載の方法において、補正ルールの前記選択は、該当するエッジに対してエッジ配置誤差(EPE)の最小絶対値を得ることに基づく、方法。   13. The method of claim 12, wherein the selection of a correction rule is based on obtaining a minimum absolute value of edge placement error (EPE) for a corresponding edge. 請求項12記載の方法において、補正ルールの前記選択は、該当するエッジに対する強度傾斜の最大絶対値を得ることに基づく、方法。   13. The method of claim 12, wherein the selection of a correction rule is based on obtaining a maximum absolute value of an intensity slope for the corresponding edge. 請求項12記載の方法において、補正ルールの前記選択は、該当するエッジに対して最適焦点ラチチュードを得ることに基づく、方法。   13. The method of claim 12, wherein the selection of correction rules is based on obtaining an optimal focus latitude for a corresponding edge. 請求項12記載の方法において、補正ルールの前記選択は、マスク誤差増大要因(MEEF)の最小値、収差に対する感度の最小値、および最大画像コントラストから成る性能メトリック群のうちの1つを得ることに基づく、方法。   13. The method of claim 12, wherein the selection of a correction rule obtains one of a group of performance metrics consisting of a minimum mask error enhancement factor (MEEF), a minimum sensitivity to aberration, and a maximum image contrast. Based on the method. ルールベース光学近接効果補正(OPC)システムであって、
一致条件集合と、少なくとも2つの対応する補正作用とから成る補正ルールを受け取る手段と、
前記少なくとも2つの補正作用から1つの補正作用を選択することにより、実際の補正作用を決定する手段と、
を備えた、光学近接効果補正システム。
A rule-based optical proximity correction (OPC) system,
Means for receiving a correction rule comprising a set of matching conditions and at least two corresponding correction actions;
Means for determining an actual correction action by selecting one correction action from the at least two correction actions;
An optical proximity effect correction system.
請求項23記載のシステムにおいて、前記一致条件は、パラメータ化され、ルール・テーブルに関して指定される、システム。   24. The system of claim 23, wherein the match condition is parameterized and specified with respect to a rule table. 請求項23記載のシステムにおいて、前記補正作用は、パラメータ化され、エッジ移動量に関して指定される、システム。   24. The system of claim 23, wherein the corrective action is parameterized and specified in terms of edge movement. 請求項25記載のシステムにおいて、前記補正ルールは、離散数の集合において与えられるエッジ移動量に関して指定される、システム。   26. The system of claim 25, wherein the correction rule is specified with respect to an amount of edge movement given in a set of discrete numbers. 請求項25記載のシステムにおいて、前記補正ルールは、少なくとの1つの連続範囲によって与えられるエッジ移動量に関して指定される、システム。   26. The system of claim 25, wherein the correction rule is specified in terms of an amount of edge movement given by at least one continuous range. 請求項25記載のシステムにおいて、前記補正ルールの適用後における前記補正の結果がセリフとなるように、角の2箇所のエッジのエッジ移動量を表す2つのパラメータによって、補正作用を指定する、システム。   26. The system according to claim 25, wherein a correction action is designated by two parameters representing edge movement amounts of two edges of a corner so that a result of the correction after application of the correction rule is a serif. . 請求項28記載のシステムにおいて、エッジ移動量は離散数の集合において与えられる、システム。   29. The system according to claim 28, wherein the amount of edge movement is given in a set of discrete numbers. 請求項28記載のシステムにおいて、エッジ移動量は、連続範囲の集合において与えられる、システム。   30. The system of claim 28, wherein the edge movement amount is given in a set of continuous ranges. 請求項25記載のシステムにおいて、前記補正ルールの適用後における前記補正の結果がハンマヘッドとなるように、ライン端の3つのエッジのエッジ移動量を表す3つのパラメータによって、補正作用を指定する、システム。   26. The system according to claim 25, wherein a correction action is designated by three parameters representing edge movement amounts of three edges at a line end so that a result of the correction after application of the correction rule is a hammer head. system. 請求項31記載のシステムにおいて、少なくとも1つのエッジ移動量は、離散数の集合において与えられる、システム。   32. The system of claim 31, wherein the at least one edge movement amount is given in a discrete number set. 請求項31記載のシステムにおいて、エッジ移動量は、連続範囲の集合において与えられる、システム。   32. The system of claim 31, wherein the amount of edge movement is given in a set of continuous ranges. 請求項23記載のシステムであって、更に、集積回路レイアウトを受け取る手段を備えており、前記集積回路レイアウトにルールベースOPC補正を適用する、システム。   24. The system of claim 23, further comprising means for receiving an integrated circuit layout, and applying rule-based OPC correction to the integrated circuit layout. 請求項34記載のシステムにおいて、補正ルールの選択は、出力の複雑度の最小化に基づく、システム。   35. The system of claim 34, wherein the selection of correction rules is based on minimizing output complexity. 請求項35記載のシステムにおいて、前記出力の複雑度の最小化は、1つよりも多い補正ルールを同じポリゴン・エッジに適用するときに、ジョグの形成を回避することによって、形成される可能性がある頂点の数を最小に抑えることを含む、システム。   36. The system of claim 35, wherein the output complexity minimization may be formed by avoiding jogging when applying more than one correction rule to the same polygon edge. A system that includes minimizing the number of vertices. 請求項35記載のシステムにおいて、前記出力の複雑度の最小化は、1つ以上の補正ルールを多数のエッジに適用するときに、元のレイアウト・ジオメトリにおけるジョグを除去することによって、形成される可能性がある頂点の数を最小に抑えることを含む、システム。   36. The system of claim 35, wherein the output complexity minimization is formed by removing jogs in the original layout geometry when applying one or more correction rules to multiple edges. A system that includes minimizing the number of possible vertices. 請求項35記載のシステムにおいて、前記出力の複雑度の最小化は、前記エッジ上で形成される頂点をその対向する頂点と位置合わせし、追加の分断図形の形成を回避することを含む、システム。   36. The system of claim 35, wherein minimizing the complexity of the output includes aligning vertices formed on the edges with their opposing vertices to avoid the formation of additional fragmented shapes. . 請求項35記載のシステムにおいて、前記出力の複雑度の最小化は、補正ルールに対する例外を許容し、ルールベースOPCによる例外形状に対する補正を拡大して、こうしなければOPC出力における例外形状によって発生する頂点を排除することを含む、システム。   36. The system of claim 35, wherein the output complexity minimization allows exceptions to correction rules and expands corrections to exception shapes by rule-based OPC, otherwise caused by exception shapes in the OPC output. A system that includes eliminating vertices to perform. 請求項39記載のシステムにおいて、前記例外形状は、予め指定したしきい値を超えない高さまたは幅を有する形状である、システム。   40. The system of claim 39, wherein the exceptional shape is a shape having a height or width that does not exceed a pre-specified threshold. 請求項34記載のシステムにおいて、補正ルールの前記選択は、該当するエッジに対してエッジ配置誤差(EPE)の最小絶対値を得ることに基づく、システム。   35. The system of claim 34, wherein the selection of a correction rule is based on obtaining a minimum absolute value of edge placement error (EPE) for a corresponding edge. 請求項34記載のシステムにおいて、補正ルールの前記選択は、該当するエッジに対する強度傾斜の最大絶対値を得ることに基づく、システム。   35. The system of claim 34, wherein the selection of a correction rule is based on obtaining a maximum absolute value of an intensity slope for that edge. 請求項34記載のシステムにおいて、補正ルールの前記選択は、該当するエッジに対して最適焦点ラチチュードを得ることに基づく、システム。   35. The system of claim 34, wherein the selection of correction rules is based on obtaining an optimal focus latitude for a corresponding edge. 請求項34記載のシステムにおいて、前記補正ルールの選択は、マスク誤差増大要因(MEEF)の最小値、収差に対する感度の最小値、および最大画像コントラストから成る性能メトリック群のうちの1つを得ることに基づく、システム。   35. The system of claim 34, wherein the correction rule selection obtains one of a group of performance metrics consisting of a minimum mask error enhancement factor (MEEF), a minimum sensitivity to aberration, and a maximum image contrast. Based on the system.
JP2006243600A 2005-09-08 2006-09-08 Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity Pending JP2007102207A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/221,533 US7908572B2 (en) 2004-10-15 2005-09-08 Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity

Publications (1)

Publication Number Publication Date
JP2007102207A true JP2007102207A (en) 2007-04-19

Family

ID=38029151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006243600A Pending JP2007102207A (en) 2005-09-08 2006-09-08 Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity

Country Status (1)

Country Link
JP (1) JP2007102207A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225924A (en) * 2006-02-23 2007-09-06 Fujitsu Ltd Simulation method and method for manufacturing semiconductor device
JP2009511988A (en) * 2005-10-12 2009-03-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Tolerance band of designer's intention for proximity effect correction and checking (mask layout design method, program for the design, and method of communicating design parameters)
JP2009139632A (en) * 2007-12-06 2009-06-25 Elpida Memory Inc Mask pattern correction method and exposure mask
JP2009526276A (en) * 2006-02-09 2009-07-16 クゥアルコム・インコーポレイテッド Method and apparatus for inserting a filling mold into a design layout
JP2010140021A (en) * 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> Method for computing manufacturability of lithographic mask using continuous differentiability of manufacturability defined on continuous scale
JP2017523615A (en) * 2014-08-05 2017-08-17 アセルタ ナノグラフィクス Method for determining parameters of an IC manufacturing process model
CN112445059A (en) * 2019-09-05 2021-03-05 中芯国际集成电路制造(上海)有限公司 Optical proximity correction, photomask manufacturing and graphical method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009511988A (en) * 2005-10-12 2009-03-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Tolerance band of designer's intention for proximity effect correction and checking (mask layout design method, program for the design, and method of communicating design parameters)
JP2009526276A (en) * 2006-02-09 2009-07-16 クゥアルコム・インコーポレイテッド Method and apparatus for inserting a filling mold into a design layout
JP2007225924A (en) * 2006-02-23 2007-09-06 Fujitsu Ltd Simulation method and method for manufacturing semiconductor device
JP2009139632A (en) * 2007-12-06 2009-06-25 Elpida Memory Inc Mask pattern correction method and exposure mask
JP2010140021A (en) * 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> Method for computing manufacturability of lithographic mask using continuous differentiability of manufacturability defined on continuous scale
JP2017523615A (en) * 2014-08-05 2017-08-17 アセルタ ナノグラフィクス Method for determining parameters of an IC manufacturing process model
CN112445059A (en) * 2019-09-05 2021-03-05 中芯国际集成电路制造(上海)有限公司 Optical proximity correction, photomask manufacturing and graphical method

Similar Documents

Publication Publication Date Title
US7908572B2 (en) Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
US7194704B2 (en) Design layout preparing method
US8281264B2 (en) Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
JP3934719B2 (en) Optical proximity correction method
JP5797556B2 (en) Method for reticle design and fabrication using variable shaped beam lithography
TWI390340B (en) Method and system for mask data preparation
US8166424B2 (en) Method for constructing OPC model
US20080082952A1 (en) Method of inclusion of sub-resolution assist feature(s)
US20090007053A1 (en) Method of Manufacturing Mask for Semiconductor Device
JP4510118B2 (en) Optical proximity effect correction method and apparatus, optical proximity effect verification method and apparatus, exposure mask manufacturing method, optical proximity effect correction program, and optical proximity effect verification program
JP2009510526A (en) SRAF insertion based on model
US20080063948A1 (en) Method for achieving compliant sub-resolution assist features
JP2007102207A (en) Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity
JP4160203B2 (en) Mask pattern correction method and recording medium recording mask pattern correction program
JP2007293297A (en) Mask layout forming method and mask layout
JP3976597B2 (en) Mask and method for forming the same
JP2009229669A (en) Photomask, manufacturing device for semiconductor device having the photomask, and manufacturing method for the semiconductor device using the photomask
JP3998458B2 (en) Exposure pattern generation method and exposure pattern generation apparatus for lithography independent of wavelength
US7406675B2 (en) Method and system for improving aerial image simulation speeds
JP5575024B2 (en) Mask pattern correction method, mask pattern correction program, and semiconductor device manufacturing method
JP2008020734A (en) Design pattern preparation method for semiconductor device, program, and method of manufacturing the semiconductor device
JP5322443B2 (en) Mask pattern data generation method and semiconductor device manufacturing method
CN112219271B (en) Hybrid design layout to identify systematic defects associated with optical proximity correction
US7694268B2 (en) Method for optimization of optical proximity correction
JP4074329B2 (en) Optical proximity correction method