JPH0728643A - ディジタル信号プロセッサ操作方法及びその装置 - Google Patents
ディジタル信号プロセッサ操作方法及びその装置Info
- Publication number
- JPH0728643A JPH0728643A JP6149455A JP14945594A JPH0728643A JP H0728643 A JPH0728643 A JP H0728643A JP 6149455 A JP6149455 A JP 6149455A JP 14945594 A JP14945594 A JP 14945594A JP H0728643 A JPH0728643 A JP H0728643A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- signal processor
- digital signal
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000015654 memory Effects 0.000 claims abstract description 99
- 238000012546 transfer Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 6
- 238000011017 operating method Methods 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 大規模なアプリケーションプログラムを有す
るディジタル信号プロセッサ（ＤＳＰ）を用いたシステ
ムを一層経済的に提供する。 【構成】 ＤＳＰ１のプログラムメモリ４を、外部メモ
リ５の命令１０を読み出す制御ユニットとして動作する
ソフトウェア階層６の記憶に用いる。外部メモリ５はデ
ィジタル信号プロセッサのプログラムメモリ４への転送
を制御し、この転送は命令１０による命令によって行わ
れる。
るディジタル信号プロセッサ（ＤＳＰ）を用いたシステ
ムを一層経済的に提供する。 【構成】 ＤＳＰ１のプログラムメモリ４を、外部メモ
リ５の命令１０を読み出す制御ユニットとして動作する
ソフトウェア階層６の記憶に用いる。外部メモリ５はデ
ィジタル信号プロセッサのプログラムメモリ４への転送
を制御し、この転送は命令１０による命令によって行わ
れる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロ命令シーケン
サと、内蔵プログラムメモリに記憶された命令を実行す
るように構成された命令インタプリタとを有し、実行す
べき命令を含む外部メモリに結合され、前記命令を前記
外部メモリから前記プログラムメモリに転送するソフト
ウェア手段を設けたディジタル信号プロセッサを操作す
るディジタル信号プロセッサ操作方法に関するものであ
る。
サと、内蔵プログラムメモリに記憶された命令を実行す
るように構成された命令インタプリタとを有し、実行す
べき命令を含む外部メモリに結合され、前記命令を前記
外部メモリから前記プログラムメモリに転送するソフト
ウェア手段を設けたディジタル信号プロセッサを操作す
るディジタル信号プロセッサ操作方法に関するものであ
る。
【０００２】また本発明は、マイクロ命令シーケンサ及
び内蔵プログラムメモリに記憶された命令を実行するよ
うに構成された命令インタプリタを有するディジタル信
号プロセッサと、このディジタル信号プロセッサの外部
に設けられるとともに実行すべき命令を含む外部メモリ
と、前記命令を前記外部メモリから前記プログラムメモ
リに転送する手段とを具えるディジタル信号プロセッサ
操作装置に関するものである。
び内蔵プログラムメモリに記憶された命令を実行するよ
うに構成された命令インタプリタを有するディジタル信
号プロセッサと、このディジタル信号プロセッサの外部
に設けられるとともに実行すべき命令を含む外部メモリ
と、前記命令を前記外部メモリから前記プログラムメモ
リに転送する手段とを具えるディジタル信号プロセッサ
操作装置に関するものである。
【０００３】
【従来の技術】一般に”ＤＳＰ”と称されるこのような
ディジタル信号プロセッサは、１９８０年頃から主にリ
アルタイムディジタル計算の分野で使用されている。デ
ィジタル信号プロセッサは、例えばシミュレーションや
画像処理のような非同期処理にも用いることができる。
さらに、ディジタル信号プロセッサは例えばテレマティ
ックス端末（例えば音声信号処理すなわちモデムで使用
される）消費者製品において用いられる。
ディジタル信号プロセッサは、１９８０年頃から主にリ
アルタイムディジタル計算の分野で使用されている。デ
ィジタル信号プロセッサは、例えばシミュレーションや
画像処理のような非同期処理にも用いることができる。
さらに、ディジタル信号プロセッサは例えばテレマティ
ックス端末（例えば音声信号処理すなわちモデムで使用
される）消費者製品において用いられる。
【０００４】
【発明が解決しようとする課題】ディジタル信号プロセ
ッサはリアルタイムディジタル計算専用のアーキテクチ
ャを有する。通常ディジタル信号プロセッサは、算術タ
スクのような特定のタスクを実行することができる高速
圧縮命令セット装置であり、このような特定のタスク
を、高出力だか低速のマイクロプロセッサより高速に実
行することができる。ディジタル信号プロセッサのアー
キテクチャを命令するには主に最大演算速度が要求さ
れ、このためにプログラミング機能、特にプログラムメ
モリの記憶容量が犠牲となる。したがって、アプリケー
ションプログラムを含む（所望なら大型の）外部メモリ
を使用することが考えられ、アプリケーションプログラ
ムの命令はディジタル信号プロセッサのプログラムメモ
リに順次ロードされる。
ッサはリアルタイムディジタル計算専用のアーキテクチ
ャを有する。通常ディジタル信号プロセッサは、算術タ
スクのような特定のタスクを実行することができる高速
圧縮命令セット装置であり、このような特定のタスク
を、高出力だか低速のマイクロプロセッサより高速に実
行することができる。ディジタル信号プロセッサのアー
キテクチャを命令するには主に最大演算速度が要求さ
れ、このためにプログラミング機能、特にプログラムメ
モリの記憶容量が犠牲となる。したがって、アプリケー
ションプログラムを含む（所望なら大型の）外部メモリ
を使用することが考えられ、アプリケーションプログラ
ムの命令はディジタル信号プロセッサのプログラムメモ
リに順次ロードされる。
【０００５】このような方法を用いる装置は欧州特許出
願公開明細書第0,472,386 号から既知である。この明細
書によれば、ディジタル信号プロセッサは内部プログラ
ムメモリからの命令を解読する。ディジタル信号プロセ
ッサのソフトウェアエレメントは大規模なアプリケーシ
ョンプログラムの一部を形成し、ＣＰＵすなわちディジ
タル信号プロセッサに結合された主マイクロプロセッサ
の制御の下でこのアプリケーションプログラムの一部を
再び読み出す。この主マイクロプロセッサによって、デ
ィジタル信号プロセッサのメモリ以外のメモリにロード
されたプログラムライブラリにこのアプリケーションプ
ログラムを記憶させる。
願公開明細書第0,472,386 号から既知である。この明細
書によれば、ディジタル信号プロセッサは内部プログラ
ムメモリからの命令を解読する。ディジタル信号プロセ
ッサのソフトウェアエレメントは大規模なアプリケーシ
ョンプログラムの一部を形成し、ＣＰＵすなわちディジ
タル信号プロセッサに結合された主マイクロプロセッサ
の制御の下でこのアプリケーションプログラムの一部を
再び読み出す。この主マイクロプロセッサによって、デ
ィジタル信号プロセッサのメモリ以外のメモリにロード
されたプログラムライブラリにこのアプリケーションプ
ログラムを記憶させる。
【０００６】本発明の目的は、大規模なアプリケーショ
ンプログラムを有するディジタル信号プロセッサを用い
たシステムを、一層経済的に提供するすることであり、
特に、上述した主マイクロプロセッサを必要とすること
なくアプリケーションプログラムを含むメモリからディ
ジタル信号プロセッサのプログラムメモリに命令を転送
するのを制御せんとするものである。
ンプログラムを有するディジタル信号プロセッサを用い
たシステムを、一層経済的に提供するすることであり、
特に、上述した主マイクロプロセッサを必要とすること
なくアプリケーションプログラムを含むメモリからディ
ジタル信号プロセッサのプログラムメモリに命令を転送
するのを制御せんとするものである。
【０００７】
【課題を解決するための手段】この目的は、外部メモリ
の命令を読み出すとともに命令をプログラムメモリへ転
送するのを制御するソフトウェア階層を具えるソフトウ
ェア手段の全体をディジタル信号プロセッサのプログラ
ムメモリ内に配置することにより達成される。
の命令を読み出すとともに命令をプログラムメモリへ転
送するのを制御するソフトウェア階層を具えるソフトウ
ェア手段の全体をディジタル信号プロセッサのプログラ
ムメモリ内に配置することにより達成される。
【０００８】本発明のディジタル信号プロセッサ操作装
置は、外部メモリの命令を読み出すとともにこの命令を
プログラムメモリに転送するのを制御するようにしたソ
フトウェア階層を具えるソフトウェア手段の全体をディ
ジタル信号プロセッサのプログラムメモリ内に配置する
ことを特徴とするものである。
置は、外部メモリの命令を読み出すとともにこの命令を
プログラムメモリに転送するのを制御するようにしたソ
フトウェア階層を具えるソフトウェア手段の全体をディ
ジタル信号プロセッサのプログラムメモリ内に配置する
ことを特徴とするものである。
【０００９】したがって本発明は、基本的なＣＰＵの役
割をするソフトウェア階層を収容するためにディジタル
信号プロセッサのメモリの一部（約３０％）を用いると
いう概念に基づくものである。この方法の別の利点は、
命令を外部メモリから内部メモリに転送するための動作
時間を得ることもできることである。その理由は、一般
にディジタル信号プロセッサはマイクロプロセッサより
高速だからである。
割をするソフトウェア階層を収容するためにディジタル
信号プロセッサのメモリの一部（約３０％）を用いると
いう概念に基づくものである。この方法の別の利点は、
命令を外部メモリから内部メモリに転送するための動作
時間を得ることもできることである。その理由は、一般
にディジタル信号プロセッサはマイクロプロセッサより
高速だからである。
【００１０】上記ソフトウェア階層が、外部メモリの現
行命令を、ディジタル信号プロセッサのインタプリタに
よって解読することができる場合にはこの現行メモリを
直接プログラムメモリに転送するとともに、この現行命
令がディジタル信号プロセッサのインタプリタによって
解読することができないルーティング命令である場合に
は外部メモリの現行命令を直接処理する手段を含む場合
有利である。
行命令を、ディジタル信号プロセッサのインタプリタに
よって解読することができる場合にはこの現行メモリを
直接プログラムメモリに転送するとともに、この現行命
令がディジタル信号プロセッサのインタプリタによって
解読することができないルーティング命令である場合に
は外部メモリの現行命令を直接処理する手段を含む場合
有利である。
【００１１】上記ソフトウェア階層がスタックを保持す
る手段及び外部メモリの制御をページングする手段を含
む場合も有利である。
る手段及び外部メモリの制御をページングする手段を含
む場合も有利である。
【００１２】このような編成は非常に変更自在であり、
かつ、容易に変形することができる。その理由は、この
ような編成では、新たな命令のタイプ例えば「マイク
ロ」タイプを用いることができるようにするために、外
部命令を制御するソフトウェア階層を修正するだけでよ
いからである。
かつ、容易に変形することができる。その理由は、この
ような編成では、新たな命令のタイプ例えば「マイク
ロ」タイプを用いることができるようにするために、外
部命令を制御するソフトウェア階層を修正するだけでよ
いからである。
【００１３】
【実施例】本発明のディジタル信号プロセッサ操作装置
の操作を、例えば電話タイプの音声信号用の処理方法を
参照して説明する。この音声信号は、１２５μｓごとに
サンプルすることにより圧縮ディジタルサンプルに変換
される。このようなデータ圧縮には各サンプルに対して
非常に迅速なリアルタイム計算が要求される。しかしな
がら、本発明の装置を他のリアルタイムのディジタル計
算又は非同期モードに用いることができるのは明らかで
ある。
の操作を、例えば電話タイプの音声信号用の処理方法を
参照して説明する。この音声信号は、１２５μｓごとに
サンプルすることにより圧縮ディジタルサンプルに変換
される。このようなデータ圧縮には各サンプルに対して
非常に迅速なリアルタイム計算が要求される。しかしな
がら、本発明の装置を他のリアルタイムのディジタル計
算又は非同期モードに用いることができるのは明らかで
ある。
【００１４】図１に線図で示す本発明の装置は、命令イ
ンタプリタ２を有するディジタル信号プロセッサ１を具
える。この命令インタプリタ２によって、ディジタル信
号プロセッサ１の一部を形成するプログラムメモリ４に
記憶された命令３を実行する。この命令３は、データメ
モリ９に含まれるデータを処理し、このデータは所定の
実行命令３の制御の下で大型の外部メモリから受け取ら
れる（必要な場合このデータは、このプロセスに続いて
外部メモリに戻される）。ディジタル信号プロセッサは
通常マイクロ命令シーケンサを含む。このマイクロ命令
シーケンサはプログラムポインタを有し、このプログラ
ムポインタにより命令インタプリタ２がどの命令３を処
理する必要があるかを決定しうるようにする。この処理
を、通常高速乗算器（図示せず）を具える内部算術論理
ユニットを用いて非常によく知られた方法で行うことが
できる。
ンタプリタ２を有するディジタル信号プロセッサ１を具
える。この命令インタプリタ２によって、ディジタル信
号プロセッサ１の一部を形成するプログラムメモリ４に
記憶された命令３を実行する。この命令３は、データメ
モリ９に含まれるデータを処理し、このデータは所定の
実行命令３の制御の下で大型の外部メモリから受け取ら
れる（必要な場合このデータは、このプロセスに続いて
外部メモリに戻される）。ディジタル信号プロセッサは
通常マイクロ命令シーケンサを含む。このマイクロ命令
シーケンサはプログラムポインタを有し、このプログラ
ムポインタにより命令インタプリタ２がどの命令３を処
理する必要があるかを決定しうるようにする。この処理
を、通常高速乗算器（図示せず）を具える内部算術論理
ユニットを用いて非常によく知られた方法で行うことが
できる。
【００１５】ディジタル信号プロセッサ１は２個のメモ
リ及び２個のバス、すなわちプログラムメモリ４及びデ
ータメモリ９と、プログラムバス８及びデータバス７と
を具える。プログラムメモリ４は通常数千の命令の容量
を有する。この命令は「コード」とも称され、数字によ
って表される。
リ及び２個のバス、すなわちプログラムメモリ４及びデ
ータメモリ９と、プログラムバス８及びデータバス７と
を具える。プログラムメモリ４は通常数千の命令の容量
を有する。この命令は「コード」とも称され、数字によ
って表される。
【００１６】本発明の装置は外部メモリ５も具える。こ
の外部メモリ５はディジタル信号プロセッサ１の外部に
存在し、かつ、実行すべきアプリケーションプログラム
例えば音声データ圧縮プログラムの命令１０を含む。
の外部メモリ５はディジタル信号プロセッサ１の外部に
存在し、かつ、実行すべきアプリケーションプログラム
例えば音声データ圧縮プログラムの命令１０を含む。
【００１７】ディジタル信号プロセッサ１のプログラム
メモリ４の内部に記憶された「カーネル」と称されるソ
フトウェア階層６によって形成されたソフトウェア手段
により、命令３の代わりに命令１０をプログラムメモリ
４に順次ロードすることができる。これによっていかな
る問題も発生しない。その理由は、ディジタル信号プロ
セッサ１は一般に大型の外部メモリをアドレス指定する
とともに数個のタスクを同時に制御することもでき、こ
れらのタスクにより音声信号を実行命令３によって処理
することができ、その間これらの命令３を命令６（すな
わちある種の自己プログラミング）によって最新の状態
に維持されるからである。カーネルは、後に詳細に説明
するように飛び越し命令を用いて自身の命令を処理する
ことができ、また、この処理を命令３に送ることもでき
る。
メモリ４の内部に記憶された「カーネル」と称されるソ
フトウェア階層６によって形成されたソフトウェア手段
により、命令３の代わりに命令１０をプログラムメモリ
４に順次ロードすることができる。これによっていかな
る問題も発生しない。その理由は、ディジタル信号プロ
セッサ１は一般に大型の外部メモリをアドレス指定する
とともに数個のタスクを同時に制御することもでき、こ
れらのタスクにより音声信号を実行命令３によって処理
することができ、その間これらの命令３を命令６（すな
わちある種の自己プログラミング）によって最新の状態
に維持されるからである。カーネルは、後に詳細に説明
するように飛び越し命令を用いて自身の命令を処理する
ことができ、また、この処理を命令３に送ることもでき
る。
【００１８】関連の命令６はフリータイム間隔中に実行
される。命令インタプリタ２によるカーネルの命令６の
実行中に、命令が外部メモリ５に読み出され、プログラ
ムメモリ４に転送される。このカーネルは特に、外部メ
モリの現行命令を表すポインタを制御できる命令すなわ
ち「コード」を有する。まず現行命令１０が読み出さ
れ、バッファメモリにロードされる。次に、現行命令１
０を（カーネルの命令６によって）解読して、この現行
命令１０を命令インタプリタ２によって解読することが
できるか否かを決定する。解読できる場合、カーネルは
この命令１０を外部メモリ５からプログラムメモリ４に
直接転送する。
される。命令インタプリタ２によるカーネルの命令６の
実行中に、命令が外部メモリ５に読み出され、プログラ
ムメモリ４に転送される。このカーネルは特に、外部メ
モリの現行命令を表すポインタを制御できる命令すなわ
ち「コード」を有する。まず現行命令１０が読み出さ
れ、バッファメモリにロードされる。次に、現行命令１
０を（カーネルの命令６によって）解読して、この現行
命令１０を命令インタプリタ２によって解読することが
できるか否かを決定する。解読できる場合、カーネルは
この命令１０を外部メモリ５からプログラムメモリ４に
直接転送する。
【００１９】逆に、現行命令１０が、ディジタル信号プ
ロセッサ１の命令インタプリタ２によって解読すること
ができない（外部メモリ５の非連続アドレスすなわち次
の飛び越しを伴う条件付きコードを飛び越す）ルーティ
ング命令である場合、現行命令１０は命令インタプリタ
２によって実行することができる命令１０を再び見つけ
るまで、カーネル自身によって解読され（例えば新規の
アドレスを”ＧＯ ＴＯ”タイプの命令１０に応じて外
部メモリ５に配置する必要があることを意味する。）か
つ実行される。したがって、カーネルは命令１０に対す
るエディタとなるとともにインタプリタとなる。
ロセッサ１の命令インタプリタ２によって解読すること
ができない（外部メモリ５の非連続アドレスすなわち次
の飛び越しを伴う条件付きコードを飛び越す）ルーティ
ング命令である場合、現行命令１０は命令インタプリタ
２によって実行することができる命令１０を再び見つけ
るまで、カーネル自身によって解読され（例えば新規の
アドレスを”ＧＯ ＴＯ”タイプの命令１０に応じて外
部メモリ５に配置する必要があることを意味する。）か
つ実行される。したがって、カーネルは命令１０に対す
るエディタとなるとともにインタプリタとなる。
【００２０】所定の命令１０をこのように実行する手段
をカーネルに設けるために、本発明の装置は追加のスタ
ックを保持するスタックポインタを具える。ディジタル
信号プロセッサ１のスタックの大きさが非常に小さいの
で、追加のスタックを用いるためにはプログラムの形態
で外部メモリ５からプログラムメモリ４に転送するよう
に制御することが特に必要となる。データメモリ９の一
部を、この追加のスタックを収容するのに用いることが
できるが、これを外部メモリ５内に配置することもでき
る。
をカーネルに設けるために、本発明の装置は追加のスタ
ックを保持するスタックポインタを具える。ディジタル
信号プロセッサ１のスタックの大きさが非常に小さいの
で、追加のスタックを用いるためにはプログラムの形態
で外部メモリ５からプログラムメモリ４に転送するよう
に制御することが特に必要となる。データメモリ９の一
部を、この追加のスタックを収容するのに用いることが
できるが、これを外部メモリ５内に配置することもでき
る。
【００２１】カーネルは、外部メモリ５における制御を
ページングする（すなわちレジスタを外部メモリ５の現
行ページ番号でロードする）命令も含む。
ページングする（すなわちレジスタを外部メモリ５の現
行ページ番号でロードする）命令も含む。
【００２２】（主プログラムを呼び出し、戻す）プログ
ラム１０のサブルーチンもカーネル６によって制御され
ることは明らかである。この制御は、条件付き又は無条
件飛越しの制御と同様の操作に関連する。
ラム１０のサブルーチンもカーネル６によって制御され
ることは明らかである。この制御は、条件付き又は無条
件飛越しの制御と同様の操作に関連する。
【００２３】カーネルの動作を、図３のフローチャート
を参照して詳細に説明する。所定の瞬時にカーネルが外
部メモリ５（図１）の命令１０（図１）を読み出す。こ
の動作をブロック１９において”ＲＥＡＤ”で示す。次
に、この命令はカーネルによって解読され（ブロック２
０において”ＤＥＣＯＤ”で示す）、この命令が標準命
令（”ＳＴＤ”）であるか分岐命令（”ＦＬＯＷ”）で
あるかを検査するためのテストが行われる（菱形２１に
おいて”ＩＮＳＴＲ”で示す）。このテストをコードを
表す番号に基づいて行うことができ、例えばこの番号
を、分岐コードを規定するすべての番号を含む表の内容
と比較する。この命令が標準命令（”ＳＴＤ”）である
場合、アプリケーション命令用に保持されるプログラム
メモリ４（図１）の一部にロードされているか否かを決
定するための第２のテストが行われる（菱形２２におい
て”ＡＰＰＬ”で示す）。アプリケーション命令がロー
ドされている場合（”Ｙ”）、プログラムメモリ４が含
むすべての命令が実行され（ブロック２４において”Ｅ
ＸＥＣ”で示す）、これらすべての命令が実行された後
には命令はプログラムメモリ４からロードされない。次
に外部メモリ５（図１）からの命令がプログラムメモリ
４にロードされる。実行命令３を実行するために、カー
ネルはプログラムメモリ４に転送された命令に続いて分
岐命令に置き換えられ、この分岐命令は転送された命令
が実行されるとカーネルに戻される。その後ディジタル
信号プロセッサ１のプログラムポインタに、転送された
命令セットの開始を示す値が与えられる。この際これら
の命令が実行され、その後、命令後に置き換えられた分
岐命令のためにプログラムポインタは再びカーネルに戻
される。テスト２２においてプログラムメモリ４（図
１）がロードされていない場合すなわちまだ空きがある
場合、外部メモリ５（図１）からの命令１０がプログラ
ムメモリ４（図１）の関連の空所に瞬時にロードされ
る。このロード動作の後、プログラムによって外部メモ
リ５（図１）の次の命令の読み出し（ブロック１９）が
行われ（この際プログラムポインタが増加する）、処理
が続けられる。
を参照して詳細に説明する。所定の瞬時にカーネルが外
部メモリ５（図１）の命令１０（図１）を読み出す。こ
の動作をブロック１９において”ＲＥＡＤ”で示す。次
に、この命令はカーネルによって解読され（ブロック２
０において”ＤＥＣＯＤ”で示す）、この命令が標準命
令（”ＳＴＤ”）であるか分岐命令（”ＦＬＯＷ”）で
あるかを検査するためのテストが行われる（菱形２１に
おいて”ＩＮＳＴＲ”で示す）。このテストをコードを
表す番号に基づいて行うことができ、例えばこの番号
を、分岐コードを規定するすべての番号を含む表の内容
と比較する。この命令が標準命令（”ＳＴＤ”）である
場合、アプリケーション命令用に保持されるプログラム
メモリ４（図１）の一部にロードされているか否かを決
定するための第２のテストが行われる（菱形２２におい
て”ＡＰＰＬ”で示す）。アプリケーション命令がロー
ドされている場合（”Ｙ”）、プログラムメモリ４が含
むすべての命令が実行され（ブロック２４において”Ｅ
ＸＥＣ”で示す）、これらすべての命令が実行された後
には命令はプログラムメモリ４からロードされない。次
に外部メモリ５（図１）からの命令がプログラムメモリ
４にロードされる。実行命令３を実行するために、カー
ネルはプログラムメモリ４に転送された命令に続いて分
岐命令に置き換えられ、この分岐命令は転送された命令
が実行されるとカーネルに戻される。その後ディジタル
信号プロセッサ１のプログラムポインタに、転送された
命令セットの開始を示す値が与えられる。この際これら
の命令が実行され、その後、命令後に置き換えられた分
岐命令のためにプログラムポインタは再びカーネルに戻
される。テスト２２においてプログラムメモリ４（図
１）がロードされていない場合すなわちまだ空きがある
場合、外部メモリ５（図１）からの命令１０がプログラ
ムメモリ４（図１）の関連の空所に瞬時にロードされ
る。このロード動作の後、プログラムによって外部メモ
リ５（図１）の次の命令の読み出し（ブロック１９）が
行われ（この際プログラムポインタが増加する）、処理
が続けられる。
【００２４】テスト２１の後外部メモリ５の命令の読み
出しが分岐すなわち”ＦＬＯＷ”命令の場合、アプリケ
ーション命令用に保持されるプログラムメモリ４（図
１）の一部が空きであるか否かを決定するための第２の
テストが行われる（菱形２３において”ＡＰＰＬ”で示
す）。アプリケーション命令が空である（”Ｙ”）場合
（許容されるとしてもこのことは比較的稀である）、ブ
ロック２７（”ＳＩＭＵＬ”）で直接処理が行われる。
アプリケーション命令が空でない（”Ｎ”）場合、プロ
グラムメモリ４（図１）が含む命令が実行され（ブロッ
ク２５において”ＥＸＥＣ”で示す）、プログラムメモ
リ４（図１）に転送された命令に続くディジタル信号プ
ロセッサ１（図１）の分岐命令はカーネルに戻される。
その後ブロック２７”ＳＩＭＵＬ”が続き、ブロック２
７において外部メモリ５（図１）からの命令がシミュレ
ートされ、すなわちカーネルによって直接実行される。
この目的ためにカーネルは数個の命令を具え、例えば外
部プログラムで読み出された分岐条件が満足されている
か否かを解読する（外部プログラムの必要な値を求め
る）とともに、外部プログラムにおいて実行されるべき
命令が継続されているのを見つけるアドレスを決定す
る。外部プログラムの命令を例えば、命令１０（図１）
の非連続アドレスを引用する”ＧＯ ＴＯ”命令とする
ことができる。この際のシミュレーションは、外部プロ
グラム用のスタックポインタの新たな値をロードし（、
戻すために前の値を記憶し）、続いてこの新しいアドレ
スにおける命令１０（図１）を読み出すことにある。こ
の読み出しはブロック１９の”ＲＥＡＤ”で行われ、こ
の場合上述した処理は、ある命令が再び追跡又は飛び越
されすなわち命令が呼び出し又は戻されるまで継続され
る。命令が”ＳＵＢＲＯＵＴＩＮＥ”命令である場合、
カーネルはカーネルのスタックの次の連続命令に対する
ポインタを記憶し、スタックポインタを増分する。その
後カーネルは”ＧＯ ＴＯ”命令をシミュレートするの
に用いられるプロシージャを実行する。命令が”ＲＥＴ
ＵＲＮ ＦＲＯＭ ＳＵＢＲＯＵＴＩＮＥ”命令である
場合、カーネルはスタックポインタを増分し、スタック
から戻りアドレスを読み出し、この”ＧＯＴＯ”アドレ
スを実行する。
出しが分岐すなわち”ＦＬＯＷ”命令の場合、アプリケ
ーション命令用に保持されるプログラムメモリ４（図
１）の一部が空きであるか否かを決定するための第２の
テストが行われる（菱形２３において”ＡＰＰＬ”で示
す）。アプリケーション命令が空である（”Ｙ”）場合
（許容されるとしてもこのことは比較的稀である）、ブ
ロック２７（”ＳＩＭＵＬ”）で直接処理が行われる。
アプリケーション命令が空でない（”Ｎ”）場合、プロ
グラムメモリ４（図１）が含む命令が実行され（ブロッ
ク２５において”ＥＸＥＣ”で示す）、プログラムメモ
リ４（図１）に転送された命令に続くディジタル信号プ
ロセッサ１（図１）の分岐命令はカーネルに戻される。
その後ブロック２７”ＳＩＭＵＬ”が続き、ブロック２
７において外部メモリ５（図１）からの命令がシミュレ
ートされ、すなわちカーネルによって直接実行される。
この目的ためにカーネルは数個の命令を具え、例えば外
部プログラムで読み出された分岐条件が満足されている
か否かを解読する（外部プログラムの必要な値を求め
る）とともに、外部プログラムにおいて実行されるべき
命令が継続されているのを見つけるアドレスを決定す
る。外部プログラムの命令を例えば、命令１０（図１）
の非連続アドレスを引用する”ＧＯ ＴＯ”命令とする
ことができる。この際のシミュレーションは、外部プロ
グラム用のスタックポインタの新たな値をロードし（、
戻すために前の値を記憶し）、続いてこの新しいアドレ
スにおける命令１０（図１）を読み出すことにある。こ
の読み出しはブロック１９の”ＲＥＡＤ”で行われ、こ
の場合上述した処理は、ある命令が再び追跡又は飛び越
されすなわち命令が呼び出し又は戻されるまで継続され
る。命令が”ＳＵＢＲＯＵＴＩＮＥ”命令である場合、
カーネルはカーネルのスタックの次の連続命令に対する
ポインタを記憶し、スタックポインタを増分する。その
後カーネルは”ＧＯ ＴＯ”命令をシミュレートするの
に用いられるプロシージャを実行する。命令が”ＲＥＴ
ＵＲＮ ＦＲＯＭ ＳＵＢＲＯＵＴＩＮＥ”命令である
場合、カーネルはスタックポインタを増分し、スタック
から戻りアドレスを読み出し、この”ＧＯＴＯ”アドレ
スを実行する。
【００２５】図２に示すテレマティック端末はバス１３
によって連結された以下の素子を具える。 −電話加入者線１８に結合されたモデム１２ −ディジタル信号プロセッサ１１（ＤＳＰ） −主メモリ１５ −表示スクリーン１７に結合された映像処理装置１４
（例えば専用回路（「専用特定集積回路」） 従来のマイクロプロセッサは設けられてなく、このため
にディジタル信号プロセッサ１１は信号圧縮動作だけで
なく電話端末の動作も制御する必要がある。この制御は
主メモリ１５に記憶されたプログラムによりプロセッサ
で行われ、このプログラムは上述した方法で連続する部
分でプロセッサの内部メモリにロードされる。バス１３
はディジタル信号プロセッサ１１とテレマティック端末
のキーボード１６とも結合する。
によって連結された以下の素子を具える。 −電話加入者線１８に結合されたモデム１２ −ディジタル信号プロセッサ１１（ＤＳＰ） −主メモリ１５ −表示スクリーン１７に結合された映像処理装置１４
（例えば専用回路（「専用特定集積回路」） 従来のマイクロプロセッサは設けられてなく、このため
にディジタル信号プロセッサ１１は信号圧縮動作だけで
なく電話端末の動作も制御する必要がある。この制御は
主メモリ１５に記憶されたプログラムによりプロセッサ
で行われ、このプログラムは上述した方法で連続する部
分でプロセッサの内部メモリにロードされる。バス１３
はディジタル信号プロセッサ１１とテレマティック端末
のキーボード１６とも結合する。
【図１】実行すべき命令を含む外部メモリに結合された
ディジタル信号プロセッサを具える本発明のディジタル
信号プロセッサ装置の一部を線図的に示す。
ディジタル信号プロセッサを具える本発明のディジタル
信号プロセッサ装置の一部を線図的に示す。
【図２】表示スクリーン及びディジタル信号プロセッサ
を具えるテレマティック端末を線図的に示す。
を具えるテレマティック端末を線図的に示す。
【図３】外部メモリの命令を読み出すとともにこの命令
をプログラムメモリに転送するように制御するソフトウ
ェア手段の動作を説明する機能ダイヤグラムである。
をプログラムメモリに転送するように制御するソフトウ
ェア手段の動作を説明する機能ダイヤグラムである。
１，１１ ディジタル信号プロセッサ ２ 命令インタプリタ ３，１０ 命令 ４ プログラムメモリ ５ 外部メモリ ６ ソフトウェア階層 ７ データバス ８ プログラムバス ９ データメモリ １２ モデム １３ バス １４ 映像表示装置 １５ 主記憶装置 １６ キーボード １７ 表示スクリーン １８ 電話加入者線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイ ジロン フランス国 72230 ミュルサーン リュ ドゥ スタート 10 (72)発明者 マリー グド フランス国 72000 ル マン リュ ポ ウル バレリ ４
Claims (6)
- 【請求項１】 マイクロ命令シーケンサと、内蔵プログ
ラムメモリに記憶された命令を実行するように構成され
た命令インタプリタとを有するディジタル信号プロセッ
サを操作するディジタル信号プロセッサ操作方法であっ
て、外部メモリからこのディジタル信号プロセッサに命
令を転送するに当たり、前記外部メモリから命令を読み
出し、前記プログラムメモリに記憶されたコードのシー
ケンスの制御の下で、前記命令を前記プログラムメモリ
に転送することを特徴とするディジタル信号プロセッサ
操作方法。 - 【請求項２】 マイクロ命令シーケンサ及び内蔵プログ
ラムメモリに記憶された命令を実行するように構成され
た命令インタプリタを有するディジタル信号プロセッサ
と、このディジタル信号プロセッサの外部に設けられる
とともに実行すべき命令を含む外部メモリとを具えるデ
ィジタル信号プロセッサ操作装置において、前記ディジ
タル信号プロセッサ操作装置は、前記ディジタル信号プ
ロセッサのプログラムメモリに記憶されたコードのシー
ケンスを具え、このコードのシーケンスを用いて、前記
外部メモリからの命令を読み出し、前記プログラムメモ
リへの転送を制御し、これらの実行を開始するようにし
たことを特徴とするディジタル信号プロセッサ操作装
置。 - 【請求項３】 前記コードのシーケンスを用いて、前記
ディジタル信号プロセッサの外部メモリから前記プログ
ラムメモリに現行命令を転送し、この現行命令が前記デ
ィジタル信号プロセッサのインタプリタによって解読す
ることができるか否かテストし、解読することができる
場合には前記命令インタプリタの制御命令を転送して前
記現行命令を実行し、前記現行命令を実行した後に前記
制御命令を元に戻して前記コードのシーケンスからのコ
ードを処理するようにしたことを特徴とする請求項２記
載のディジタル信号プロセッサ操作装置。 - 【請求項４】 前記コードのシーケンスを用いて、前記
ディジタル信号プロセッサの外部メモリからの現行命令
を前記ディジタル信号プロセッサのインタプリタによっ
て解読することができるか否かテストし、解読すること
ができない場合には前記現行命令の処理をシミュレート
することを特徴とする請求項２又は３記載のディジタル
信号プロセッサ操作装置。 - 【請求項５】 前記コードのシーケンスはスタック制御
命令を含むことを特徴とする請求項２から４のうちのい
ずれか１項に記載のディジタル信号プロセッサ操作装
置。 - 【請求項６】 前記コードのシーケンスは、前記外部メ
モリの制御をページングする命令を含むことを特徴とす
る請求項２から５のうちのいずれか１項に記載のディジ
タル信号プロセッサ操作装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9308002A FR2708359A1 (fr) | 1993-06-30 | 1993-06-30 | Procédé pour exploiter un processeur numérique de signal et dispositif mettant en Óoeuvre le procédé. |
| FR9308002 | 1993-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728643A true JPH0728643A (ja) | 1995-01-31 |
Family
ID=9448748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6149455A Pending JPH0728643A (ja) | 1993-06-30 | 1994-06-30 | ディジタル信号プロセッサ操作方法及びその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5724534A (ja) |
| EP (1) | EP0632395B1 (ja) |
| JP (1) | JPH0728643A (ja) |
| DE (1) | DE69424344T2 (ja) |
| FR (1) | FR2708359A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE42625E1 (en) | 1990-03-13 | 2011-08-16 | The Regents Of The University Of California | Endovascular electrolytically detachable wire and tip for the formation of thrombus in arteries, veins, aneurysms, vascular malformations and arteriovenous fistulas |
| US6083220A (en) | 1990-03-13 | 2000-07-04 | The Regents Of The University Of California | Endovascular electrolytically detachable wire and tip for the formation of thrombus in arteries, veins, aneurysms, vascular malformations and arteriovenous fistulas |
| USRE41029E1 (en) | 1990-03-13 | 2009-12-01 | The Regents Of The University Of California | Endovascular electrolytically detachable wire and tip for the formation of thrombus in arteries, veins, aneurysms, vascular malformations and arteriovenous fistulas |
| US6192469B1 (en) * | 1996-09-17 | 2001-02-20 | Standard Microsystems Corporation | Relocatable code storage in an integrated circuit with an embedded microprocessor |
| US6711205B1 (en) | 1998-09-25 | 2004-03-23 | Intel Corporation | Tone detector for use in a modem |
| US6374312B1 (en) * | 1998-09-25 | 2002-04-16 | Intel Corporation | System for dedicating a host processor to running one of a plurality of modem programs and dedicating a DSP to running another one of the modem programs |
| US6502138B2 (en) * | 1998-09-25 | 2002-12-31 | Intel Corporation | Modem with code execution adapted to symbol rate |
| US6490628B2 (en) * | 1998-09-25 | 2002-12-03 | Intel Corporation | Modem using a digital signal processor and a signal based command set |
| US6661848B1 (en) | 1998-09-25 | 2003-12-09 | Intel Corporation | Integrated audio and modem device |
| US6625208B2 (en) * | 1998-09-25 | 2003-09-23 | Intel Corporation | Modem using batch processing of signal samples |
| US6711206B1 (en) | 1998-09-25 | 2004-03-23 | Intel Corporation | Modem using a digital signal processor and separate transmit and receive sequencers |
| US6789097B2 (en) | 2001-07-09 | 2004-09-07 | Tropic Networks Inc. | Real-time method for bit-reversal of large size arrays |
| RU2461887C1 (ru) * | 2011-08-10 | 2012-09-20 | Федеральное Государственное Унитарное Предприятие Ордена Трудового Красного Знамени Научно-Исследовательский Институт Радио (Фгуп Ниир) | Способ передачи информации на мобильный терминал для обеспечения безопасности жизнедеятельности абонентов |
| US20150026659A1 (en) * | 2013-07-19 | 2015-01-22 | Frank Ding | System and method for programming and controlling instruments |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3478322A (en) * | 1967-05-23 | 1969-11-11 | Ibm | Data processor employing electronically changeable control storage |
| US3735363A (en) * | 1971-04-07 | 1973-05-22 | Burroughs Corp | Information processing system employing stored microprogrammed processors and access free field memories |
| US4166289A (en) * | 1977-09-13 | 1979-08-28 | Westinghouse Electric Corp. | Storage controller for a digital signal processing system |
| JPS5474651A (en) * | 1977-11-28 | 1979-06-14 | Toshiba Corp | Stack control system |
| US4204252A (en) * | 1978-03-03 | 1980-05-20 | Digital Equipment Corporation | Writeable control store for use in a data processing system |
| JPS63296151A (ja) * | 1987-05-27 | 1988-12-02 | Nec Corp | ペ−ジ機能付記憶装置 |
| EP0551934A2 (en) * | 1987-06-05 | 1993-07-21 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processor |
| US5247627A (en) * | 1987-06-05 | 1993-09-21 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processor with conditional branch decision unit and storage of conditional branch decision results |
| US4926355A (en) * | 1987-07-02 | 1990-05-15 | General Datacomm, Inc. | Digital signal processor architecture with an ALU and a serial processing section operating in parallel |
| CA1311063C (en) * | 1988-12-16 | 1992-12-01 | Tokumichi Murakami | Digital signal processor |
| JPH02294734A (ja) * | 1989-05-10 | 1990-12-05 | Hitachi Ltd | 情報処理装置 |
| US5218710A (en) * | 1989-06-19 | 1993-06-08 | Pioneer Electronic Corporation | Audio signal processing system having independent and distinct data buses for concurrently transferring audio signal data to provide acoustic control |
| JPH0337723A (ja) * | 1989-07-05 | 1991-02-19 | Hitachi Ltd | 情報処理装置 |
| EP0843254A3 (en) * | 1990-01-18 | 1999-08-18 | National Semiconductor Corporation | Integrated digital signal processor/general purpose CPU with shared internal memory |
| US5450553A (en) * | 1990-06-15 | 1995-09-12 | Kabushiki Kaisha Toshiba | Digital signal processor including address generation by execute/stop instruction designated |
| US5442764A (en) * | 1990-08-20 | 1995-08-15 | Texas Instruments Incorporated | Digital signal processing having improved execution efficiency |
| DE69228980T2 (de) * | 1991-12-06 | 1999-12-02 | National Semiconductor Corp., Santa Clara | Integriertes Datenverarbeitungssystem mit CPU-Kern und unabhängigem parallelen, digitalen Signalprozessormodul |
-
1993
- 1993-06-30 FR FR9308002A patent/FR2708359A1/fr active Pending
-
1994
- 1994-06-22 EP EP94201778A patent/EP0632395B1/fr not_active Expired - Lifetime
- 1994-06-22 DE DE69424344T patent/DE69424344T2/de not_active Expired - Fee Related
- 1994-06-27 US US08/266,048 patent/US5724534A/en not_active Expired - Fee Related
- 1994-06-30 JP JP6149455A patent/JPH0728643A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5724534A (en) | 1998-03-03 |
| DE69424344T2 (de) | 2000-12-07 |
| DE69424344D1 (de) | 2000-06-15 |
| FR2708359A1 (fr) | 1995-02-03 |
| EP0632395A1 (fr) | 1995-01-04 |
| EP0632395B1 (fr) | 2000-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649470B2 (ja) | データ処理装置 | |
| US5430862A (en) | Emulation of CISC instructions by RISC instructions using two pipelined stages for overlapped CISC decoding and RISC execution | |
| US9032185B2 (en) | Active memory command engine and method | |
| JPH0728643A (ja) | ディジタル信号プロセッサ操作方法及びその装置 | |
| US3775756A (en) | Programmable special purpose processor having simultaneous execution and instruction and data access | |
| JPH11508710A (ja) | 設計確認用疑似ランダム命令を生成するためのシステム、及びその方法 | |
| JPS63301339A (ja) | コンピュ−タ装置 | |
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| JPH05204644A (ja) | データ処理装置 | |
| US6986028B2 (en) | Repeat block with zero cycle overhead nesting | |
| US20020184566A1 (en) | Register pointer trap | |
| JPS62115542A (ja) | 情報処理装置 | |
| JP3768516B1 (ja) | マルチプロセッサシステムとそのシステムにおけるプログラム実行方法 | |
| KR100188374B1 (ko) | 연산처리장치 | |
| JP3211423B2 (ja) | 分岐命令実行方法および分岐命令実行装置 | |
| US5664167A (en) | Microprogrammed timer processor having a variable loop resolution architecture | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JP2842930B2 (ja) | 半導体集積回路試験装置のテストプロセッサに用いられる命令読み出し回路 | |
| JPS6230455B2 (ja) | ||
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JP2637770B2 (ja) | マイクロコンピュータ | |
| JPH1196007A (ja) | プロセッサの戻り番地読み出し制御方法及びプロセッサ | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| EP0401745A2 (en) | Data processor for high-speed access to stack area data |