JPH0728510B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0728510B2 JPH0728510B2 JP1305501A JP30550189A JPH0728510B2 JP H0728510 B2 JPH0728510 B2 JP H0728510B2 JP 1305501 A JP1305501 A JP 1305501A JP 30550189 A JP30550189 A JP 30550189A JP H0728510 B2 JPH0728510 B2 JP H0728510B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- backup
- circuit
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、Ｃ−MOS回路へのバックアップ機能を有する
電子機器の電源装置に関し、特に電源スイッチオン状態
でのＣ−MOS回路のラッチアップ防止手段に関する。
電子機器の電源装置に関し、特に電源スイッチオン状態
でのＣ−MOS回路のラッチアップ防止手段に関する。
［従来の技術］ 従来、バックアップを要する電子機器に電力を供給する
手段として、 （１）第３図（実開昭60−25346号の第１図に相当）に
示す回路、 （２）第２図（実開昭60−25346号の第２図に相当）に
示す回路が用いられていた。
手段として、 （１）第３図（実開昭60−25346号の第１図に相当）に
示す回路、 （２）第２図（実開昭60−25346号の第２図に相当）に
示す回路が用いられていた。
［発明が解決しようとする課題］ しかし、（１）の回路では、パワースイッチ26をオフに
し、主電源20からの電力を供給しないときにも内蔵電池
25からバックアップを要する回路へバックアップ用端子
28から電力を供給し続けるので、内蔵電池25の消耗が早
い。
し、主電源20からの電力を供給しないときにも内蔵電池
25からバックアップを要する回路へバックアップ用端子
28から電力を供給し続けるので、内蔵電池25の消耗が早
い。
さらに、（２）の回路では、主電源39から電力を供給さ
れるとき、パワースイッチ46から端子41を介して接続さ
れる端子47と、パワースイッチ46と非連動の端子40から
整流ダイオード42を介して接続されるバックアップ用端
子48との間に整流ダイオード42による電位差（約0.7V）
が生じる。一般にバックアップを要する回路（たとえば
Ｃ−MOSRAM）と、バックアップを要しない電子回路と
は、第２図に表した点線の信号線で結合されているた
め、パワースイッチ46がオンの期間、Ｃ−MOSRAM回路と
バックアップ不要の電子回路との間で電位差が生じ、例
えばＣ−MOSRAMの出力が前記電子回路に接続されている
場合に、CMOSRAMハイレベル出力電圧は前記電子回路に
印加される電圧により吸い上げられＣ−MOSRAMのハイレ
ベル入力電圧より＋0.7［Ｖ］高くなってしまい、Ｃ−M
OSRAMがラッチアップを起こしてしまうという不具合点
があった。
れるとき、パワースイッチ46から端子41を介して接続さ
れる端子47と、パワースイッチ46と非連動の端子40から
整流ダイオード42を介して接続されるバックアップ用端
子48との間に整流ダイオード42による電位差（約0.7V）
が生じる。一般にバックアップを要する回路（たとえば
Ｃ−MOSRAM）と、バックアップを要しない電子回路と
は、第２図に表した点線の信号線で結合されているた
め、パワースイッチ46がオンの期間、Ｃ−MOSRAM回路と
バックアップ不要の電子回路との間で電位差が生じ、例
えばＣ−MOSRAMの出力が前記電子回路に接続されている
場合に、CMOSRAMハイレベル出力電圧は前記電子回路に
印加される電圧により吸い上げられＣ−MOSRAMのハイレ
ベル入力電圧より＋0.7［Ｖ］高くなってしまい、Ｃ−M
OSRAMがラッチアップを起こしてしまうという不具合点
があった。
本発明の目的は、上記課題を鑑み、内蔵電池の消費を抑
えるとともに、バックアップを要する回路とバックアッ
プを要しない電子回路との間に生じる電位差によるラッ
チアップ発生を防止することにある。
えるとともに、バックアップを要する回路とバックアッ
プを要しない電子回路との間に生じる電位差によるラッ
チアップ発生を防止することにある。
［課題を解決するための手段］ 本発明の電源装置は、 電源スイッチ（15,46）がオンされたときにコンセント
からの電力をバックアップ不要な電子回路に前記電源ス
イッチを介して供給する主電源（3,39）と、 前記コンセントからの電力供給があるときに前記電源ス
イッチを介さずに前記主電源の出力を前記電子回路と信
号線で接続されたバックアップを要するＣ−MOS回路に
供給する整流ダイオード（6,42）と、 前記コンセントからの電力供給がとだえたときに前記Ｃ
−MOS回路にバックアップ電力を供給するバックアップ
用電源（14,45）とを有する電源装置において、 前記電子回路が電力供給される端子（17）と前記Ｃ−MO
S回路が電力供給される端子（16）との間に、前記コン
セントからの電力供給がありかつ前記電源スイッチがオ
ンされたときに前記Ｃ−MOS回路に電力を供給するよう
制御されるスイッチング素子（７）を備えたことを特徴
とする。
からの電力をバックアップ不要な電子回路に前記電源ス
イッチを介して供給する主電源（3,39）と、 前記コンセントからの電力供給があるときに前記電源ス
イッチを介さずに前記主電源の出力を前記電子回路と信
号線で接続されたバックアップを要するＣ−MOS回路に
供給する整流ダイオード（6,42）と、 前記コンセントからの電力供給がとだえたときに前記Ｃ
−MOS回路にバックアップ電力を供給するバックアップ
用電源（14,45）とを有する電源装置において、 前記電子回路が電力供給される端子（17）と前記Ｃ−MO
S回路が電力供給される端子（16）との間に、前記コン
セントからの電力供給がありかつ前記電源スイッチがオ
ンされたときに前記Ｃ−MOS回路に電力を供給するよう
制御されるスイッチング素子（７）を備えたことを特徴
とする。
［実施例］ 第１図は、本発明の実施例の電源装置を示す回路図であ
る。１は電源プラグ、２は電源コードである。また、主
電源３は、パワースイッチ15に連動して電力を供給する
出力端子５と、パワースイッチ15に連動せず電源プラグ
１がコンセントに差し込まれている限り電力を供給する
出力端子４とを持つ。また、６は整流ダイオード、12、
13は逆流防止ダイオード、７、11はスイッチングトラン
ジスタ、８、９、10は抵抗、14は電池、16はバックアッ
プを要するＣ−MOS回路へ電力を供給するバックアップ
用端子、17はバックアップ不要の電子回路へ電力を供給
する端子である。
る。１は電源プラグ、２は電源コードである。また、主
電源３は、パワースイッチ15に連動して電力を供給する
出力端子５と、パワースイッチ15に連動せず電源プラグ
１がコンセントに差し込まれている限り電力を供給する
出力端子４とを持つ。また、６は整流ダイオード、12、
13は逆流防止ダイオード、７、11はスイッチングトラン
ジスタ、８、９、10は抵抗、14は電池、16はバックアッ
プを要するＣ−MOS回路へ電力を供給するバックアップ
用端子、17はバックアップ不要の電子回路へ電力を供給
する端子である。
第１図において、次の３つの場合がある。
（１）電源プラグ１がコンセントに差し込まれていない
場合、あるいは、電源プラグ１がコンセントに差し込ま
れていても停電の場合には、整流ダイオード12、13を介
して電池14からバックアップ用端子16へ電力が供給さ
れ、バックアップを要するＣ−MOS回路（例えばＣ−MOS
RAM）がバックアップされる。
場合、あるいは、電源プラグ１がコンセントに差し込ま
れていても停電の場合には、整流ダイオード12、13を介
して電池14からバックアップ用端子16へ電力が供給さ
れ、バックアップを要するＣ−MOS回路（例えばＣ−MOS
RAM）がバックアップされる。
（２）電源プラグ１から電力が供給されるが、パワース
イッチ15がオフの場合は、出力端子４から整流ダイオー
ド６を介してバックアップ用端子16へ電力が供給され、
（１）同様Ｃ−MOS回路がバックアップされる。
イッチ15がオフの場合は、出力端子４から整流ダイオー
ド６を介してバックアップ用端子16へ電力が供給され、
（１）同様Ｃ−MOS回路がバックアップされる。
（３）パワースイッチ15をオンし、主電源３の出力端子
５から電力を供給される場合、スイッチングトランジス
タ７、11がそれぞれオンし、スイッチングトランジスタ
７のエミッタ−コレクタ間電圧ＶCEは高くて0.2Vであ
り、整流ダイオード６のアノード−カソード間電圧（約
0.7V）より小さいため、整流ダイオード６がオフし、バ
ックアップ電池14の正極端子電圧よりスイッチングトラ
ンジスタ７のコレクタ電圧が高いので、整流ダイオード
12、13がオフし、電池14からは電力が供給されない。結
局、バックアップ不要の電子回路には、主電源３の出力
電圧がそのまま印加され、バックアップを要するＣ−MO
S回路には、（主電源３の出力電圧）−（スイッチング
トランジスタ７のＶCE）が印加される。
５から電力を供給される場合、スイッチングトランジス
タ７、11がそれぞれオンし、スイッチングトランジスタ
７のエミッタ−コレクタ間電圧ＶCEは高くて0.2Vであ
り、整流ダイオード６のアノード−カソード間電圧（約
0.7V）より小さいため、整流ダイオード６がオフし、バ
ックアップ電池14の正極端子電圧よりスイッチングトラ
ンジスタ７のコレクタ電圧が高いので、整流ダイオード
12、13がオフし、電池14からは電力が供給されない。結
局、バックアップ不要の電子回路には、主電源３の出力
電圧がそのまま印加され、バックアップを要するＣ−MO
S回路には、（主電源３の出力電圧）−（スイッチング
トランジスタ７のＶCE）が印加される。
（３）の場合、バックアップ用端子16に供給される電圧
と、端子17に供給される電圧との間の電位差は、スイッ
チングトランジスタ７のエミッタ−コレクタ間電圧ＶCE
によるが、ＶCEは高々0.2Vであり、Ｃ−MOS回路とバッ
クアップ不要の回路との間の電位差はほとんど生じず、
Ｃ−MOS回路がラッチアップすることがない。
と、端子17に供給される電圧との間の電位差は、スイッ
チングトランジスタ７のエミッタ−コレクタ間電圧ＶCE
によるが、ＶCEは高々0.2Vであり、Ｃ−MOS回路とバッ
クアップ不要の回路との間の電位差はほとんど生じず、
Ｃ−MOS回路がラッチアップすることがない。
［発明の効果］ 本発明によれば、Ｃ−MOS回路のラッチアップを防止
し、Ｃ−MOS回路への電力供給を確実に行うことができ
るという効果を有する。
し、Ｃ−MOS回路への電力供給を確実に行うことができ
るという効果を有する。
第１図は、本発明の実施例を示す回路図。 第２図は、従来の電源装置を示す回路図。 第３図は、従来の電源装置を示す回路図。 ６……整流ダイオード ７……スイッチングトランジスタ 14……電池 15……パワースイッチ 16……バックアップ用端子 17……端子
Claims (1)
- 【請求項１】電源スイッチがオンされたときにコンセン
トからの電力をバックアップ不要な電子回路に前記電源
スイッチを介して供給する主電源と、 前記コンセントからの電力供給があるときに前記電源ス
イッチを介さずに前記主電源の出力を前記電子回路と信
号線で接続されたバックアップを要するＣ−MOS回路に
供給する整流ダイオードと、 前記コンセントからの電力供給がとだえたときに前記Ｃ
−MOS回路にバックアップ電力を供給するバックアップ
用電源とを有する電源装置において、 前記電子回路が電力供給される端子と前記Ｃ−MOS回路
が電力供給される端子との間に、前記コンセントからの
電力供給がありかつ前記電源スイッチがオンされたとき
に前記Ｃ−MOS回路に電力を供給するよう制御されるス
イッチング素子を備えたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305501A JPH0728510B2 (ja) | 1989-11-24 | 1989-11-24 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305501A JPH0728510B2 (ja) | 1989-11-24 | 1989-11-24 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02168826A JPH02168826A (ja) | 1990-06-28 |
| JPH0728510B2 true JPH0728510B2 (ja) | 1995-03-29 |
Family
ID=17945916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1305501A Expired - Lifetime JPH0728510B2 (ja) | 1989-11-24 | 1989-11-24 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520142U (ja) * | 1991-08-23 | 1993-03-12 | オムロン株式会社 | コンピユータ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025346U (ja) * | 1983-07-26 | 1985-02-21 | 富士通株式会社 | 電源供給装置 |
-
1989
- 1989-11-24 JP JP1305501A patent/JPH0728510B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02168826A (ja) | 1990-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498913A (en) | Power supply control apparatus with a manually operable control switch | |
| EP0954081B1 (en) | Improved efficiency in power switching circuits | |
| JP3459692B2 (ja) | 電源装置 | |
| JPH0728510B2 (ja) | 電源装置 | |
| CN114336930A (zh) | 一种双后备电源投切及离线唤醒的系统及方法 | |
| CN221202535U (zh) | 一种用于小型电子产品的电源通断控制电路 | |
| CN217956942U (zh) | 一种低功耗记忆启动电路 | |
| JPH053634A (ja) | バツテリ充放電回路 | |
| JPH0357077Y2 (ja) | ||
| CN103580514B (zh) | 电源供应系统及其电源控制电路 | |
| CN218071102U (zh) | 一种双电源自动切换管理装置及设有该装置的通信设备 | |
| JPS5835281B2 (ja) | 電源制御方式 | |
| JPH05276688A (ja) | ２次電池の負荷回路 | |
| KR200157748Y1 (ko) | 정전 보상회로 | |
| JP2690185B2 (ja) | 電源回路 | |
| JPS62293943A (ja) | 無停電電源装置 | |
| CN111129984A (zh) | 多功能动力配电箱 | |
| JPS62123920A (ja) | 直流電源装置 | |
| CN2223543Y (zh) | 遥控彩电交流全关机保护器 | |
| JPS6125324Y2 (ja) | ||
| JPS6110380Y2 (ja) | ||
| JPS5918754Y2 (ja) | 論理回路のバックアップ装置 | |
| JP2537105Y2 (ja) | 切換回路 | |
| JPS5918743Y2 (ja) | 電子機器 | |
| JPS6246369Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |