JPH07283198A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07283198A JPH07283198A JP6692794A JP6692794A JPH07283198A JP H07283198 A JPH07283198 A JP H07283198A JP 6692794 A JP6692794 A JP 6692794A JP 6692794 A JP6692794 A JP 6692794A JP H07283198 A JPH07283198 A JP H07283198A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sion
- etching
- material film
- based material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ＳｉＯＮ反射防止膜のエッチング除去特性を
改善する。 【構成】 ＳｉＯＮ反射防止膜６を用いたＫｒＦエキシ
マ・レーザ・リソグラフィによりレジスト・マスク７を
形成し、これをマスクとしてＷ−ポリサイド膜５を下層
側のポリシリコン膜３の一部を残してエッチングする。
次に、レジスト・マスク７を除去し、露出したＳｉＯＮ
反射防止膜６とポリシリコン膜３の残余部３ｒとをＮ2
アニール処理を経て各々改質層６ｍ，３ｍに変化させ
る。その後、ドライエッチングで両方の改質層６ｍ，３
ｍを同時に除去する。 【効果】 Ｎ2 アニールによりＳｉＯＮ反射防止膜６の
組成がＳｉＮx に近づくので、エッチング条件が最適化
し易くなり、エッチング速度の低下やゲート電極５ａの
異方性形状の劣化等の問題が回避できる。
改善する。 【構成】 ＳｉＯＮ反射防止膜６を用いたＫｒＦエキシ
マ・レーザ・リソグラフィによりレジスト・マスク７を
形成し、これをマスクとしてＷ−ポリサイド膜５を下層
側のポリシリコン膜３の一部を残してエッチングする。
次に、レジスト・マスク７を除去し、露出したＳｉＯＮ
反射防止膜６とポリシリコン膜３の残余部３ｒとをＮ2
アニール処理を経て各々改質層６ｍ，３ｍに変化させ
る。その後、ドライエッチングで両方の改質層６ｍ，３
ｍを同時に除去する。 【効果】 Ｎ2 アニールによりＳｉＯＮ反射防止膜６の
組成がＳｉＮx に近づくので、エッチング条件が最適化
し易くなり、エッチング速度の低下やゲート電極５ａの
異方性形状の劣化等の問題が回避できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にエキシマ・レーザ・リソグフィ用の反射防止
膜として好適なＳｉＯＮ系材料膜のエッチング除去を良
好に行う方法に関する。
関し、特にエキシマ・レーザ・リソグフィ用の反射防止
膜として好適なＳｉＯＮ系材料膜のエッチング除去を良
好に行う方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の１
６ＭＤＲＡＭの最小加工寸法は約０．５μｍであるが、
次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次々世
代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小され
るとみられている。
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の１
６ＭＤＲＡＭの最小加工寸法は約０．５μｍであるが、
次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次々世
代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小され
るとみられている。
【０００３】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ工程の解像度に大きく依存して
いる。０．３５μｍ〜０．２５μｍ（ディープ・サブミ
クロン）クラスの加工では、ＫｒＦエキシマ・レーザ光
（波長２４８ｎｍ）等の遠紫外光源が必要となる。しか
し、このような単色光を用いるプロセスではハレーショ
ンや定在波効果によるコントラストや解像度の低下が顕
著に現れるため、下地材料膜からの反射光を弱める目的
で反射防止膜を用いることが不可欠になると考えられて
いる。
するフォトリソグラフィ工程の解像度に大きく依存して
いる。０．３５μｍ〜０．２５μｍ（ディープ・サブミ
クロン）クラスの加工では、ＫｒＦエキシマ・レーザ光
（波長２４８ｎｍ）等の遠紫外光源が必要となる。しか
し、このような単色光を用いるプロセスではハレーショ
ンや定在波効果によるコントラストや解像度の低下が顕
著に現れるため、下地材料膜からの反射光を弱める目的
で反射防止膜を用いることが不可欠になると考えられて
いる。
【０００４】この反射防止膜の構成材料として近年、Ｓ
ｉＯＮ（酸窒化シリコン）系材料が提案されている。そ
れは、この材料がエキシマ・レーザ・リソグラフィの行
われる遠紫外領域において良好な光学定数ｎ，ｋ（ただ
し、ｎ，ｋは複素屈折率の実数部と虚数部係数とをそれ
ぞれ表す。）を有するからである。しかも、このＳｉＯ
Ｎ反射防止膜の光学定数は、成膜時のガス組成の制御を
通じて広範囲に変化させることが可能である。したがっ
て、下地材料膜の光学定数に応じて該ＳｉＯＮ反射防止
膜の光学定数や膜厚を最適化すれば、極めて良好な解像
度をもってレジスト・パターンを形成することができ
る。
ｉＯＮ（酸窒化シリコン）系材料が提案されている。そ
れは、この材料がエキシマ・レーザ・リソグラフィの行
われる遠紫外領域において良好な光学定数ｎ，ｋ（ただ
し、ｎ，ｋは複素屈折率の実数部と虚数部係数とをそれ
ぞれ表す。）を有するからである。しかも、このＳｉＯ
Ｎ反射防止膜の光学定数は、成膜時のガス組成の制御を
通じて広範囲に変化させることが可能である。したがっ
て、下地材料膜の光学定数に応じて該ＳｉＯＮ反射防止
膜の光学定数や膜厚を最適化すれば、極めて良好な解像
度をもってレジスト・パターンを形成することができ
る。
【０００５】
【発明が解決しようとする課題】ところで、上述のよう
にして形成されたレジスト・マスクを用いて下地材料膜
をエッチングした後には、レジスト・マスクを除去する
が、この時点で露出したＳｉＯＮ反射防止膜も次工程に
おいて除去するか、あるいは膜厚を減じておく方が望ま
しい。これは、ＳｉＯＮ反射防止膜を下層材料膜のパタ
ーンの上に残したままこれを層間絶縁膜の一部として利
用すると、基板の表面段差の増大を招くからである。
にして形成されたレジスト・マスクを用いて下地材料膜
をエッチングした後には、レジスト・マスクを除去する
が、この時点で露出したＳｉＯＮ反射防止膜も次工程に
おいて除去するか、あるいは膜厚を減じておく方が望ま
しい。これは、ＳｉＯＮ反射防止膜を下層材料膜のパタ
ーンの上に残したままこれを層間絶縁膜の一部として利
用すると、基板の表面段差の増大を招くからである。
【０００６】しかし、ＳｉＯＮはその元素組成比がおお
よそＳｉ：Ｏ：Ｎ＝２：１：１であることからもわかる
ように５０％前後をＳｉが占めており、そのドライエッ
チング特性もＳｉとＳｉＯx （酸化シリコン）との中間
的である。したがって、エッチング条件の最適化は必ず
しも容易ではない。
よそＳｉ：Ｏ：Ｎ＝２：１：１であることからもわかる
ように５０％前後をＳｉが占めており、そのドライエッ
チング特性もＳｉとＳｉＯx （酸化シリコン）との中間
的である。したがって、エッチング条件の最適化は必ず
しも容易ではない。
【０００７】すなわち、ＳｉＯＮ系の反射防止膜を一般
的なＳｉＯx 用のドライエッチング条件にしたがってフ
ルオロカーボン系ガスを用いてエッチングすると、エッ
チング速度が極端に低下する。これは、ＳｉＯＮがＳｉ
Ｏx よりもＳｉリッチであるために、Ｏ原子によるＣ原
子の除去が進行せず、カーボン系ポリマーの堆積が過剰
となるからである。
的なＳｉＯx 用のドライエッチング条件にしたがってフ
ルオロカーボン系ガスを用いてエッチングすると、エッ
チング速度が極端に低下する。これは、ＳｉＯＮがＳｉ
Ｏx よりもＳｉリッチであるために、Ｏ原子によるＣ原
子の除去が進行せず、カーボン系ポリマーの堆積が過剰
となるからである。
【０００８】一方、ＳｉＯＮ系の反射防止膜を塩素系ガ
スを用いてＳｉ用のエッチング条件でエッチングする
と、ＳｉＯＮがＳｉよりもＯリッチであるために、エッ
チング時に大量のＯ* （酸素ラジカル）が放出される。
しかし、プラズマ中にＯ* を効率良く捕捉できる化学種
が存在しないためにＯ* は大過剰となり、下地材料のパ
ターン側壁面上に形成された側壁保護膜を除去し、さら
に露出したパターン側壁面を攻撃する。この結果、既に
形成された下地材料のパターンの異方性形状が劣化する
虞れが大きい。
スを用いてＳｉ用のエッチング条件でエッチングする
と、ＳｉＯＮがＳｉよりもＯリッチであるために、エッ
チング時に大量のＯ* （酸素ラジカル）が放出される。
しかし、プラズマ中にＯ* を効率良く捕捉できる化学種
が存在しないためにＯ* は大過剰となり、下地材料のパ
ターン側壁面上に形成された側壁保護膜を除去し、さら
に露出したパターン側壁面を攻撃する。この結果、既に
形成された下地材料のパターンの異方性形状が劣化する
虞れが大きい。
【０００９】特に、図１１に示されるようなＳｉ基板１
およびゲート酸化膜２上におけるタングステン（Ｗ）−
ポリサイド・ゲート電極加工のケースでは、下層側のポ
リシリコン層３ｅももちろんであるが、特に上層側のＷ
Ｓｉx 層４ｅにおいて著しい浸触が発生し、結果的に形
状劣化を生じたゲート電極５ｅ〔添字ｅは浸触されてい
る（ｅｒｏｄｅｄ）ことを表す。〕が形成される。これ
は、ＳｉＯＮ反射防止膜６ａから発生したＯ* とプラズ
マ中のＣｌ* との共同作用により、ＷＳｉx 膜からＷが
ＷＣｌＯ* の形で高速に引き抜かれ、増速エッチングが
進行するからである。なお、ＳｉＯＮ反射防止膜６ａを
除去する前のゲート電極５ａ〔添字ａは異方性形状（ａ
ｎｉｓｏｔｒｏｐｉｃ）であることを表す。〕の異方性
形状は、図中に破線で示されるとおりである。ゲート電
極の異方性形状がこのように劣化すると、配線抵抗が設
計値から外れる他、ＬＤＤ構造を作るためのサイドウォ
ールの形成が困難となる等の不都合を招く。
およびゲート酸化膜２上におけるタングステン（Ｗ）−
ポリサイド・ゲート電極加工のケースでは、下層側のポ
リシリコン層３ｅももちろんであるが、特に上層側のＷ
Ｓｉx 層４ｅにおいて著しい浸触が発生し、結果的に形
状劣化を生じたゲート電極５ｅ〔添字ｅは浸触されてい
る（ｅｒｏｄｅｄ）ことを表す。〕が形成される。これ
は、ＳｉＯＮ反射防止膜６ａから発生したＯ* とプラズ
マ中のＣｌ* との共同作用により、ＷＳｉx 膜からＷが
ＷＣｌＯ* の形で高速に引き抜かれ、増速エッチングが
進行するからである。なお、ＳｉＯＮ反射防止膜６ａを
除去する前のゲート電極５ａ〔添字ａは異方性形状（ａ
ｎｉｓｏｔｒｏｐｉｃ）であることを表す。〕の異方性
形状は、図中に破線で示されるとおりである。ゲート電
極の異方性形状がこのように劣化すると、配線抵抗が設
計値から外れる他、ＬＤＤ構造を作るためのサイドウォ
ールの形成が困難となる等の不都合を招く。
【００１０】そこで本発明は、レジスト・パターニング
およびその下地材料膜のエッチング終了後に、ＳｉＯＮ
反射防止膜の除去を容易に行うための半導体装置の製造
方法を提供することを目的とする。
およびその下地材料膜のエッチング終了後に、ＳｉＯＮ
反射防止膜の除去を容易に行うための半導体装置の製造
方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的に鑑みて提案されるものであり、
ＳｉＯＮ系材料膜を所定のガス雰囲気中におけるアニー
ル処理を経て改質した後にエッチング除去するものであ
る。ここで、上記ＳｉＯＮ系材料膜は、典型的にはプラ
ズマＣＶＤ法により成膜されるが、このときに用いられ
る原料ガスの組成によっては、水素原子を含む組成、す
なわちＳｉＯＮＨ系材料膜とされる場合もある。
造方法は、上述の目的に鑑みて提案されるものであり、
ＳｉＯＮ系材料膜を所定のガス雰囲気中におけるアニー
ル処理を経て改質した後にエッチング除去するものであ
る。ここで、上記ＳｉＯＮ系材料膜は、典型的にはプラ
ズマＣＶＤ法により成膜されるが、このときに用いられ
る原料ガスの組成によっては、水素原子を含む組成、す
なわちＳｉＯＮＨ系材料膜とされる場合もある。
【００１２】前記所定のガス雰囲気の代表例は、酸素系
ガス雰囲気および窒素系ガス雰囲気である。前者におけ
る改質は酸化シリコン系材料膜への組成近似、後者にお
ける改質は窒化シリコン系材料膜への組成近似となる。
さらに、上記アニール処理は、ファーネス・アニール、
あるいはハロゲン・ランプを用いたＲＴＡ（ラピッド・
サーマル・アニール）により行うことができる。特にＲ
ＴＡの場合、酸素系ガス雰囲気下でこれを行えばいわゆ
るＲＴＯ（ラピッド・サーマル・オキシデーション）、
また窒素系ガス雰囲気下で行えばＲＴＮ（ラピッド・サ
ーマル・ナイトライデーション）と称されるプロセスと
なる。
ガス雰囲気および窒素系ガス雰囲気である。前者におけ
る改質は酸化シリコン系材料膜への組成近似、後者にお
ける改質は窒化シリコン系材料膜への組成近似となる。
さらに、上記アニール処理は、ファーネス・アニール、
あるいはハロゲン・ランプを用いたＲＴＡ（ラピッド・
サーマル・アニール）により行うことができる。特にＲ
ＴＡの場合、酸素系ガス雰囲気下でこれを行えばいわゆ
るＲＴＯ（ラピッド・サーマル・オキシデーション）、
また窒素系ガス雰囲気下で行えばＲＴＮ（ラピッド・サ
ーマル・ナイトライデーション）と称されるプロセスと
なる。
【００１３】ここで前記ＳｉＯＮ系材料膜の実用上重要
な用途のひとつは、フォトリソグラフィにおける反射防
止膜としての用途である。このフォトリソグラフィは、
ＳｉＯＮ系材料膜のさらに下地側の材料膜をエッチング
するためのレジスト・マスクを形成するために行われる
ものである。このときの下地側の材料膜は、導電膜であ
っても絶縁膜であっても良い。
な用途のひとつは、フォトリソグラフィにおける反射防
止膜としての用途である。このフォトリソグラフィは、
ＳｉＯＮ系材料膜のさらに下地側の材料膜をエッチング
するためのレジスト・マスクを形成するために行われる
ものである。このときの下地側の材料膜は、導電膜であ
っても絶縁膜であっても良い。
【００１４】通常の半導体装置の製造に用いられる導電
膜の典型的な例は、高融点金属シリサイド膜、ポリサイ
ド膜、高融点金属膜、Ｃｕ系材料膜等であり、いずれも
光反射率の高い膜である。ただし、本発明ではＳｉＯＮ
系材料膜を改質するためにアニール処理を行うため、導
電膜がある程度の耐熱性を備えていることが必要であ
る。かかる観点から、Ａｌ系材料膜は不適切である。
膜の典型的な例は、高融点金属シリサイド膜、ポリサイ
ド膜、高融点金属膜、Ｃｕ系材料膜等であり、いずれも
光反射率の高い膜である。ただし、本発明ではＳｉＯＮ
系材料膜を改質するためにアニール処理を行うため、導
電膜がある程度の耐熱性を備えていることが必要であ
る。かかる観点から、Ａｌ系材料膜は不適切である。
【００１５】一方、絶縁膜の典型例はＳｉＯx 系材料膜
である。ただし、半導体装置の製造に用いられる絶縁膜
は通常は透明であるため、この上に形成されるＳｉＯＮ
系材料膜は該絶縁膜からの反射光ではなく、さらにその
下層側の導電膜もしくはＳｉ基板からの反射光を主とし
て防止するために設けられるものである。
である。ただし、半導体装置の製造に用いられる絶縁膜
は通常は透明であるため、この上に形成されるＳｉＯＮ
系材料膜は該絶縁膜からの反射光ではなく、さらにその
下層側の導電膜もしくはＳｉ基板からの反射光を主とし
て防止するために設けられるものである。
【００１６】本発明では、ＳｉＯＮ系材料膜のアニール
処理を、レジスト・マスクを除去した後に行う。アニー
ル処理のタイミングをレジスト・マスクの形成前としな
いのは、改質に伴う光学定数の変化をフォトリソグラフ
ィ工程に影響させないためである。上記レジスト・マス
クの除去は、前記下地側の材料膜のドライエッチングが
すべて終了した後に行っても、あるいは残余部を多少残
した状態で終了した後に行っても良い。
処理を、レジスト・マスクを除去した後に行う。アニー
ル処理のタイミングをレジスト・マスクの形成前としな
いのは、改質に伴う光学定数の変化をフォトリソグラフ
ィ工程に影響させないためである。上記レジスト・マス
クの除去は、前記下地側の材料膜のドライエッチングが
すべて終了した後に行っても、あるいは残余部を多少残
した状態で終了した後に行っても良い。
【００１７】前者の場合には、改質されたＳｉＯＮ系材
料膜は基本的には単独でエッチング除去されることにな
る。また、後者の場合には、ＳｉＯＮ系材料膜の単独除
去ももちろん可能であるが、プロセスの効率を考える
と、下地側の材料膜の残余部と改質されたＳｉＯＮ系材
料膜とを同時除去することが特に有効である。これは、
上述のアニール処理の過程において、その時点で基板の
表面に露出している残余部がその構成材料によっては同
時に改質される可能性があり、この改質の内容に応じて
適切なエッチング条件を選択すれば同時除去が可能とな
るからである。
料膜は基本的には単独でエッチング除去されることにな
る。また、後者の場合には、ＳｉＯＮ系材料膜の単独除
去ももちろん可能であるが、プロセスの効率を考える
と、下地側の材料膜の残余部と改質されたＳｉＯＮ系材
料膜とを同時除去することが特に有効である。これは、
上述のアニール処理の過程において、その時点で基板の
表面に露出している残余部がその構成材料によっては同
時に改質される可能性があり、この改質の内容に応じて
適切なエッチング条件を選択すれば同時除去が可能とな
るからである。
【００１８】改質された前記ＳｉＯＮ系材料膜のエッチ
ング除去は、ウェットエッチングもしくはドライエッチ
ングにより行うことができる。いずれのエッチングを選
択するかは、所望の選択比や形状、あるいはエッチング
除去すべき材料の種類に応じて決定すれば良い。たとえ
ば、ＳｉＯＮ系材料膜と同時にパターン側壁面に付着し
ている側壁保護膜も除去したい場合には、等方的なエッ
チングが可能なウェットエッチングが適している。ま
た、ＳｉＯＮ系材料膜の除去が下地側の材料膜の残余部
の除去を兼ねており、該残余部も異方的に加工したい場
合には、ドライエッチングが適している。
ング除去は、ウェットエッチングもしくはドライエッチ
ングにより行うことができる。いずれのエッチングを選
択するかは、所望の選択比や形状、あるいはエッチング
除去すべき材料の種類に応じて決定すれば良い。たとえ
ば、ＳｉＯＮ系材料膜と同時にパターン側壁面に付着し
ている側壁保護膜も除去したい場合には、等方的なエッ
チングが可能なウェットエッチングが適している。ま
た、ＳｉＯＮ系材料膜の除去が下地側の材料膜の残余部
の除去を兼ねており、該残余部も異方的に加工したい場
合には、ドライエッチングが適している。
【００１９】
【作用】本発明のポイントは、ＳｉＯＮ系材料膜のエッ
チング除去に先立ち、予めこの膜をアニール処理により
改質し、エッチング除去を容易とする点にある。上記改
質を酸素系ガス雰囲気もしくは窒素系ガス雰囲気中で行
うと、各々酸化シリコン系材料膜もしくは窒化シリコン
系材料膜への組成近似が行われ、これによりＳｉＯＮ系
材料膜は相対的にＳｉリッチではなくなる。したがっ
て、ＳｉＯＮ系材料膜は基本的に酸化シリコン用あるい
は窒化シリコン用のエッチング条件にもとづいて速やか
に除去できるようになる。これにより、従来のようなエ
ッチング速度の低下を生ずることは無くなる。まして、
Ｓｉ用のエッチング条件を選択する必要は全く無いの
で、過剰なＯ* による異方性形状の劣化といった問題も
回避できる。
チング除去に先立ち、予めこの膜をアニール処理により
改質し、エッチング除去を容易とする点にある。上記改
質を酸素系ガス雰囲気もしくは窒素系ガス雰囲気中で行
うと、各々酸化シリコン系材料膜もしくは窒化シリコン
系材料膜への組成近似が行われ、これによりＳｉＯＮ系
材料膜は相対的にＳｉリッチではなくなる。したがっ
て、ＳｉＯＮ系材料膜は基本的に酸化シリコン用あるい
は窒化シリコン用のエッチング条件にもとづいて速やか
に除去できるようになる。これにより、従来のようなエ
ッチング速度の低下を生ずることは無くなる。まして、
Ｓｉ用のエッチング条件を選択する必要は全く無いの
で、過剰なＯ* による異方性形状の劣化といった問題も
回避できる。
【００２０】上記ＳｉＯＮ系材料膜は反射防止膜として
典型的に用いられるが、アニール処理による改質はレジ
スト・マスクを除去した後に行うので、フォトリソグラ
フィにおける解像特性には何ら影響が及ばない。また、
ウェットエッチングあるいはドライエッチングによる上
記ＳｉＯＮ系材料膜の除去は、下地側の材料膜のエッチ
ングがどの程度終了した段階でレジスト・マスクが除去
されるかに応じて単独で、あるいは該下地側の材料膜の
残余部と共に行われるが、いずれにしてもＳｉＯＮ系材
料膜は薄い膜であるからエッチング除去は短時間内に終
了し、何ら他所にダメージを与えることはない。
典型的に用いられるが、アニール処理による改質はレジ
スト・マスクを除去した後に行うので、フォトリソグラ
フィにおける解像特性には何ら影響が及ばない。また、
ウェットエッチングあるいはドライエッチングによる上
記ＳｉＯＮ系材料膜の除去は、下地側の材料膜のエッチ
ングがどの程度終了した段階でレジスト・マスクが除去
されるかに応じて単独で、あるいは該下地側の材料膜の
残余部と共に行われるが、いずれにしてもＳｉＯＮ系材
料膜は薄い膜であるからエッチング除去は短時間内に終
了し、何ら他所にダメージを与えることはない。
【００２１】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【００２２】実施例１ 本実施例は、Ｗ−ポリサイド・ゲート電極加工におい
て、Ｗ−ポリサイド膜をその上のＳｉＯＮ反射防止膜と
共にレジスト・マスクを介して異方性エッチングし、さ
らに該レジスト・マスクをアッシングした後、Ｏ2 雰囲
気中でアニール処理を施して該ＳｉＯＮ反射防止膜を改
質し、これを希フッ酸処理で除去した例である。本実施
例のプロセスを、図１ないし図４を参照しながら説明す
る。
て、Ｗ−ポリサイド膜をその上のＳｉＯＮ反射防止膜と
共にレジスト・マスクを介して異方性エッチングし、さ
らに該レジスト・マスクをアッシングした後、Ｏ2 雰囲
気中でアニール処理を施して該ＳｉＯＮ反射防止膜を改
質し、これを希フッ酸処理で除去した例である。本実施
例のプロセスを、図１ないし図４を参照しながら説明す
る。
【００２３】図１に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。ここでは、Ｓｉ基板
１上に厚さ約８ｎｍのゲート酸化膜２を介してＷ−ポリ
サイド膜５およびＳｉＯＮ反射防止膜６が順次積層さ
れ、さらにその上に所定の形状にパターニングされたレ
ジスト・マスク７が形成されている。ここで、上記Ｗ−
ポリサイド膜５は、下層側から順に、不純物を含有する
厚さ約５０ｎｍのポリシリコン膜３と厚さ約５０ｎｍの
ＷＳｉx 膜４とが順次積層されたものである。また、上
記ＳｉＯＮ反射防止膜６は、一例としてＳｉＨ4 ／Ｎ 2
Ｏ混合ガスを用いたプラズマＣＶＤ法により厚さ２９ｎ
ｍに堆積されている。さらに、上記レジスト・マスク７
は、化学増幅レジスト材料（和光純薬社製；商品名ＷＫ
Ｒ−ＰＴ１）とＫｒＦエキシマ・レーザ・ステッパを用
い、厚さ約１μｍ，パターン幅約０．２５μｍに形成さ
れている。
として用いたウェハの構成を示す。ここでは、Ｓｉ基板
１上に厚さ約８ｎｍのゲート酸化膜２を介してＷ−ポリ
サイド膜５およびＳｉＯＮ反射防止膜６が順次積層さ
れ、さらにその上に所定の形状にパターニングされたレ
ジスト・マスク７が形成されている。ここで、上記Ｗ−
ポリサイド膜５は、下層側から順に、不純物を含有する
厚さ約５０ｎｍのポリシリコン膜３と厚さ約５０ｎｍの
ＷＳｉx 膜４とが順次積層されたものである。また、上
記ＳｉＯＮ反射防止膜６は、一例としてＳｉＨ4 ／Ｎ 2
Ｏ混合ガスを用いたプラズマＣＶＤ法により厚さ２９ｎ
ｍに堆積されている。さらに、上記レジスト・マスク７
は、化学増幅レジスト材料（和光純薬社製；商品名ＷＫ
Ｒ−ＰＴ１）とＫｒＦエキシマ・レーザ・ステッパを用
い、厚さ約１μｍ，パターン幅約０．２５μｍに形成さ
れている。
【００２４】次に、このウェハをＲＦバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記ＳｉＯＮ反射防止膜６とＷ
−ポリサイド膜５とを一括してエッチングした。 Ｃｌ2 流量 ７２ ＳＣＣＭ Ｏ2 流量 ８ ＳＣＣＭ ガス圧 ０．４ Ｐａ マイクロ波パワー ７５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ４０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） このエッチングでは、エッチング・ガス中のＯ2 の寄与
によりＳｉＯx 系の側壁保護膜（図示せず。）が形成さ
れながら異方性エッチングが進行し、図２に示されるよ
うに異方性形状を有するゲート電極５ａが形成された。
なお図中、異方性（ａｎｉｓｏｔｒｏｐｉｃ）加工され
た材料層については、元の符号に添字ａを付して示して
ある。
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記ＳｉＯＮ反射防止膜６とＷ
−ポリサイド膜５とを一括してエッチングした。 Ｃｌ2 流量 ７２ ＳＣＣＭ Ｏ2 流量 ８ ＳＣＣＭ ガス圧 ０．４ Ｐａ マイクロ波パワー ７５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ４０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） このエッチングでは、エッチング・ガス中のＯ2 の寄与
によりＳｉＯx 系の側壁保護膜（図示せず。）が形成さ
れながら異方性エッチングが進行し、図２に示されるよ
うに異方性形状を有するゲート電極５ａが形成された。
なお図中、異方性（ａｎｉｓｏｔｒｏｐｉｃ）加工され
た材料層については、元の符号に添字ａを付して示して
ある。
【００２５】次に、通常のＯ2 プラズマ・アッシングに
よりレジスト・マスク７を除去した後、一例として下記
の条件によりＯ2 雰囲気によるファーネス・アニールを
行った。 Ｏ2 流量 １０ リットル／分 アニール温度 ８５０ ℃ アニール時間 ２５ 分 このアニールにより、ＳｉＯＮ反射防止膜６ａは図３に
示されるように、ＳｉＯx により近い組成を有する改質
層６ｍ〔添字ｍは改質された（ｍｏｄｉｆｉｅｄ）こと
を表す。〕に変化した。
よりレジスト・マスク７を除去した後、一例として下記
の条件によりＯ2 雰囲気によるファーネス・アニールを
行った。 Ｏ2 流量 １０ リットル／分 アニール温度 ８５０ ℃ アニール時間 ２５ 分 このアニールにより、ＳｉＯＮ反射防止膜６ａは図３に
示されるように、ＳｉＯx により近い組成を有する改質
層６ｍ〔添字ｍは改質された（ｍｏｄｉｆｉｅｄ）こと
を表す。〕に変化した。
【００２６】次に、ウェットエッチングとして希フッ酸
処理を行い、図４に示されるように改質層６ｍの一部を
速やかに除去した。この希フッ酸処理におけるエッチン
グ機構は等方的であるから、ゲート電極５ａの側壁面に
付着していたＳｉＯx 系の側壁保護膜もこのとき同時に
除去された。これにより、ゲート電極５ａの良好な異方
性形状を維持することができた。
処理を行い、図４に示されるように改質層６ｍの一部を
速やかに除去した。この希フッ酸処理におけるエッチン
グ機構は等方的であるから、ゲート電極５ａの側壁面に
付着していたＳｉＯx 系の側壁保護膜もこのとき同時に
除去された。これにより、ゲート電極５ａの良好な異方
性形状を維持することができた。
【００２７】なお、このときのゲート酸化膜２へのダメ
ージは最小限に抑えることができた。
ージは最小限に抑えることができた。
【００２８】実施例２ 本実施例では、実施例１におけるＷ−ポリサイド膜のエ
ッチングを下層側のポリシリコン膜を若干残した状態で
終了し、レジスト・マスクをアッシングした後にＮ2 雰
囲気中でアニール処理を施してＳｉＯＮ反射防止膜とポ
リシリコン膜の残余部とを改質し、これら両者をドライ
エッチングで同時に除去した。本実施例のプロセスを、
図５、図６、図４を参照しながら説明する。
ッチングを下層側のポリシリコン膜を若干残した状態で
終了し、レジスト・マスクをアッシングした後にＮ2 雰
囲気中でアニール処理を施してＳｉＯＮ反射防止膜とポ
リシリコン膜の残余部とを改質し、これら両者をドライ
エッチングで同時に除去した。本実施例のプロセスを、
図５、図６、図４を参照しながら説明する。
【００２９】図５は、実施例１で上述したＷ−ポリサイ
ド膜５のエッチングを、下層側のポリシリコン膜３に若
干の残余部３ｒ〔添字ｒは残余（ｒｅｓｉｄｕａｌ）で
あることを表す。〕を残した所で停止させた状態を示し
ている。ここで、残余部３ｒの膜厚はＳｉＯＮ反射防止
膜６ａの膜厚とほぼ等しく設定されている。これは、後
工程において両者のドライエッチングをほぼ同時に終了
させるためである。
ド膜５のエッチングを、下層側のポリシリコン膜３に若
干の残余部３ｒ〔添字ｒは残余（ｒｅｓｉｄｕａｌ）で
あることを表す。〕を残した所で停止させた状態を示し
ている。ここで、残余部３ｒの膜厚はＳｉＯＮ反射防止
膜６ａの膜厚とほぼ等しく設定されている。これは、後
工程において両者のドライエッチングをほぼ同時に終了
させるためである。
【００３０】次に、通常のＯ2 プラズマ・アッシングに
よりレジスト・マスク７を除去した後、一例として下記
の条件によりＮ2 雰囲気によるファーネス・アニールを
行った。 Ｎ2 流量 １０ リットル／分 アニール温度 ９００ ℃ アニール時間 ２５ 分 このアニールにより、ＳｉＯＮ反射防止膜６ａは図６に
示されるように、ＳｉＮx に近い組成を有する改質層６
ｍに変化した。また、これと同時に、ポリシリコン層の
残余部３ｒもＳｉＮx に一層近い組成を有する改質層３
ｍに変化した。
よりレジスト・マスク７を除去した後、一例として下記
の条件によりＮ2 雰囲気によるファーネス・アニールを
行った。 Ｎ2 流量 １０ リットル／分 アニール温度 ９００ ℃ アニール時間 ２５ 分 このアニールにより、ＳｉＯＮ反射防止膜６ａは図６に
示されるように、ＳｉＮx に近い組成を有する改質層６
ｍに変化した。また、これと同時に、ポリシリコン層の
残余部３ｒもＳｉＮx に一層近い組成を有する改質層３
ｍに変化した。
【００３１】次に、このウェハを酸化膜エッチング用の
ＲＦバイアス印加型有磁場マイクロ波プラズマ・エッチ
ング装置にセットし、一例として下記の条件により改質
層３ｍ，６ｍを除去するためのドライエッチングを行っ
た。 ＣＨＦ3 流量 ４５ ＳＣＣＭ Ｏ2 流量 ５ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １００ Ｗ（８００ ｋＨｚ） ウェハ載置電極温度 ０ ℃ このエッチングにより、改質層３ｍ，６ｍが速やかに除
去され、前出の図４に示されるように良好な異方性形状
を有するゲート電極５ａが得られた。なお、上記エッチ
ング条件は典型的なＳｉＮx ／ＳｉＯx 選択エッチング
条件であり、ゲート酸化膜２に対しても実施例１よりも
高い選択比を達成することができた。
ＲＦバイアス印加型有磁場マイクロ波プラズマ・エッチ
ング装置にセットし、一例として下記の条件により改質
層３ｍ，６ｍを除去するためのドライエッチングを行っ
た。 ＣＨＦ3 流量 ４５ ＳＣＣＭ Ｏ2 流量 ５ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １００ Ｗ（８００ ｋＨｚ） ウェハ載置電極温度 ０ ℃ このエッチングにより、改質層３ｍ，６ｍが速やかに除
去され、前出の図４に示されるように良好な異方性形状
を有するゲート電極５ａが得られた。なお、上記エッチ
ング条件は典型的なＳｉＮx ／ＳｉＯx 選択エッチング
条件であり、ゲート酸化膜２に対しても実施例１よりも
高い選択比を達成することができた。
【００３２】実施例３ 本実施例では、ＳｉＯＮ反射防止膜を積層したＳｉＯx
層間絶縁膜にコンタクト・ホールを開口するプロセスに
おいて、ＳｉＯx 層間絶縁膜のエッチングを下地のＳｉ
基板が露出する直前で停止し、レジスト・マスクをアッ
シングした後、Ｏ2 雰囲気中でアニール処理を施してＳ
ｉＯＮ反射防止膜を改質し、改質されたＳｉＯＮ反射防
止膜とＳｉＯx 層間絶縁膜の残余部とをドライエッチン
グで同時に除去した。本実施例のプロセスを、図７ない
し図１０を参照しながら説明する。
層間絶縁膜にコンタクト・ホールを開口するプロセスに
おいて、ＳｉＯx 層間絶縁膜のエッチングを下地のＳｉ
基板が露出する直前で停止し、レジスト・マスクをアッ
シングした後、Ｏ2 雰囲気中でアニール処理を施してＳ
ｉＯＮ反射防止膜を改質し、改質されたＳｉＯＮ反射防
止膜とＳｉＯx 層間絶縁膜の残余部とをドライエッチン
グで同時に除去した。本実施例のプロセスを、図７ない
し図１０を参照しながら説明する。
【００３３】図７に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。このウェハは、予め
拡散層１２が形成されたＳｉ基板１１上に厚さ約１μｍ
のＳｉＯ2 層間絶縁膜１３、厚さ５０ｎｍのＳｉＯＮ反
射防止膜１４、およびホール・パターンにしたがった開
口部１６を有する厚さ約１．０μｍのレジスト・マスク
１５が順次形成されたものである。
として用いたウェハの構成を示す。このウェハは、予め
拡散層１２が形成されたＳｉ基板１１上に厚さ約１μｍ
のＳｉＯ2 層間絶縁膜１３、厚さ５０ｎｍのＳｉＯＮ反
射防止膜１４、およびホール・パターンにしたがった開
口部１６を有する厚さ約１．０μｍのレジスト・マスク
１５が順次形成されたものである。
【００３４】このウェハを有磁場マイクロ波プラズマ・
エッチング装置にセットし、一例として下記の条件でＳ
ｉＯＮ反射防止膜１４の全体、およびＳｉＯ2 層間絶縁
膜１３の膜厚の約９５％をエッチングした。 ＣＨＦ3 流量 ４５ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ５ ＳＣＣＭ ガス圧 ０．２ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） このエッチングにより、図８に示されるように、コンタ
クト・ホール１７が途中まで形成され、その底面にはＳ
ｉＯx 層間絶縁膜１３の残余部１３ｒが残った。
エッチング装置にセットし、一例として下記の条件でＳ
ｉＯＮ反射防止膜１４の全体、およびＳｉＯ2 層間絶縁
膜１３の膜厚の約９５％をエッチングした。 ＣＨＦ3 流量 ４５ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ５ ＳＣＣＭ ガス圧 ０．２ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） このエッチングにより、図８に示されるように、コンタ
クト・ホール１７が途中まで形成され、その底面にはＳ
ｉＯx 層間絶縁膜１３の残余部１３ｒが残った。
【００３５】次に、通常のＯ2 プラズマ・アッシングに
よりレジスト・マスク１５を除去した後、実施例１で上
述した条件と同じ条件でＯ2 アニールを行った。このア
ニールにより、図９に示されるように、ＳｉＯＮ反射防
止膜１４はＳｉＯx に近似した組成を有する改質層１４
ｍに変化した。このとき、ＳｉＯx 層間絶縁膜１３の残
余部１３ｒも同様に酸化性雰囲気に晒されるが、該残余
部１３ｒの組成はこれ以上変化しない。
よりレジスト・マスク１５を除去した後、実施例１で上
述した条件と同じ条件でＯ2 アニールを行った。このア
ニールにより、図９に示されるように、ＳｉＯＮ反射防
止膜１４はＳｉＯx に近似した組成を有する改質層１４
ｍに変化した。このとき、ＳｉＯx 層間絶縁膜１３の残
余部１３ｒも同様に酸化性雰囲気に晒されるが、該残余
部１３ｒの組成はこれ以上変化しない。
【００３６】次に、一例として下記の条件で上記改質層
１４ｍとＳｉＯ2 層間絶縁膜１３の残余部１３ｒの全面
エッチバックを行った。 ＣＨＦ3 流量 ４０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．２ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １８０ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） この条件は、先のエッチング条件に比べてＣＨ2 Ｆ2 の
流量比が高い分、ＳｉＯ2 ／Ｓｉ間の選択比を向上させ
たものである。しかし、上述のアニール処理により形成
された改質層１４ｍの組成がＳｉＯ2 に近づいているた
め、改質層１４ｍとＳｉＯx 層間絶縁膜１３の残余部１
３ｒとはほぼ等しい速度で速やかにエッチングされた。
この結果、図１０に示されるように、異方性形状を有す
るコンタクト・ホール１７が完成した。また、当然のこ
とながら、下地のＳｉ基板１１（拡散層１２）に対して
も高い選択比が確保された。
１４ｍとＳｉＯ2 層間絶縁膜１３の残余部１３ｒの全面
エッチバックを行った。 ＣＨＦ3 流量 ４０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．２ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １８０ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） この条件は、先のエッチング条件に比べてＣＨ2 Ｆ2 の
流量比が高い分、ＳｉＯ2 ／Ｓｉ間の選択比を向上させ
たものである。しかし、上述のアニール処理により形成
された改質層１４ｍの組成がＳｉＯ2 に近づいているた
め、改質層１４ｍとＳｉＯx 層間絶縁膜１３の残余部１
３ｒとはほぼ等しい速度で速やかにエッチングされた。
この結果、図１０に示されるように、異方性形状を有す
るコンタクト・ホール１７が完成した。また、当然のこ
とながら、下地のＳｉ基板１１（拡散層１２）に対して
も高い選択比が確保された。
【００３７】以上、本発明を３例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、アニール処理条件、使用される酸素系ガ
スや窒素系ガスの種類、サンプル・ウェハの構成、使用
するドライエッチング装置、ドライエッチング条件等の
細目は適宜変更可能である。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、アニール処理条件、使用される酸素系ガ
スや窒素系ガスの種類、サンプル・ウェハの構成、使用
するドライエッチング装置、ドライエッチング条件等の
細目は適宜変更可能である。
【００３８】
【発明の効果】以上の説明からも明らかなように、本発
明ではＳｉＯＮ系材料膜のエッチング除去をアニール処
理を経て容易化することができる。したがって、実用的
なエッチング速度が達成され、しかも既に形成された下
地側の材料膜のパターンの異方性形状を損なうことがな
い。
明ではＳｉＯＮ系材料膜のエッチング除去をアニール処
理を経て容易化することができる。したがって、実用的
なエッチング速度が達成され、しかも既に形成された下
地側の材料膜のパターンの異方性形状を損なうことがな
い。
【００３９】上記ＳｉＯＮ系材料膜は、エキシマ・レー
ザ・リソグラフィにおける反射防止膜として有望であ
り、そのエッチング除去特性の改善は次世代以降の半導
体装置の微細加工の精度や信頼性を高めることに大きく
貢献するものである。
ザ・リソグラフィにおける反射防止膜として有望であ
り、そのエッチング除去特性の改善は次世代以降の半導
体装置の微細加工の精度や信頼性を高めることに大きく
貢献するものである。
【図１】本発明をＷ−ポリサイド・ゲート電極加工に適
用した一プロセス例において、エッチング前のウェハの
状態を示す模式的断面図である。
用した一プロセス例において、エッチング前のウェハの
状態を示す模式的断面図である。
【図２】図１のＳｉＯＮ反射防止膜とＷ−ポリサイド膜
とを異方的にエッチングした状態を示す模式的断面図で
ある。
とを異方的にエッチングした状態を示す模式的断面図で
ある。
【図３】図２のレジスト・マスクを除去し、さらにＯ2
アニールを行ってＳｉＯＮ反射防止膜を改質層に変化さ
せた状態を示す模式的断面図である。
アニールを行ってＳｉＯＮ反射防止膜を改質層に変化さ
せた状態を示す模式的断面図である。
【図４】図３の改質層を除去し、ゲート電極を完成した
状態を示す模式的断面図である。
状態を示す模式的断面図である。
【図５】本発明をＷ−ポリサイド・ゲート電極加工に適
用した他のプロセス例において、Ｗ−ポリサイド膜をポ
リシリコン膜の一部を残してエッチングした状態を示す
模式的断面図である。
用した他のプロセス例において、Ｗ−ポリサイド膜をポ
リシリコン膜の一部を残してエッチングした状態を示す
模式的断面図である。
【図６】Ｎ2 アニールを行って図５のＳｉＯＮ反射防止
膜とポリシリコン膜の残余部をそれぞれ改質層に変化さ
せた状態を示す模式的断面図である。
膜とポリシリコン膜の残余部をそれぞれ改質層に変化さ
せた状態を示す模式的断面図である。
【図７】本発明をコンタクト・ホール加工に適用したプ
ロセス例において、エッチング前のサンプル・ウェハの
状態を示す模式的断面図である。
ロセス例において、エッチング前のサンプル・ウェハの
状態を示す模式的断面図である。
【図８】図７のＳｉＯＮ反射防止膜とＳｉＯx 層間絶縁
膜がエッチングされ、コンタクト・ホールが途中まで開
口された状態を示す模式的断面図である。
膜がエッチングされ、コンタクト・ホールが途中まで開
口された状態を示す模式的断面図である。
【図９】図８のレジスト・マスクを除去し、さらにＯ2
アニールを行ってＳｉＯＮ反射防止膜を改質層に変化さ
せた状態を示す模式的断面図である。
アニールを行ってＳｉＯＮ反射防止膜を改質層に変化さ
せた状態を示す模式的断面図である。
【図１０】図９の改質層とＳｉＯx 層間絶縁膜の残余部
とを同時に除去した状態を示す模式的断面図である。
とを同時に除去した状態を示す模式的断面図である。
【図１１】従来のＷ−ポリサイド・ゲート電極加工にお
いて、ゲート電極の異方性形状が劣化した状態を示す模
式的断面図である。
いて、ゲート電極の異方性形状が劣化した状態を示す模
式的断面図である。
１，１１ Ｓｉ基板 ３ ポリシリコン膜 ３ｍ （ポリシリコン膜３の）改質層 ３ｒ （ポリシリコン膜３の）残余部 ４ ＷＳｉx 膜 ５ Ｗ−ポリサイド膜 ５ａ ゲート電極 ６，１４ ＳｉＯＮ反射防止膜 ６ｍ，１４ｍ （ＳｉＯＮ反射防止膜６，１４の）改質
層 ７，１５ レジスト・マスク １３ ＳｉＯx 層間絶縁膜 １３ｒ （ＳｉＯx 層間絶縁膜１３の）残余部 １７ コンタクト・ホール
層 ７，１５ レジスト・マスク １３ ＳｉＯx 層間絶縁膜 １３ｒ （ＳｉＯx 層間絶縁膜１３の）残余部 １７ コンタクト・ホール
Claims (8)
- 【請求項１】 ＳｉＯＮ系材料膜を所定のガス雰囲気中
におけるアニール処理を経て改質した後にエッチング除
去することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記所定のガス雰囲気は酸素系ガス雰囲
気であり、前記改質は酸化シリコン系材料膜への組成近
似であることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 前記所定のガス雰囲気は窒素系ガス雰囲
気であり、前記改質は窒化シリコン系材料膜への組成近
似であることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 前記ＳｉＯＮ系材料膜は、その下地側の
材料膜をドライエッチングするためのレジスト・マスク
を形成するフォトリソグラフィにおいて反射防止膜とし
て用いられ、前記アニール処理は該レジスト・マスクを
除去した後に行うことを特徴とする請求項１ないし請求
項３のいずれか１項に記載の半導体装置の製造方法。 - 【請求項５】 前記レジスト・マスクの除去は、前記下
地側の材料膜のドライエッチングをすべて終了した後に
行うことを特徴とする請求項４記載の半導体装置の製造
方法。 - 【請求項６】 前記レジスト・マスクの除去は、前記下
地側の材料膜のドライエッチングを残余部を残した状態
で終了した後に行い、該残余部を改質された前記ＳｉＯ
Ｎ系材料膜と同時にエッチング除去することを特徴とす
る請求項４記載の半導体装置の製造方法。 - 【請求項７】 改質された前記ＳｉＯＮ系材料膜のエッ
チング除去は、ウェットエッチングにより行うことを特
徴とする請求項１ないし請求項６のいずれか１項に記載
の半導体装置の製造方法。 - 【請求項８】 改質された前記ＳｉＯＮ系材料膜のエッ
チング除去は、ドライエッチングにより行うことを特徴
とする請求項１ないし請求項６のいずれか１項に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06692794A JP3289480B2 (ja) | 1994-04-05 | 1994-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06692794A JP3289480B2 (ja) | 1994-04-05 | 1994-04-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283198A true JPH07283198A (ja) | 1995-10-27 |
| JP3289480B2 JP3289480B2 (ja) | 2002-06-04 |
Family
ID=13330113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06692794A Expired - Fee Related JP3289480B2 (ja) | 1994-04-05 | 1994-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289480B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840361A2 (en) * | 1996-11-04 | 1998-05-06 | Applied Materials, Inc. | Method and apparatus for depositing a film over a substrate |
| JP2020155603A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
-
1994
- 1994-04-05 JP JP06692794A patent/JP3289480B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840361A2 (en) * | 1996-11-04 | 1998-05-06 | Applied Materials, Inc. | Method and apparatus for depositing a film over a substrate |
| EP0840361A3 (en) * | 1996-11-04 | 1998-09-30 | Applied Materials, Inc. | Method and apparatus for depositing a film over a substrate |
| US6562544B1 (en) | 1996-11-04 | 2003-05-13 | Applied Materials, Inc. | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| JP2020155603A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| WO2020188958A1 (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| US11881403B2 (en) | 2019-03-20 | 2024-01-23 | SCREEN Holdings Co., Ltd. | Substrate processing method and substrate processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3289480B2 (ja) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5948702A (en) | Selective removal of TixNy | |
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| US5880035A (en) | Dry etching method | |
| US6228760B1 (en) | Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish | |
| US8129287B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| KR100925029B1 (ko) | 반도체 소자의 제조방법 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JP3700231B2 (ja) | 接続孔の形成方法 | |
| JP3326663B2 (ja) | 半導体装置の製造方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| KR20050012611A (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| TW200824002A (en) | Method for fabricating semiconductor device | |
| JP3289480B2 (ja) | 半導体装置の製造方法 | |
| JP2004031892A (ja) | アモルファスカーボンを用いた半導体装置の製造方法 | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| JP3235549B2 (ja) | 導電層形成法 | |
| US6924196B1 (en) | Anti-reflective coating and process using an anti-reflective coating | |
| JP3505848B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07211694A (ja) | ドライエッチング方法 | |
| US6248669B1 (en) | Method for manufacturing a semiconductor device | |
| JP3344027B2 (ja) | ドライエッチング方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JP2867890B2 (ja) | 導電層形成法 | |
| JP2001237415A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| LAPS | Cancellation because of no payment of annual fees |