JPH07282535A

JPH07282535A - 記録または再生装置

Info

Publication number: JPH07282535A
Application number: JP6072029A
Authority: JP
Inventors: Takayuki Kikuchi; 孝之菊池; Akiyoshi Hamanaka; 章佳浜中
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-04-11
Filing date: 1994-04-11
Publication date: 1995-10-27

Abstract

(57)【要約】【目的】ダビング等の他の記録装置により複数のメモ
リに記録されている内容を記録する場合に、複数のメモ
リに記録されている内容が対応しなくなることを防止す
ることの可能な記録または再生装置を提供する。【構成】再生装置は、それぞれ異なる種類の複数のメ
モリを一体的に備えたメモリ手段における前記複数のメ
モリから、それぞれ情報信号を再生可能な再生手段と、
前記情報信号をそれぞれ記録可能な装置に対して、前記
複数のメモリから再生された情報信号を出力する出力手
段とを備えて構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報信号を記録または
再生する装置に関し、特には、デジタル画像信号を記録
再生する装置に関するものである。

【０００２】

【従来の技術】この種の装置のうち、従来より、ビデオ
信号等の動画像信号をデジタル化し、磁気テープに記録
するデジタルＶＴＲが知られている。そして、近年、こ
のような磁気テープカセットに半導体メモリ（以下メモ
リ）等の磁気テープ以外のメモリを設けたものも考えら
れている。このメモリに記憶する内容としては、テープ
の厚さ、種類、記録されている画像のタイトル等の情報
が考えられているが、メモリの容量的には、今後の技術
の発展に伴い更なる拡張性を残している。

【０００３】

【発明が解決しようとしている課題】このようにメモリ
が設けられているカセットに対しては、磁気テープとメ
モリとを別々に記録再生することができる。従って、磁
気テープの内容をダビングする場合、磁気テープの内容
だけをダビングすると新たにダビングしたカセットにお
いては、同一カセットのメモリに記録されている内容と
磁気テープの内容とが異なってしまうことになり、メモ
リを有効に利用することができないばかりか、磁気テー
プに記録されている信号を正しく再生することさえ不可
能になることも考えられる。

【０００４】前記課題を考慮して、本発明は、ダビング
等の他の記録装置により複数のメモリに記録されている
内容を記録する場合に、複数のメモリに記録されている
内容が対応しなくなることを防止することの可能な記録
または再生装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】従来抱えている課題を解
決し、前記目的を達成するため、本発明は、それぞれ異
なる種類の複数のメモリを一体的に備えたメモリ手段に
おける前記複数のメモリから、それぞれ情報信号を再生
可能な再生手段と、前記情報信号をそれぞれ記録可能な
装置に対して、前記複数のメモリから再生された情報信
号を出力する出力手段とを備えて構成されている。

【０００６】また、本願の他の発明は、それぞれ異なる
記録媒体から再生された異なる種類の情報信号を入力す
る入力手段と、ぞれぞれ異なる種類の複数のメモリを一
体的に備えたメモリ手段における前記複数のメモリそれ
ぞれに対して、前記情報信号を記録可能な記録手段とを
備えて構成されている。

【０００７】

【作用】本発明はこのように構成したので、複数のメモ
リに記録されている内容を対応させることができる。

【０００８】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【０００９】図１は本発明を本発明の実施例としてのデ
ジタルＶＴＲの構成を示すブロック図である。

【００１０】図１において、１は再生側のデジタルＶＴ
Ｒ，２は記録側のデジタルＶＴＲである。なお、デジタ
ルＶＴＲ１，２ではそれぞれ再生系，記録系のみを示し
たが、いずれのＶＴＲでも記録再生系両方を有する構成
でもよい。

【００１１】本実施例において、ダビングを行う場合、
まず、操作部３によりデジタルＶＴＲ１の制御部４に対
して通常再生を指示すると共に、デジタルＶＴＲ２の操
作部３０により制御部３１に対してダビング待機の指示
をする。

【００１２】制御部４は通常再生の指示があると、不図
示の搬送手段を制御してカセット６内の磁気テープ８を
通常速度で搬送し、磁気ヘッド９により磁気テープ８か
らデジタル画像信号，オーディオ信号及びサブコード信
号を再生し、信号検出回路１０に出力する。信号検出回
路１０は、これら各信号に対してレベル調整等の処理を
施した後、画像信号，音声信号及びサブコード信号に分
離してパケット生成回路１２に出力すると共に、サブコ
ード信号はサブコード処理回路１３に、音声信号はオー
ディオ処理回路１４に、また、画像信号は伸長・復号化
回路１５にそれぞれ出力する。

【００１３】通常再生時においては、サブコード信号は
サブコード処理回路１３により処理された後、制御部４
に出力される。また、音声信号はオーディオ処理回路１
４により処理を施し、音声出力端子２１からスピーカ等
の外部音声モニタに出力される。また、画像信号は伸長
・復号化回路１５にて圧縮時に対応した伸長・復号化が
施されて、画像出力端子２２から出力される。なお、一
般にデジタルＶＴＲにおいては、画像信号の圧縮は、離
散コサイン変換（Discrete Cosine Transformation:DC
T），量子化及び可変長符号化等を組み合わせて、高能
率符号化されて記録されているので、伸長・復号化回路
１５では。これらに対応した復号処理を行う。

【００１４】また、制御部４は、メモリ制御回路５に対
してカセット６内の半導体メモリ７から記録データを読
み出す旨の信号を出力する。この制御信号を受けたメモ
リ制御回路５は、半導体メモリ７に対して読み出しアド
レスを出力し、半導体メモリ７から記録データを読み出
す。このメモリ内のデータとしては、磁気テープ８に記
録されている内容やタイトル等が考えられる。半導体メ
モリ７から読み出されたデータは、制御部４及びメモリ
出力回路１７に出力される。制御部４はこの半導体メモ
リデータに基づいて、デジタルＶＴＲ１の各部の動作を
制御する。

【００１５】次に、デジタルＶＴＲ２における通常記録
時の動作について説明する。通常記録時は、音声入力端
子２６からデジタル音声信号が入力し、また、画像入力
端子２７からデジタル画像信号が入力する。そして、音
声信号はオーディオ処理回路３３にて所定の処理が施さ
れて記録フォーマットに適した形式の信号に変換され、
誤り訂正回路３５に出力される。

【００１６】また、デジタル画像信号は圧縮・符号化回
路３４にて前述のような処理が施されて圧縮・符号化さ
れた後、誤り訂正回路３２に出力する。また、制御部３
１はサブコード生成回路３６に対して、入力画像信号・
音声信号に係るサブコード信号を生成する旨の制御信号
を出力し、サブコード生成回路３６はサブコード信号を
生成して誤り訂正符号化回路２５に出力する。

【００１７】誤り訂正符号化回路３５は、これら各信号
を誤り訂正符号化し、記録処理回路３７に出力する。誤
り訂正符号化された各信号は、記録処理回路３７により
磁気記録に必要な所定の処理が施され、磁気ヘッド３８
により磁気テープ４２に記録される。

【００１８】操作者は、このように通常再生画像信号と
して画像出力端子２２から出力される画像信号に係る画
像を外部モニタにて確認し、ダビングしたい場面が再生
されたタイミングで操作部３を操作し、制御部４に対し
てトリガ入力を与える。すると、制御部４はパケット生
成回路１２に対して入力された画像信号，音声信号及び
サブコード信号を所定量の画像信号毎に固定長化する
（以下パケット信号）ように制御信号を出力する。ま
た、出力端子１８を介してデジタルＶＴＲ１とデジタル
ＶＴＲ２の処理タイミングを合わせるためのリファレン
ス信号及びデジタル出力端子２０からのデジタル信号の
出力タイミングを示す出力タイミング信号を出力する。
このリファレンス信号によって、デジタルＶＴＲ２で
は、ジッタ吸収回路２８内の不図示のＰＬＬ回路により
リファレンス信号と同期したクロックを発生し、デジタ
ル入力端子２５から入力される各データをジッタ吸収回
路２８に取り込む際のクロックとして用いる。また、ジ
ッタ吸収回路２８はタイミング信号によって、各信号の
パケット信号を検出し、パケット信号のみをデジタル入
力回路２８に出力する。

【００１９】パケット生成回路１２にて生成された各パ
ケット信号は、デジタル出力回路１６により伝送に適し
た所定の処理が施され、デジタル出力端子２０を介して
デジタルＶＴＲ２のデジタル入力端子２５に出力され
る。デジタル入力端子２５から入力したパケット信号
は、ジッタ吸収回路２８にて伝送時におけるジッタが吸
収され、デジタル入力回路３２に出力される。デジタル
入力回路３２は、入力した各パケット信号のヘッダに基
づいてサブコード信号，画像信号及び音声信号に分類す
る。

【００２０】デジタル入力回路３２にて分類されたサブ
コード信号，画像信号及び音声信号は、誤り訂正符号化
回路３５にて誤り訂正符号化され、記録処理回路３７に
て磁気記録に適した形式の信号に変換された後、磁気ヘ
ッド３８により磁気テープ４２に記録される。

【００２１】更に、制御部４は、操作部３からのトリガ
に応じてメモリ出力回路１７に制御信号を出力する。メ
モリ処理回路１７はこの制御信号に応じて、半導体メモ
リ７から読み出されたメモリデータに伝送のために必要
な所定の処理を施した後、メモリ出力端子１９を介して
デジタルＶＴＲ２のメモリ入力端子２４に出力する。メ
モリ入力端子２４から入力したメモリデータはメモリ入
力回路２９に出力される。デジタルＶＴＲ２の制御部３
１は、操作部３０からのダビング開始の信号を受けてメ
モリ入力回路２９に制御信号を出力し、メモリ入力回路
２９にデジタルＶＴＲ１からのメモリデータが入力され
ると、半導体メモリ４１への記録に適した形式の信号に
変換し、カセット４０内の半導体メモリ４１に出力す
る。そして、メモリ制御回路３９はメモリ入力回路２９
がメモリデータを入力したことに応じて制御部３１によ
り制御され、メモリ入力回路２９から出力されたメモリ
データを半導体メモリ４１に書き込む。

【００２２】このように、本実施例においては、磁気テ
ープ８に記録されている信号を磁気テープ４２にダビン
グする際に、カセット６内のメモリ７に記録されている
メモリデータもカセット４０内のメモリ４１に記録する
ので、ダビングに伴う同一カセット内の磁気テープと半
導体メモリとの間の記録内容の相違がおこる心配がな
く、メモリを有効に利用することができる。また、カセ
ット４０を別途再生した場合でも、磁気テープ４２とメ
モリ４１の記録内容とは対応しているので、記録されて
いる信号を正しく再生することが可能になる。

【００２３】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例としてのデジタル
ＶＴＲの構成を示すブロック図である。なお、前述の第
１の実施例と同様の構成については同一番号を付して詳
細な説明は省略する。

【００２４】本実施例においても、各デジタルＶＴＲ
１，２における通常再生・通常記録の動作は前述の実施
例と同様である。

【００２５】本実施例において、操作者は、通常再生画
像信号として出力端子２２から出力される画像信号を外
部モニタにて確認し、ダビングしたい場面が再生された
タイミングで操作部３を操作し、制御部４に対してトリ
ガ入力を与える。すると、制御部４はパケット生成回路
１２に対して後述のようにデジタル出力動作の指示を行
うと共に、デジタルＶＴＲ２に対し、出力端子１８を介
して前述のリファレンス信号及びタイミング信号を出力
する。

【００２６】ここで、本実施例におけるパケット生成回
路１２の動作について説明する。誤り訂正回路１１によ
って符号誤りが訂正された再生信号は、操作部３からの
ダビング開始のトリガ入力があった次のフレームの信号
からパケット生成回路１２に出力される。パケット生成
回路１２では、サブコード信号，画像信号及び音声信号
をパケット信号に組み直す。この様子を図３に示す。図
３はサブコード信号，画像・音声信号及びメモリデータ
の各データ量及び生成されたパケット信号の様子を示し
ている。なお、図３に示すように、本実施例において
は、１つのパケットをｍバイトの長さとしている。

【００２７】通常、サブコード信号は画像・音声信号に
比べて情報量が少ないため、図３（ａ），（ｂ）に示す
ように、データの空き領域Ｒ₁ 〜Ｒ_n が存在することに
なる。そこで、本実施例ではこのサブコード信号の１パ
ケット信号における空き領域に、ｎバイト分のメモリデ
ータを挿入している。つまり、ダビング開始のトリガ入
力があると、制御部４は、このようにサブコード信号の
空き領域にメモリデータが挿入できるようなタイミング
でメモリデータを読み出すようにメモリ制御回路５に制
御信号を出力する。このようなパケット生成回路１２
は、例えば図４に示すような構成であり、制御部４から
の制御信号によりスイッチの切り換えが行われる。ま
た、この際制御部４は、各パケットに対して、ヘッダ信
号としてそのパケット信号が画像信号であるか音声信号
であるか、あるいはサブコード信号（含メモリデータ）
であるかの属性を示す信号を付加する。このようにして
生成されたサブコード及びメモリデータのパケット信号
の様子を図３（ｄ）に示す。図２（ｄ）に示した例で
は、サブコード信号がｌバイトでメモリデータがｎバイ
ト（ここで、ｍ＝ｌ＋ｎとする）となっている。

【００２８】パケット生成回路１２にて生成された各パ
ケット信号は、デジタル出力回路１６により伝送に適し
た所定の処理が施され、デジタル出力端子２５を介して
デジタルＶＴＲ２のデジタル入力端子２５に出力され
る。デジタル入力端子２５から入力したパケット信号
は、ジッタ吸収回路２８にて伝送時に係るジッタが吸収
され、デジタル入力回路３２に出力される。デジタル入
力回路３２は、入力した各パケット信号のヘッダに基づ
いてサブコード信号，画像信号及び音声信号に分類す
る。また、このうちサブコード信号のパケット信号につ
いては図３（ｄ）のｌ＋１バイト目（ヘッダを除く）以
降の信号は、半導体メモリ４１に記録するデータとして
半導体メモリ４１に出力する。

【００２９】デジタル入力回路３２にて分類されたサブ
コード信号，画像信号及び音声信号は、誤り訂正符号化
回路３５にて誤り訂正符号化され、記録処理回路３７を
介して磁気ヘッド３８により磁気テープ４２に記録され
る。また、制御部３１はデジタル入力回路３２がメモリ
データを分離したことに応じてメモリ制御回路３９に対
して制御信号を出力し、分離されたメモリデータを半導
体メモリ４２に記録する。

【００３０】このように、本実施例においては、サブコ
ード信号のパケット信号の空き領域にメモリデータを挿
入することにより画像信号，音声信号，サブコードデー
タのデータ形式をそろえているので、デジタル信号ダビ
ング用端子を利用して半導体メモリデータを伝送するこ
とができる。従って、半導体メモリデータダビング用の
出力端子を別途設けることなくメモリデータをダビング
することが可能になる。また、ダビングするデジタル信
号を固定長の信号として扱えるため、伝送時にデータが
欠落した場合の復帰を迅速に行うことができる。

【００３１】次に、本発明の第３の実施例を説明する。
第２の実施例においては、図５に示すようにメモリデー
タについても各パケット毎にヘッダを生成し、サブコー
ド信号のパケット内に挿入する。このようにすることに
より、デジタル入力回路３２は、サブコード信号パケッ
ト内のデータを計数することなくメモリデータの位置を
識別することができる。従って、伝送途中でサブコード
データが欠落しても、メモリデータを正しく識別可能に
なる。

【００３２】次に、本発明の第４の実施例について説明
する。図６は本発明の第４の実施例としてのデジタルＶ
ＴＲの構成を示すブロック図である。なお、図２と同様
の構成については同一番号を付して説明は省略する。

【００３３】本実施例においては、デジタルＶＴＲ２の
動作制御用のコントロール信号をパケット生成回路１２
に出力し、コントロール信号までもパケット信号とす
る。

【００３４】つまり、制御部４はダビングの指示のトリ
ガが入力されると、まず、ダビングのコントロール信号
を生成して、パケット生成回路１２にてパケット信号と
して出力されるようなタイミングで出力する。次に、画
像信号，音声信号，サブコード信号及びメモリデータの
順にパケット生成回路１２に出力し、各信号をパケット
信号に変換してデジタル出力回路１６に出力する。デジ
タル出力回路１６はコントロール信号のパケットを最初
に伝送する。

【００３５】一方、デジタルＶＴＲ２では、最初にコン
トロール信号のパケット信号を受信し、デジタル入力回
路３２は入力されたパケットのヘッダからコントロール
信号を分離して制御部３１に出力する。制御部３１はこ
のコントロール信号に基づいて前述のようにダビング動
作を制御する。

【００３６】本実施例においては、このように、コント
ロール信号をパケット信号に変換し、出力することで半
導体メモリデータのダビングコントロール信号用の端子
さえも省略することが可能になる。

【００３７】なお、前述の各実施例では、カセットに磁
気テープと１つの半導体メモリが設けられている場合に
ついて説明したが、半導体メモリは必ずしも１つでなく
てもよく、複数のメモリが設けられている場合でも本発
明を適用可能である。すなわち、各メモリに記録されて
いるデータを磁気テープのダビング時に出力することに
より、記録側のカセット内の複数のメモリに対してメモ
リデータを記録することができる。また、複数のメモリ
からのデータをパケット回路にて磁気テープからの信号
と多重して出力することにより、メモリ数が増加した場
合であってもダビング用のデータ出力端子を増設する必
要がない。

【００３８】更に、前述の実施例では磁気テープと半導
体メモリが一体的に設けられている場合について説明し
たが、必ずしもこれに限らず、異なる種類の複数のメモ
リが一体的に設けられたメモリ手段に対して記録再生を
行うものであればどんなものでも本発明を適用すること
が可能である。

【００３９】

【発明の効果】以上の説明から明らかなように、本発明
では、それぞれ異なる種類の複数のメモリを有するメモ
リ手段から情報信号を再生し、前記情報信号をそれぞれ
記録可能な記録装置に対して再生された情報信号を出力
しているので、１つのメモリ手段における複数のメモリ
内の情報が対応しなくなることを防止することが可能に
なる。

【００４０】また、異なる情報信号を入力し、ぞれぞれ
異なる種類の複数のメモリを一体的に備えたメモリ手段
における前記複数のメモリそれぞれに対して、前記情報
信号を記録しているので、やはり、１つのメモリ手段に
おける複数のメモリ内の情報が対応しなくなることを防
止することが可能になる。

【００４１】更に、本願の他の発明では、異なる種類の
第１と第２のメモリを有するメモリ手段から情報信号を
再生し、外部に出力する際に、第１のメモリから再生さ
れた情報信号と第２のメモリから再生された情報信号と
を多重して出力するため、それぞれ異なる種類の複数の
メモリを有するメモリ手段から情報信号を再生し、第１
のメモリから再生された情報信号と第２のメモリから再
生された情報信号とを単一の伝送路にて伝送することが
可能になる。

【００４２】また、第１の情報信号と第２の情報信号が
多重された形式にて情報信号を入力しているので、これ
ら第１の情報信号と第２の情報信号をそれぞれ異なる種
類の第１と第２のメモリを有するメモリ手段に記録する
ことができる。従って、第１の情報信号と第２の情報信
号とを単一の伝送路にて伝送することが可能になり、第
１の情報信号を伝送するための伝送路と第２の情報信号
を伝送するための伝送路とを別々に設ける必要がない。

【図面の簡単な説明】

【図１】本発明の第１の実施例としてのデジタルＶＴＲ
の構成を示すブロック図である。

【図２】本発明の第２の実施例としてのデジタルＶＴＲ
の構成例を示すブロック図である。

【図３】図２の装置におけるパケット生成回路の動作を
説明するための図である。

【図４】パケット生成回路の構成を示す図である。

【図５】本発明の第３の実施例の動作を説明するための
図である。

【図６】本発明の第４の実施例のとしてのデジタルＶＴ
Ｒの構成を示すブロック図である。

【符号の説明】

７半導体メモリ８磁気テープ１２パケット生成回路１６デジタル出力回路１７メモリ出力回路２８ジッタ吸収回路２９メモリ入力回路３２デジタル入力回路

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/937 Ｈ０４Ｎ 5/93 Ｃ

Claims

【特許請求の範囲】

【請求項１】それぞれ異なる種類の複数のメモリを一
体的に備えたメモリ手段における前記複数のメモリか
ら、それぞれ情報信号を再生可能な再生手段と、前記情報信号をそれぞれ記録可能な装置に対して、前記
複数のメモリから再生された情報信号を出力する出力手
段とを備えた再生装置。
【請求項２】請求項１に記載の再生装置において、前記複数のメモリから再生された情報信号を多重する多
重手段を備え、前記出力手段は、前記多重手段により多重された情報信
号を出力することを特徴とする再生装置。
【請求項３】前記出力手段は単一の伝送路に対して前
記情報信号を出力することを特徴とする請求項２に記載
の再生装置。
【請求項４】前記多重手段は、前記所定のメモリから
再生された情報信号を固定長のブロックに分割し、前記
分割された各ブロックの空き領域に前記所定のメモリ以
外のメモリから再生された情報信号を挿入することを特
徴とする請求項２に記載の再生装置。
【請求項５】前記複数のメモリは、磁気テープ及び半
導体メモリを含むことを特徴とする請求項１に記載の記
録再生装置。
【請求項６】請求項１に記載の再生装置において、前
記複数のメモリのうち所定のメモリには少なくとも符号
化された画像信号が記録されており、前記所定のメモリから再生された画像信号の誤りを訂正
する誤り訂正手段と、前記誤り訂正手段を介した画像信号を復号手段とを備え
たことを特徴とする再生装置。
【請求項７】前記多重手段は、前記復号手段に入力さ
れるべき画像信号と、前記複数のメモリの内の前記所定
のメモリ以外のメモリから再生された情報信号とを多重
することを特徴とする請求項６に記載の再生装置。
【請求項８】それぞれ異なる記録媒体から再生された
情報信号を入力する入力手段と、ぞれぞれ異なる種類の複数のメモリを一体的に備えたメ
モリ手段における前記複数のメモリそれぞれに対して、
前記情報信号を記録可能な記録手段とを備えた記録装
置。
【請求項９】前記入力手段から入力された情報信号は
異なる種類の情報信号であり、前記異なる種類の情報信
号は多重されていることを特徴とする請求項８に記載の
記録装置。
【請求項１０】前記異なる種類の情報信号は単一の伝
送路によって伝送されたことを特徴とする請求項９に記
載の記録装置。
【請求項１１】請求項８に記載の記録装置において、前記多重された情報信号を分離する分離手段を備え、前記記録手段は、前記分離手段により分離された異なる
情報信号をそれぞれ、前記複数のメモリに記録すること
を特徴とする記録装置。
【請求項１２】前記入力手段は、それぞれ異なる種類
の複数のメモリを一体的に備えたメモリ手段における前
記複数のメモリから前記情報信号を再生する再生装置か
ら出力された情報信号を入力することを特徴とする請求
項８に記載の記録装置。
【請求項１３】前記複数のメモリは磁気テープ及び半
導体メモリを含むことを特徴とする請求項８に記載の記
録装置。
【請求項１４】それぞれ異なる種類の複数のメモリを
一体的に備えた第１のメモリ手段における前記複数のメ
モリからそれぞれ情報信号を再生可能な再生手段と、前記複数のメモリそれぞれから再生された情報信号を出
力する出力手段とを有する再生装置と、前記再生装置から前記情報信号を入力する入力手段と、ぞれぞれ異なる種類の複数のメモリを一体的に備えた第
２のメモリ手段における前記複数のメモリそれぞれに対
して、前記入力手段から入力された情報信号を記録可能
な記録手段とを有する記録装置とからなる情報信号伝送
システム。
【請求項１５】請求項１４に記載の情報信号伝送シス
テムにおいて、前記再生装置は、前記第１のメモリにおける複数のメモ
リから再生された情報信号を多重する多重手段を備え、前記出力手段は、前記多重手段により多重された情報信
号を出力することを特徴とする情報信号伝送システム。
【請求項１６】請求項１５に記載の情報信号伝送シス
テムにおいて、前記記録装置は前記多重された情報信号を分離する分離
手段を備え、前記記録手段は、前記分離手段により分離された情報信
号をそれぞれ前記複数のメモリに記録することを特徴と
する情報信号伝送システム。
【請求項１７】互いに異なる種類の第１のメモリと第
２のメモリとを一体的に備えたメモリ手段における第１
のメモリ及び第２のメモリからそれぞれ情報信号を再生
する再生手段と、前記第１のメモリから再生された情報信号と前記第２の
メモリから再生された情報信号とを多重する多重手段
と、前記多重手段により多重された情報信号を出力する手段
とを備えた再生装置。
【請求項１８】第１の情報信号と第２の情報信号とが
多重された情報信号を入力する入力手段と、前記情報信号を前記第１の情報信号と第２の情報信号に
分離する分離手段と、前記分離手段により分離された第１の情報信号と第２の
情報信号とをそれぞれ、互いに異なる第１のメモリと第
２のメモリとを一体的に備えたメモリ手段における第１
のメモリ及び第２のメモリに記録する記録手段と、を備えた記録装置。
【請求項１９】再生側の装置において、それぞれ異な
る種類の複数のメモリを一体的に備えた第１のメモリ手
段における前記複数のメモリからそれぞれ情報信号を再
生して情報信号を出力し、記録側の装置において、再生側から前記情報信号を入力
して、それぞれ異なる種類の複数のメモリを一体的に備
えた第２のメモリ手段における前記複数のメモリそれぞ
れに対して入力された情報信号を記録する情報信号伝送
方法。