JPH07281998A - データ配列方法および装置 - Google Patents

データ配列方法および装置

Info

Publication number
JPH07281998A
JPH07281998A JP7024215A JP2421595A JPH07281998A JP H07281998 A JPH07281998 A JP H07281998A JP 7024215 A JP7024215 A JP 7024215A JP 2421595 A JP2421595 A JP 2421595A JP H07281998 A JPH07281998 A JP H07281998A
Authority
JP
Japan
Prior art keywords
transfer
data
sub
bus
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7024215A
Other languages
English (en)
Inventor
Herman L Blackmon
ハーマン・リー・ブラックモン
Robert A Drehmel
ロバート・アレン・ドレーメル
Lyle E Grosbach
ライル・エドウィン・グロスバック
Kent H Haselhorst
ケント・ハロルド・ハーセルホースト
David J Krolak
デビッド・ジョン・クローラック
James A Marcella
ジェームズ・アントニー・マーセラ
Peder J Paulson
ピーダー・ジェームズ・ポールソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07281998A publication Critical patent/JPH07281998A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【目的】 共用バスにおいて非順次データ配列方法およ
び装置を提供する。 【構成】 まず、最大バス幅値と最小転送値を特定す
る。次に、特定された最大バス幅値および最小転送値に
応じて、副転送の最小数を特定する。データを送受信す
るための最大数のチップを有するバス装置は複数の副転
送中に所定の順序でデータを受け取る。各データ副転送
中に、対応する所定のワードをバス装置の各チップへ転
送する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にはデータ処理シ
ステム、詳細にいえば、データ処理システムの共用バス
非順次データ配列（ｏｒｄｅｒｉｎｇ）方法および装置
に関する。
【０００２】
【従来の技術】データ処理システムすなわちコンピュー
タ・システムは通常、バスといわれる共用データ経路を
含んでいる。バスはプロセッサ、メモリ、および記憶装
置などのバス装置を接続している。データはバスによっ
てバス装置の間で転送される。データがバス上で転送さ
れる速度はコンピュータ・システムの性能の重要な構成
要素である。
【０００３】バス上でのデータ転送速度を高めることに
対する要求はプロセッサが実行できる命令の数が増加
し、プロセッサが命令を実行できる速度が増加したこと
によってますます高くなっている。チップ上に１００万
個をゆうに超えるトランジスタを集積するところまで集
積技術が進歩し、さらに進歩しているので、スーパース
カラおよびＶＬＩＷ（超長命令ワード）プロセッサを構
築することができるようになっている。これらのプロセ
ッサは１サイクル当たり２つ以上の命令をしばしば実行
し、これはメモリまたは記憶装置との間で大量のデータ
を転送する必要性を高める。プロセッサの集積密度の増
加に加えて、プロセッサの速度はメモリのアクセス時間
よりも速くなり、さらにはバス上での信号の移動時間よ
りも速くなっている。この速度の不一致も大量のデータ
を転送する必要性を高くする。
【０００４】大量のデータに対するこれらの必要性の高
まりを満たすために、バスの速度を高くする必要があ
る。共用バスがデータを転送できる速度は、部分的に、
バスの物理的長さ、バスの負荷、および最小転送量（バ
ス幅またはバス・サイズともいう）によって決定され
る。バスの物理的長さは簡単にいえば、装置間の接続の
長さである。バスの物理的長さが長くなればなるほど、
バスは遅くなる。負荷はドライバから見たバスの１本の
ワイヤのインピーダンスである。負荷が大きくなればな
るほど、バスは遅くなる。バス上の負荷はバス上のバス
装置の数および各バス装置によってもたらされる負荷に
よって決定される。最小転送量は一時にバスを通って転
送されるデータの量である。最小転送量が多くなればな
るほど、データ転送速度は速くなる。最近のプロセッサ
の要件を満たすためには、プロセッサまたはそのキャッ
シュが必要とするバスで望ましい最小転送サイズは４な
いし８バイトから１６ないし３２バイト以上に増加す
る。
【０００５】残念ながら、最小転送サイズが物理的な制
約事項によって制限されるため、バスの転送速度を上げ
るために最小転送サイズを単純に増加させるのが常に可
能であるとは限らない。これらの物理的制約事項として
は、チップ上のＩ／Ｏピン、チップ・モジュールおよび
カード・コネクタの数、チップ、カードおよびマルチ・
チップ・モジュールの配線上の制約、ならびに広いバス
のコストなどがある。集積回路の密度がますます高くな
り、ますます高いデータ・スループットをもたらすこと
ができるようになってきたので、集積回路はモジュール
およびカードの能力を超えて、必要なデータ・スループ
ットをもたらすようになっている。チップのＩ／Ｏ能力
を使用する技術が存在していても、これはコスト上認め
られず、市場で競争力を得るためには、より古くてコス
ト効率の良いパッケージング技術を使用せざるをえな
い。
【０００６】それ故、物理的およびコスト上の制約か
ら、複雑なコンピュータ・システムは各種のサイズの多
くのバスを備えることとなる。たとえば、キャッシュ・
データ・バスは主データ記憶バスよりも幅が広いもので
あってもかまわない。異なるサイズの２本のバスを接続
する場合、一方のバスの転送サイズを他方のバスの転送
サイズに変換しなければならない。これを達成するため
には、大きい転送サイズから小さい転送サイズへの変換
時に、最小転送サイズを埋め合わせるための２つまたは
それ以上の副転送が必要となる。既存の変換方法は各バ
イトがデータ・バス上で隣接するものと順次に配列され
ている順次データ配列を使用している。たとえば、大き
い転送サイズから小さい転送サイズへ変換するときに
は、全幅の第１の部分が転送されてから、第２の部分が
転送され、その後第３の部分以降が転送される。米国特
許第５２４３７０１号は順次データ配列を使用して８ビ
ットまたは１６ビットのバス上で作動する能力を有する
メモリ・サブシステムの例である。
【０００７】これらの既存の変換方法は、複数個のチッ
プがバスにインタフェースしているときに、ローディン
グを増加させ、これが性能を低下させるという問題があ
った。バス速度を上げるために広い最小転送が必要な場
合、バスにインタフェースしている複数個のチップがし
ばしば存在することとなる。これらのチップの各々は転
送されるデータの一部を受け取り、バス上には２つ以上
のチップ負荷が存在する。データ・バスに接続された複
数個のチップの例としては、各々が４バイトのＤＲＡＭ
を制御して、１６バイトの最小転送をもたらす４個のＤ
ＲＡＭコントローラ・チップがある。また他には４バイ
トのデータを持ち、同じく１６バイトの最小転送をもた
らす４個のキャッシュ・コントローラ・チップがある。
【０００８】集積回路およびプロセッサの設計が進歩し
たことによって、共用バスの設計者にとって新しい一連
の問題が生じている。これらの最新のプロセッサに必要
なきわめて広い最小データ転送と短縮されたサイクル時
間によって、共用バスの設計者は以前よりも短い時間で
より多くのデータを転送することを迫られている。共用
バス幅が必要な最小転送サイズよりも狭い場合、要求さ
れたデータを２つまたはそれ以上の副転送で転送しなけ
ればならない。プロセッサのサイクル時間で作動させ続
けるためには、設計者はバスへの負荷も減らす必要があ
る。広い最小転送サイズが必要な場合、バスにインタフ
ェースしている複数個のチップがしばしば存在すること
となる。設計者が現在の技術を使用して、必要な最小転
送サイズを実際のバス幅に変換した場合、バスには余分
な負荷がかかり、これによってその速度が低下する。
【０００９】
【発明が解決しようとする課題】本発明の主たる目的
は、バスの負荷の低減およびバスの性能の改善を可能と
することによって、従来技術の構成の欠点の多くを解決
する共用バスの非順次データ配列方法および装置を提供
することである。
【００１０】
【課題を解決するための手段】本発明の目的および利点
は共用バスの非順次データ配列方法および装置によって
達成される。まず、最大バス幅値および最小転送値を特
定する。第２に、特定された最大バス幅値および最小転
送値に応じて、副転送の最小数が特定される。第３に、
データを送受信するための最大数のチップを有するバス
装置が特定される。最後に、各データ副転送中に、バス
上の最大数のチップをもつと同定されたバス装置の各チ
ップの間で、対応する所定のワードが転送される。本発
明の共用バスの非順次データ配列方法および装置は、シ
ステムの要件と制約を均衡させるに当たり従来技術に比
較して大幅な改善をもたらす。
【００１１】
【実施例】図１を参照すると、参照符号１０で総括的に
示されている、本発明を具体化するコンピュータ・シス
テムないしデータ処理システムが示されている。コンピ
ュータ・システム１０はプロセッサ１２、主記憶コント
ローラ装置（ＭＳＣＵ）１６とともに使用されるメモリ
ないし主記憶装置１４を含んでおり、該コントローラ装
置は参照符号１８で総括的に示されている非順次データ
配列（non-sequential data ordering）による共用主記
憶双方向バスを備えた複数個のキャッシュ／メモリ・コ
ントローラ・チップＣＨＩＰ０、ＣＨＩＰ１、ＣＨＩＰ
２およびＣＨＩＰ３を含んでいる。
【００１２】本発明の特徴によれば、共用バス非順次デ
ータ配列方法および装置は、図７に示すような順次配列
のバス構成に比較して、複数個のチップのデータ供給源
と宛先によるバス負荷（バス装置あたりの負荷）の低
減、バス性能の改善、および入出力カウントの低減をも
たらす。入出力カウントの低減は、各チップに対する単
一ワード（１ワード）幅インタフェースによってもたら
される。データは非順次方法で配列されているので、デ
ータを送受信するために最大数のチップを有しているバ
ス装置は、データを副転送で順次各チップへ転送する。
【００１３】図１に示すような本発明の配列方法を使用
すると、データ・バス１８の各部分はバス装置当たり１
つの負荷を有するだけである。図１におけるバス装置は
主記憶装置１４およびＭＳＣＵ１６である。第１データ
副転送はワード０、２、４、６を含んでいる。第１副転
送において、各チップＣＨＩＰ０、ＣＨＩＰ１、ＣＨＩ
Ｐ２およびＣＨＩＰ３は１ワード、すなわち偶数ワード
０、２、４、６を取得する。第２データ副転送は奇数ワ
ード１、３、５、７を含んでいる。第２副転送におい
て、各チップＣＨＩＰ０、ＣＨＩＰ１、ＣＨＩＰ２およ
びＣＨＩＰ３は１ワード、すなわち奇数ワード１、３、
５、７を取得する。この方法を使用すると、各チップに
必要なインタフェースは単一ワード幅のものだけとな
る。単一ワード幅インタフェースは費用がかさまず、パ
ッケージをより小さいものとし、他の機能のためにチッ
プにより多くの資源が残される。
【００１４】図２はデータ命名規則を示し、図３は本発
明の非順次データ配列方法および装置によるデータ配列
例を示す。最小データ転送幅Ｘはキャッシュ−プロセッ
サ間のインタフェースによって決定される。利用可能な
入出力ピンがＸ／２である場合、より小さいバスＹがＸ
／２バイトで表される。４個のキャッシュ／メモリ・コ
ントローラ・チップＣＨＩＰ０、ＣＨＩＰ１、ＣＨＩＰ
２およびＣＨＩＰ３がある図１において、各チップはＸ
／４バイトのデータを取得する。データ・バスＹが希望
する最小転送サイズの半分であるから、転送を完了する
には２つの副転送（ＳＴ）が必要である。Ｘバイトがｎ
個のワードで構成されているものと定義する。ただし、
１ワードが各チップに対する副転送サイズである。図示
の例において、ｎ＝Ｘ／８である。各副転送について、
各キャッシュ／メモリ・コントローラ・チップＣＨＩＰ
０、ＣＨＩＰ１、ＣＨＩＰ２およびＣＨＩＰ３は総転送
のうち８分の１を供給する。これは各チップがＸ／４バ
イトを必要とするが、各副転送で取得するのが半分だけ
だからである。
【００１５】たとえば、図１に示すように、論理受信Ｍ
ＳＣＵ１６の各受信ユニットすなわちＣＨＩＰ０、ＣＨ
ＩＰ１、ＣＨＩＰ２およびＣＨＩＰ３は非順次配列の複
数の転送でデータを受け取る。たとえば、０、１、２、
３、４、５、６、７という番号のついた８ワードからな
る希望するデータ転送幅がＸであると仮定する。Ｘバイ
トはまずワード０、２、４、６、次にワード１、３、
５、７として２つの副転送でバスを通して送信ないし転
送される。
【００１６】結果として、各受信ユニットＣＨＩＰ０、
ＣＨＩＰ１、ＣＨＩＰ２およびＣＨＩＰ３は標準的な順
次配列でデータを受け取る。受信ユニットＣＨＩＰ０は
ワード０、１を受け取る。受信ユニットＣＨＩＰ１はワ
ード２、３を受け取る。受信ユニットＣＨＩＰ２はワー
ド４、５を受け取る。受信ユニットＣＨＩＰ３はワード
６、７を受け取る。
【００１７】図４を参照すると、本発明のデータ配列方
法に従って副転送サイズおよびデータの配列を決定する
ための順次ステップを説明する流れ図が示されている。
数式によって表した非順次配列方法は次の通りである。
まず、ブロック３００において、Ｘを最小データ転送に
おけるバイト数に等しいものとする。ｉをバス装置上の
チップの最大数と等しいものとし、Ｙを入出力の制約に
よるデータ・バスの最大サイズに等しいものとする。
【００１８】次に、ブロック３０２において、副転送の
必要数が特定され、ｊを最小転送を行うために必要な副
転送の数に等しいものとする。ただし、ｊは次のように
定義される。
【００１９】ｊ＝Ｘ／Ｙ（ｊは整数）。Ｙが２の累乗で
ない場合、整数ｊとするために切り上げる。
【００２０】次に、ブロック３０４において、ワード内
のバイト数に等しい整数値ｎが特定される。ただし、ｎ
は次のように定義される。
【００２１】ｎ＝Ｘ／（ｉ＊ｊ）（ｎは整数であり、２
の累乗であるとする）。
【００２２】次に、ブロック３０６において、データ配
列アルゴリズムが以下で定義するように実行される。
【００２３】 do ST = 0 to j-1 ; --- 各副転送（ＳＴ）用 do CN = 0 to i-1 ; --- 各チップ（ＣＮ）用 chip(CN) <= word{(CN * j) + ST} ; -- このワードを
そのチップへ end ; end;
【００２４】ブロック３０６におけるｄｏループが副転
送当たりの特定のチップに対して特定のワードをロック
するが、他のデータ配列が可能であり、かつ望まれるこ
とがある。バス装置間の必要な入出力ピンおよび負荷を
低減して、チップ入出力（Ｉ／Ｏ）カウントおよびバス
・サイクル時間を最小限とする。
【００２５】以下の表Ｉはｊ＝２およびｉ＝４である図
１に示した例に対するデータ配列をリストしている。
【表１】 CN ST （チップ番号） （副転送） 0 1 ---------------------------------------------------------------- CHIP 0 WORD 0 1 CHIP 1 WORD 2 3 CHIP 2 WORD 4 5 CHIP 3 WORD 6 7
【００２６】図５および図６は１６バイトの主記憶バス
の番号付け、および１２８バイトのキャッシュ・ライン
の転送に対する３２バイトの主記憶バスの番号付けを説
明する図である。１６バイトのバスの場合、Ｙ＝Ｘ／
２、３２バイトのバスの場合、Ｙ＝Ｘである。
【００２７】図７を参照すると、順次配列データ・バス
の例が示されている。データ・バスの各部分がキャッシ
ュ／メモリ・コントローラ・バス装置当たり２つの負荷
を有していることに留意されたい。第１の副転送がＣＨ
ＩＰ０およびＣＨＩＰ１に対するワード０−３を含んで
いる。ＣＨＩＰ０およびＣＨＩＰ１はそれぞれ２つのワ
ード、すなわちワード０、１およびワード２、３を有し
ている。第２の副転送はワード４−７を含んでおり、そ
れぞれＣＨＩＰ２およびＣＨＩＰ３に対するワード４、
５およびワード６、７である。データ・バスは４個のチ
ップを有している各バス装置に対して２つの負荷を有し
ており、これはバスの性能を低下させる。さらに、各チ
ップは２つのワード幅インタフェースを必要とする。シ
ステムが４つのチップ・インタフェースを備えている多
重プロセッサやメモリ・カードなどの複数の装置を有し
ている場合、余分な負荷が重要となる。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２９】（１）最大バス幅値を特定し、最小転送サ
イズ値を特定し、特定された前記の最小転送サイズ値お
よび前記の最大バス幅値に応じて副転送数値を特定し、
データを送受信するための最大数のチップを有している
バス装置を特定し、各データ副転送に関して、前記の特
定された副転送数値を利用して前記チップの各々に対し
て所定のワードを転送するステップを含む、データ処理
システム用の共用バスにおいて非順次にデータを配列す
る方法。 （２）最大バス幅値を特定し、最小転送サイズ値を特定
し、前記の特定された最小転送サイズ値および前記の最
大バス幅値に応じて副転送数値を特定する前記ステップ
が、Ｘで表される前記最小転送サイズ値を特定し、Ｙで
表される前記最大バス幅値を特定し、ｊ＝Ｘ／Ｙ（ただ
し、Ｘ、Ｙおよびｊは整数である）によって表される前
記副転送数を特定するステップを含む、上記（１）に記
載の非順次データ配列方法。 （３）前記の最大数のチップを有する前記の特定された
バス装置がｉで表され、各データ副転送に関して、前記
チップの各々に対して所定のワードを転送する前記ステ
ップが チップ（ＣＮ）＜＝ ワード｛（ＣＮ ＊ ｊ） ＋
ＳＴ｝（ただし、各副転送（ＳＴ）について、ＳＴ＝０
ないしｊ−１であり、各チップ（ＣＮ）についてＣＮ＝
０ないしｉ−１である）によって定義される、上記
（３）に記載の非順次データ配列方法。 （４）最大バス幅値を特定する手段と、最小転送サイズ
値を特定する手段と、特定された前期の最小転送サイズ
値および前記の最大バス幅値に応じて副転送数値を特定
する手段とデータを送受信するための最大数のチップを
有しているバス装置を特定する手段と、各データ副転送
に関して、前記バス装置チップの各々に対して対応する
所定のワードを転送する手段であって、該対応する所定
のワードが前記の特定された副転送数値を利用して特定
される転送手段とを含むデータ処理システム用の共用バ
スにおいて非順次にデータを配列する装置。 （５）前記副転送数値がｊ＝Ｘ／Ｙで表され（Ｘは前記
最小転送サイズ値に等しく、Ｙは前記最大バス幅値に等
しく、Ｘ、Ｙおよびｊは整数である）、前記チップの各
々に転送される前記所定のワードが チップ（ＣＮ）＜＝ ワード｛（ＣＮ ＊ ｊ） ＋
ＳＴ｝（ただし、各副転送（ＳＴ）について、ＳＴ＝０
ないしｊ−１であり、各チップ（ＣＮ）についてＣＮ＝
０ないしｉ−１である）によって定義されている、上記
（４）に記載の非順次データ配列装置。 （６）前記所定のワードがｎ個のバイトを含んでいる
（ただし、ｎがｎ＝Ｘ／（ｉ＊ｊ）によって定義されて
おり、ｎは整数である）、上記（５）に記載の非順次デ
ータ配列装置。 （７）前記副転送数値が２に等しく、前記バス装置のチ
ップの各々に対して対応する所定のワードを転送する手
段が第１の副転送中に偶数ワードを転送する手段と、第
２の副転送中に奇数ワードを転送する手段とを含んでい
る、上記（６）に記載の非順次データ配列装置。 （８）最大バス幅値と最小転送サイズ値を有する共用双
方向バス上でデータを転送するためのデータ配列方法に
おいて、前記の最大バス幅値と前記の最小転送値に応じ
て副転送数の最小値を特定し、データを送受信するため
の最大数のチップを有するバス装置を特定し、データの
副転送中に、所定のグループのワードを、前記バス装置
の各チップに１ワード転送するステップからなる前記デ
ータ配列方法。 （９）データ転送数値の前記最小数が２に等しく、デー
タの副転送中に、所定のグループのワードを前記バス装
置の各チップに１ワード転送する前記ステップが第１の
データ副転送中に偶数データ・ワードを転送し、第２の
データ副転送中に奇数データ・ワードを転送するステッ
プを含んでいる、上記（８）に記載のデータ配列方法。 （１０）各データ副転送中に転送される所定グループの
ワードが所定の順序を有している上記（８）に記載のデ
ータ配列方法。
【００３０】
【発明の効果】本発明の特徴によれば、共用バス非順次
データ配列方法および装置は、図７に示すような順次配
列のバス構成に比較して、複数個のチップのデータ供給
源と宛先によるバス負荷（バス装置あたりの負荷）の低
減、バス性能の改善、および入出力カウントの低減をも
たらす。入出力カウントの低減は、各チップに対する単
一ワード（１ワード）幅インタフェースによってもたら
される。
【図面の簡単な説明】
【図１】本発明を具体化するコンピュータ・システムな
いしデータ処理システムのブロック線図である。
【図２】本発明のデータ命名規則を説明するブロック線
図である。
【図３】本発明の配列方法および装置によるデータ配列
例を示す図である。
【図４】本発明の配列方法による順次ステップを説明す
る流れ図である。
【図５】１６バイトの主記憶バスに対するバイト番号付
けおよび配列を説明する図である。
【図６】３２バイトの主記憶バスに対するバイト番号付
けおよび配列を説明する図である。
【図７】順次データ配列バス構成を説明するブロック図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハーマン・リー・ブラックモン アメリカ合衆国55906 ミネソタ州ロチェ スター アパートメント・ナンバー331 サーティ・ファースト・ストリイート・エ ヌ・イー 402 (72)発明者 ロバート・アレン・ドレーメル アメリカ合衆国55027 ミネソタ州グット ヒュー ベッチャー・トレイル 34420 (72)発明者 ライル・エドウィン・グロスバック アメリカ合衆国55906 ミネソタ州ロチェ スター テトン・コート・エヌ・イー 1644 (72)発明者 ケント・ハロルド・ハーセルホースト アメリカ合衆国55920 ミネソタ州バイロ ン ナインス・アベニュー・エヌ・ダブリ ュー 409 (72)発明者 デビッド・ジョン・クローラック アメリカ合衆国55927 ミネソタ州ダッ ジ・センター ボックス57 アール・アー ル ２ (72)発明者 ジェームズ・アントニー・マーセラ アメリカ合衆国55901 ミネソタ州ロチェ スター サーティーサード・ストリート・ エヌ・ダブリュー 820 (72)発明者 ピーダー・ジェームズ・ポールソン アメリカ合衆国55901 ミネソタ州ロチェ スター サード・ストリート・エヌ・ダブ リュー 3731

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】最大バス幅値を特定し、 最小転送サイズ値を特定し、 特定された前記の最小転送サイズ値および前記の最大バ
    ス幅値に応じて副転送数値を特定し、 データを送受信するための最大数のチップを有している
    バス装置を特定し、 各データ副転送に関して、前記の特定された副転送数値
    を利用して前記チップの各々に対して所定のワードを転
    送するステップを含む、データ処理システム用の共用バ
    スにおいて非順次にデータを配列する方法。
  2. 【請求項２】最大バス幅値を特定し、最小転送サイズ値
    を特定し、前記の特定された最小転送サイズ値および前
    記の最大バス幅値に応じて副転送数値を特定する前記ス
    テップが、 Ｘで表される前記最小転送サイズ値を特定し、 Ｙで表される前記最大バス幅値を特定し、 ｊ＝Ｘ／Ｙ（ただし、Ｘ、Ｙおよびｊは整数である）に
    よって表される前記副転送数を特定するステップを含
    む、請求項１に記載の非順次データ配列方法。
  3. 【請求項３】前記の最大数のチップを有する前記の特定
    されたバス装置がｉで表され、各データ副転送に関し
    て、前記チップの各々に対して所定のワードを転送する
    前記ステップが チップ（ＣＮ）＜＝ ワード｛（ＣＮ ＊ ｊ） ＋
    ＳＴ｝（ただし、各副転送（ＳＴ）について、ＳＴ＝０
    ないしｊ−１であり、各チップ（ＣＮ）についてＣＮ＝
    ０ないしｉ−１である）によって定義される請求項３に
    記載の非順次データ配列方法。
  4. 【請求項４】最大バス幅値を特定する手段と、 最小転送サイズ値を特定する手段と、 特定された前記の最小転送サイズ値および前記の最大バ
    ス幅値に応じて副転送数値を特定する手段とデータを送
    受信するための最大数のチップを有しているバス装置を
    特定する手段と、 各データ副転送に関して、前記バス装置チップの各々に
    対して対応する所定のワードを転送する手段であって、
    該対応する所定のワードが前記の特定された副転送数値
    を利用して特定される転送手段とを含むデータ処理シス
    テム用の共用バスにおいて非順次にデータを配列する装
    置。
  5. 【請求項５】前記副転送数値がｊ＝Ｘ／Ｙで表され（Ｘ
    は前記最小転送サイズ値に等しく、Ｙは前記最大バス幅
    値に等しく、Ｘ、Ｙおよびｊは整数である）、前記チッ
    プの各々に転送される前記所定のワードが チップ（ＣＮ）＜＝ ワード｛（ＣＮ ＊ ｊ） ＋
    ＳＴ｝（ただし、各副転送（ＳＴ）について、ＳＴ＝０
    ないしｊ−１であり、各チップ（ＣＮ）についてＣＮ＝
    ０ないしｉ−１である） によって定義されている、請求項４に記載の非順次デー
    タ配列装置。
  6. 【請求項６】前記所定のワードがｎ個のバイトを含んで
    いる（ただし、ｎがｎ＝Ｘ／（ｉ＊ｊ）によって定義さ
    れており、ｎは整数である）、請求項５に記載の非順次
    データ配列装置。
  7. 【請求項７】前記副転送数値が２に等しく、前記バス装
    置のチップの各々に対して対応する所定のワードを転送
    する手段が第１の副転送中に偶数ワードを転送する手段
    と、第２の副転送中に奇数ワードを転送する手段とを含
    んでいる、請求項６に記載の非順次データ配列装置。
  8. 【請求項８】最大バス幅値と最小転送サイズ値を有する
    共用双方向バス上でデータを転送するためのデータ配列
    方法において、 前記の最大バス幅値と前記の最小転送値に応じて副転送
    数の最小値を特定し、 データを送受信するための最大数のチップを有するバス
    装置を特定し、 データの副転送中に、所定のグループのワードを、前記
    バス装置の各チップに１ワード転送するステップからな
    る前記データ配列方法。
  9. 【請求項９】データ転送数値の前記最小数が２に等し
    く、データの副転送中に、所定のグループのワードを前
    記バス装置の各チップに１ワード転送する前記ステップ
    が第１のデータ副転送中に偶数データ・ワードを転送
    し、 第２のデータ副転送中に奇数データ・ワードを転送する
    ステップを含んでいる、請求項８に記載のデータ配列方
    法。
  10. 【請求項１０】各データ副転送中に転送される所定グル
    ープのワードが所定の順序を有している請求項８に記載
    のデータ配列方法。
JP7024215A 1994-04-01 1995-02-13 データ配列方法および装置 Pending JPH07281998A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22214794A 1994-04-01 1994-04-01
US222147 1994-04-01

Publications (1)

Publication Number Publication Date
JPH07281998A true JPH07281998A (ja) 1995-10-27

Family

ID=22831053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7024215A Pending JPH07281998A (ja) 1994-04-01 1995-02-13 データ配列方法および装置

Country Status (9)

Country Link
US (1) US5748919A (ja)
EP (1) EP0676702B1 (ja)
JP (1) JPH07281998A (ja)
KR (1) KR0175980B1 (ja)
CN (1) CN1054931C (ja)
AT (1) ATE166733T1 (ja)
CA (1) CA2142028A1 (ja)
DE (1) DE69502656D1 (ja)
TW (1) TW321744B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7765307B1 (en) * 2006-02-28 2010-07-27 Symantec Operating Corporation Bulk network transmissions using multiple connections primed to optimize transfer parameters

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056845A (en) * 1975-04-25 1977-11-01 Data General Corporation Memory access technique
US4514808A (en) * 1978-04-28 1985-04-30 Tokyo Shibaura Denki Kabushiki Kaisha Data transfer system for a data processing system provided with direct memory access units
US4490819A (en) * 1982-04-22 1984-12-25 International Telephone And Telegraph Corporation Rate converter
US4507731A (en) * 1982-11-01 1985-03-26 Raytheon Company Bidirectional data byte aligner
US4837785A (en) * 1983-06-14 1989-06-06 Aptec Computer Systems, Inc. Data transfer system and method of operation thereof
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
JPS6226561A (ja) * 1985-07-26 1987-02-04 Toshiba Corp パ−ソナルコンピユ−タ
US5243701A (en) * 1987-09-17 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Method of and system for processing data having bit length variable with modes of operation
US4878166A (en) * 1987-12-15 1989-10-31 Advanced Micro Devices, Inc. Direct memory access apparatus and methods for transferring data between buses having different performance characteristics
US5237676A (en) * 1989-01-13 1993-08-17 International Business Machines Corp. High speed data transfer system which adjusts data transfer speed in response to indicated transfer speed capability of connected device
JPH03186928A (ja) * 1989-12-16 1991-08-14 Mitsubishi Electric Corp データ処理装置
US5287470A (en) * 1989-12-28 1994-02-15 Texas Instruments Incorporated Apparatus and method for coupling a multi-lead output bus to interleaved memories, which are addressable in normal and block-write modes
JPH0484253A (ja) * 1990-07-26 1992-03-17 Mitsubishi Electric Corp バス幅制御回路
JP2646854B2 (ja) * 1990-12-18 1997-08-27 三菱電機株式会社 マイクロプロセッサ
US5255374A (en) * 1992-01-02 1993-10-19 International Business Machines Corporation Bus interface logic for computer system having dual bus architecture
US5257391A (en) * 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
US5293381A (en) * 1992-03-27 1994-03-08 Advanced Micro Devices Byte tracking system and method

Also Published As

Publication number Publication date
CA2142028A1 (en) 1995-10-02
EP0676702A1 (en) 1995-10-11
TW321744B (ja) 1997-12-01
ATE166733T1 (de) 1998-06-15
EP0676702B1 (en) 1998-05-27
CN1117617A (zh) 1996-02-28
US5748919A (en) 1998-05-05
KR0175980B1 (ko) 1999-05-15
DE69502656D1 (de) 1998-07-02
KR950029955A (ko) 1995-11-24
CN1054931C (zh) 2000-07-26

Similar Documents

Publication Publication Date Title
US11677662B2 (en) FPGA-efficient directional two-dimensional router
KR100288038B1 (ko) 초대규모집적에 적합한 파이프라인 반도체장치
US7290075B2 (en) Performing arbitration in a data processing apparatus
CN110851378A (zh) 双列直插式存储器模块（dimm）可编程加速卡
US5632029A (en) Multi-segmented bus and method of operation
US10802995B2 (en) Unified address space for multiple hardware accelerators using dedicated low latency links
US5857090A (en) Input/output subsystem having an integrated advanced programmable interrupt controller for use in a personal computer
US20060059292A1 (en) Method and an apparatus to efficiently handle read completions that satisfy a read request
US20070198758A1 (en) Bus apparatus, bus system and information transferring method
US7106600B2 (en) Interposer device
JPH07281998A (ja) データ配列方法および装置
US6842104B1 (en) System lsi and a cross-bus switch apparatus achieved in a plurality of circuits in which two or more pairs of a source apparatus and a destination apparatus are connected simultaneously and buses are wired without concentration
US6457089B1 (en) Microprocessor bus structure
Pinkston et al. Architecture and optoelectronic implementation of the WARRP router
US6378017B1 (en) Processor interconnection
Klilou et al. Performance optimization of high-speed Interconnect Serial RapidIO for onboard processing
CN210038775U (zh) 片上系统
WO2004025478A1 (ja) メモリブロック間のレイテンシ差を活用するデータ処理装置および方法
US6523080B1 (en) Shared bus non-sequential data ordering method and apparatus
CN112905523A (zh) 一种芯片及核间数据传输方法
EP4152165A1 (en) Programmable memory controller circuits and methods
US20230080284A1 (en) Devices using chiplet based storage architectures
Qiao et al. Design of DMA controller for multichannel PCI bus frame engine and data link manager
JPS58159126A (ja) デ−タ処理システム
Wong A message controller for distributed processing systems