JPH07274008A

JPH07274008A - ファクシミリ装置

Info

Publication number: JPH07274008A
Application number: JP7029072A
Authority: JP
Inventors: Kozo Nakamura; 浩三中村; Yasuyuki Kojima; 康行小嶋; Nagaharu Hamada; 長晴浜田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-02-17
Filing date: 1995-02-17
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】画像信号を高速に復号化する装置を搭載して高
速な回線にも適用可能なファクシミリ装置を提供するこ
と。【構成】画像信号を符号化した符号化信号を外部から受
信する受信手段と，受信した符号化信号を記憶する符号
メモリと，符号化信号を画像信号に復号化する復号化手
段と，復号化手段で復号化された画像信号を記憶する画
像メモリと，復号化された画像信号を記録する記録手段
と，復号化手段と画像メモリと記録手段とを接続して画
像信号を転送する画像バスと，システムを制御する制御
手段と，受信手段と符号メモリと復号化手段とを接続し
て符号化信号を転送する符号バスとを備えたファクシミ
リ装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速ファクシミリで国
際規格として定められたＭＨ符号（ModifiedHuffman Co
de）及びＭＲ符号（Modified ＲＥＡＤ)の符号化及び復
号化を行う符号化，復号化装置を搭載したファクシミリ
に関する。

【０００２】

【従来の技術】図１は、ファクシミリの概略を示すブロ
ック図である。ファクシミリでは、読取部１０００によ
って原稿を走査し、画像（Video Data：ＶＤ）信号を生
成する。画像信号（以下、画像信号ＶＤ、または単にＶ
Ｄという。）は、符号化復号化装置２０００によって符
号（Code Word)に変換され、さらに変復調装置３０００
によって伝送路帯域の周波数に変換され、網制御装置４
０００を介して伝送回線上に送信される。受信側では、
上記と逆の手続きで、符号から画像信号に変換し、記録
部５０００にてハードコピーを得る。図１では全体を制
御する制御部（通常はマイクロコンピュータが用いられ
る）の説明を省略している。

【０００３】画像電子学会誌‘７７,Ｖｏｌ６，Ｎo.３
及び‘７８,Ｖｏｌ７，Ｎo.１や画像電子学会誌“８
０，Ｖｏｌ９，Ｎo.１等の文献に記載があるように、符
号化復号化装置２０００では、国際規格のＭＨ符号及び
ＭＲ符号が用いられることが多い。

【０００４】ＭＨ符号は、同一走査ライン上における２
つのとなり合ったビット変化点（画素の色、例えば白か
黒かが変化する点）の間のビット長の距離（Run Lengt
h：ＲＬ）を“符号”として変換するものである。ＭＲ
符号は、となり合った２つのライン上のビット変化点を
求め、すでに符号化して伝送したライン(参照ライン)
と、今符号化しようとしているライン（符号化ライン）
との変化点の相対的なビット位置の差を“符号”として
変換するものである。従来の符号化復号化装置は、符号
化時には画像信号の１ビットを１ワードとして記憶する
メモリを複数ライン分用意し、シリアルにメモリを走査
して変化点を求めていた。また、復号化時には、ＲＬか
らカウンタ等を用いてシリアルに画像信号を復元してい
た。

【０００５】

【発明が解決しようとする課題】このため、上記従来技
術はハードウエア量が多く、またメモリ等の高速動作が
要求されるという欠点があった。また、ＭＨ符号及びＭ
Ｒ符号は、高度な符号化方式であるため、通常マイクロ
コンピュータによるソフトウエアとハードウエアとを組
み合わせて処理する構成としている。しかし、ソフトウ
エアによる信号処理は低速であり、高速に符号化するに
は処理速度に限界があった。また、ハードウエアだけで
処理する構成とした場合でも、そのハードウエアが大規
模化し、またハードウエアがその処理に専用化されるの
で柔軟性に欠けるという問題があった。さらに、マイク
ロコンピュータのシステムバス上に画像信号記憶用のメ
モリ（例えば、通常８ビットが１ワードとなる）を接続
することにより、ハードウエア量を低減したものもある
が、ワード内のビット変化点は、シリアルに検出すると
いう手法を用いているため依然として高速化に問題が残
っていた。

【０００６】符号化復号化処理を処理する場合、処理す
べき画像の処理単位（画素，変化点，ライン，ページ）
毎に分離し、分離したそれぞれの処理を処理階層とする
と、本発明と従来技術との違いは図２に示すようにな
る。

【０００７】従来装置は、画像信号をシリアルに走査し
て変化点を検出する画素単位の処理をハードウエアで行
い、変化点情報から符号を生成する変化点単位以後の処
理をマイクロコンピュータを用いたソフトウエアが分担
する例が多い。この例では柔軟性は高いけれどもマイク
ロコンピュータの負担が重なり、高速な回線（例えば４
８Ｋｂ／ｓまたはそれ以上の）には適用しずらいという
問題があった。また、画像処理における符号化，復号化
のアルゴリズムに軽微な変更を加えようとしてもハード
ウエアが専用化しているために困難であったり、マイク
ロコンピュータを用いたことによる特長（例えばバス接
続によるインタフェイスの容易性等）を活かした柔軟な
システム構築が困難であったりして容易に拡張性を持た
すことができなかった。

【０００８】本発明の目的は、上記従来技術の問題点を
解消し、画像信号を高速に復号化する装置を搭載して高
速な回線にも適用可能なファクシミリ装置を提供するこ
とにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次の技術的手段を採用したものである。

【００１０】画像信号を符号化した符号化信号を外部か
ら受信する受信手段と、前記受信した符号化信号を記憶
する符号メモリと、前記符号化信号を画像信号に復号化
する復号化手段と，前記復号化手段で復号化された画像
信号を記憶する画像メモリと，前記復号化された画像信
号を記録する記録手段と，前記復号化手段と前記画像メ
モリと前記記録手段とを接続して前記画像信号を転送す
る画像バスと，システムを制御する制御手段と、前記受
信手段と前記符号メモリと前記復号化手段とを接続して
符号化信号を転送する符号バスとを備えたファクシミリ
装置としたものである。

【００１１】

【作用】本発明は、送信されてきた符号化された信号を
記録する符号メモリと，前記符号化された信号から画像
信号を生成する復号化手段と，前記復号化された画像信
号を記録する画像メモリとを有し、符号メモリと復号化
手段との間及び復号化手段と画像メモリ間をそれぞれ別
の信号バスで接続することにより、高速にデータ転送が
可能となり、高速に復号化処理を行うものである。

【００１２】

【実施例】図３以下を用いて本発明の実施例を図面を用
いて説明する。

【００１３】図３は、本発明になる符号化，復号化装置
（Codec)の全体ブロック図である。ＭＰＵＩ／Ｆ２１０
０は、マイクロコンピュータ（マイコン）とインタフェ
イスを取るもので、信号ａ−１〜信号ａ−１０が入出力
される。信号ａ−１は、マイコンがCodec をアクセスす
るときのチップセレクト（Chip Select：ＣＳ)信号であ
る。信号ａ−２は、マイコンとCodec 間でデータの転送
を行うときのタイミング（Data Strobe ：ＤＳ）信号で
ある。信号ａ−３は、マイコンからのCodec に対する読
み出しか書き込みを制御するリードライト（Read／Writ
e ：Ｒ／Ｗ）信号である。信号ａ−１〜信号ａ−３は、
マイコンボードのコントロールバス（Control Bus ：Ｃ
Ｂｕｓ）から入力される。信号ａ−４は、マイコンから
のアドレス（Address ：Ａ）信号である。信号ａ−１〜
信号ａ−４により、マイコンからCodec 内部の各レジス
タをアクセスするための信号Ｃ(外部制御信号と呼ぶ)が
作られる。信号ａ−５は、マイコンとCodec 間でデータ
のやりとりを行う信号（Data：Ｄ）で、マイコンのデー
タバス（Data Bus：ＤＢus）と直結する。信号ａ−６
は、ダイレクトメモリアクセスコントローラ（Direct M
emory Access Controller ：ＤＭＡＣ）に対して、外
部回路（通常はメモリ）とCodecの内のメモリ間で直接
にデータを転送するダイレクトメモリアクセス（Direct
Memory Access：ＤＭＡ)を要求するＤＭＡ要求（ＤＭ
ＡＲequest：ＤＲＱＴ）信号である。信号ａ−７は、
ＤＲＱＴに対する確認(ＤＭＡ Acknowledge ：ＤＡＣ
Ｋ）信号を受けるものである。Codec は、ＤＲＱＴ信号
を出力すると、ＤＡＣＫ信号が返るのを待ち、ＤＡＣＫ
信号が返った後、ＤＳ信号のタイミングに合わせてData
の入出力を行う。信号ａ−８は、マイコンに対して割り
込み要求（Interrupt Request ：ＩＲＱ）を行うもの
で、たとえば、１ライン分の処理が終了したときなどに
用いられる。信号でａ−９はリセット（ＲＥＳＥＴ）信
号で、Codec 内部が初期状態となる。信号ａ−１０はク
ロック（ＣＬＫ）信号で、Codec 内の処理のタイミング
の源となる。これらの信号を用いてマイコンとインタフ
ェイスする例は、通常市販されているマイコンと直結す
るＬＳＩにあるので、ここでは、これ以上の説明は省略
する。このようにCodecは、ＭＰＵＩ／Ｆ２１００を持
ち、マイコンのバスと直結できるため、システム構成が
容易でかつ小型化できるという効果がある。

【００１４】制御部２２００は、Codec 内の各ハードウ
エアに対して内部制御バスｂを介してタイミングを供給
し、また各ハードウエアの状態を入力して次に何を行う
かを決定する部分で、マイクロプログラムを中心に構成
される。これについては図４を用いて詳細に説明する。

【００１５】演算部２３００は、ＡＬＵ（Arithmetic L
ogic Unit：算術・論理演算部)とレジスタ群等から成
り、変化点のアドレスから、ランレグスＲＬを求めた
り、参照ラインと符号化ラインとの変化から位置の相対
差を求めたり、その逆の演算を行う部分である。これに
ついては図５を用いて詳細に説明する。

【００１６】ビデオアドレス（Video Address ：ＶＡ）
発生部２４００は、画像信号を記憶するビデオメモリ
（Video Memory：ＶＭ）に対して、ビデオアドレス（Vi
deo Address ：ＶＡ）信号ｄ−１０を発生する部分であ
る。これについては図６を用いて詳細に説明する。

【００１７】テーブル(Table )部２５００は、ＭＨ符号
及びＭＲ符号の符号化テーブル及び復号化テーブルから
成り、演算部２３００からのＲＬや相対差と、制御部22
00からのモード信号を入力してＭＨ符号やＭＲ符号に変
換したり、その逆を行う部分である。これについては、
図８，図９，表１〜表３を用いて詳細な説明を行う。変
化点検出部２６００は、参照ライン及び符号化ラインの
画像信号を複数ビットを１ワードとして記憶しているメ
モリから、ワード単位で画像信号を取り込み、ワード内
の変化点の位置（ビットアドレスと呼ぶ）をパラレル処
理で検出する部分である。これについては図１０，図１
１，表４を用いて詳細に説明する。

【００１８】画像信号復元部２７００は、復号化ライン
上のとなり合った２つの変化点のビットアドレスと，２
つの変化点間にワードアドレスの差があるか否かの情報
と，変化点間の画像信号の色情報から、ワード単位でパ
ラレルに画像信号を復元する回路である。これについて
は、図１２，図１３，表５を用いて詳細に説明する。ビ
デオバスインタフェイス(Video BusInterface：ＶＢＵ
ＳＩ／Ｆ)２８００は、画像信号を記憶しているＶＭに
対するインタフェイス信号及び、ビデオバス(Video Bu
s：ＶＢｕｓ）を制御する信号及び、外部装置からＤＭ
Ａで画像信号を転送するための信号が入出力される。

【００１９】信号ｄ−１は、ＶＢｕｓをCodecが使うと
き、ＶＢｕｓの使用権の要求（VideoBus Request：ＢＲ
ＱＴ）信号で、Codec以外にも、ＶＢｕｓ使用権を持つ
ものがある場合に出力される。

【００２０】信号ｄ−２は、ＢＲＱＴ信号ｄ−１に対す
る確認（Video Bus Acknowledge ：ＢＡＣＫ）信号であ
る。

【００２１】信号ｄ−３は、Codec のＶＢｕｓ使用中
（Video Bus Enable：ＶＢＥ）を示す信号である。

【００２２】信号ｄ−４は、Codecと外部装置(通常メモ
リ）間で画像信号の転送を行うとき、その転送タイミン
グ（Video Data Strobe ：ＶＤＳ）信号である。

【００２３】信号ｄ−５は、Codec と外部装置間でデー
タの転送を行うとき、Codec から外部装置へのデータ転
送（書込み）か、外部装置からCodec へのデータ転送
（読出し) かを外部装置に知らせるビデオバス読出し/
書込み（Video Bus Read／Write：ＶＲ／Ｗ）信号であ
る。

【００２４】信号ｄ−６は、画像信号生成部（通常ファ
クシミリでは読取部）からの画像信号のＶＭへの転送要
求（Trasport Data ＤＭＡ Request：ＴＤＲＱＴ）信号
である。

【００２５】信号ｄ−７は、ＴＤＲＱＴ信号に対する確
認（Transport Data ＤＭＡ Acknowledge ：TDACK）信
号である。

【００２６】信号ｄ−８は、画像信号を受信する装置
(通常、ファクシミリでは記録部)からの、画像信号の受
信要求(Receive Data DMA Request：ＲＤＲＱＴ)信号で
ある。信号ｄ−９は、ＲＤＲＱＴに対する確認（RDRQT
Acknowledge ：ＲＤＡＣＫ)信号である。

【００２７】信号ｄ−１０は、ビデオメモリＶＭに対す
るCodec からのワードアドレス（Video Memory Word Ad
dress：ＶＡ）信号である。

【００２８】信号ｄ−１１はＶＭとCodec 間で、画像信
号をワード単位で転送するビデオデータバス（Video Da
ta Bus：ＶＤＢｕｓ）である。

【００２９】図４は、制御部２２００の構成を詳細に説
明する図である。命令レジスタ（Instruction Registe
r：ＩＲ）２２１０は、外部制御装置（通常マイコン）
からのＭＨ符号化命令等のマクロ命令を受けるレジスタ
である。マッピングＲＯＭ（Read Only Memory）２２０
０は、命令レジスタIR2210に格納されたマクロ命令か
ら、そのマクロ命令を解読して実行するマイクロプログ
ラムを記憶しているROM2240 の先頭アドレスを発生する
ものである。シーケンサ２２３０は、マイクロプログラ
ムROM2240 のアドレスを発生するもので、割り込み制
御，サブルーチン制御，ジャンプアドレス発生等を行
う。パイプラインレジスタ２２５０は、マイクロプログ
ラムROM2240 からのマイクロ命令を格納するレジスタで
ある。パイプラインレジスタ２２５０の出力は、内部制
御バスｂを介して各ハードウエアに動作指令として供給
される。また、その一部はシーケンサ２２３０にもフィ
ードバックされ、たとえば割り込み許可／不許可といっ
たふうにシーケンサ２２３０も制御する。スティタスレ
ジスタ（Status Register：ＳＲ）２２６０は、Codecの
内部状態を記憶するレジスタで、処理の終了状態や、デ
ータバッファレジスタ（Data Buffer Register：ＤＢ
Ｒ)２２８０のレデイ(Ready)状態をマイコンに知らせ
る。システムコントロールレジスタ（System Control R
egister ：ＳＣＲ）２２７０は、Codec のシステムを制
御する信号を格納するレジスタで、マイコンによって書
き込まれる。例えば、Codec がＶＢｕｓを独占している
か否かや、Codec をウエイト（Wait）状態にしたり、１
ライン単位の処理か、マルチライン（ページモード：Pa
ge Mode)単位の処理かの制御等が、このレジスタで行わ
れる。マルチプレクサ（ＭＰＸ）２２９０は、Codec が
アイドル状態（何もやる処理がない）や、Wait状態時
に、外部制御バスＣの一部を内部制御バスｂにつなぎ、
その他の状態時は、パイプラインレジスタ２２５０から
の信号を内部制御バスｂにつなぐスイッチである。これ
により、マイコンが、内部制御バスｂによって制御され
ているCodec 内のレジスタをアクセスすることができ
る。DBR2280 は、ＶＤＢｕｓの信号ｄ−１１とDBusの信
号ａ−５との間のデータ転送を行うもので、マイコンか
らIR2210にシステムバス（System Bus：ＳＢｕｓ）とＶ
Ｂｕｓ間のデータ転送指令を受けると、たとえば、ＶＢ
ｕｓからＳＢｕｓへの転送時は、画像信号ＶＤをDBR228
0 にセットし、SR2260のＤＢＲレデイフラグをオン（Ｏ
Ｎ）してマイコンに知らせる。マイコンは、DBR2280 を
リードしてＶＤを得る。転送方向がこの逆の場合も同様
である。この動作については後で詳述する。

【００３０】このように、制御部２２００は、マイクロ
プログラミング制御方式を用いているため、柔軟な処理
が可能で、またタイミングはこの部分で集中して制御し
ているためＬＳＩ化時の設計が容易であるという効果が
ある。

【００３１】図５は、演算部２３００を詳細に説明した
ものである。レジスタファイル2310は、例えば２ポート
ＲＡＭ(２Port Random Access Memory）等で構成でき、
各種の信号を記憶するものである。以下、ここでは１ワ
ード＝１バイトの場合で説明を進める。レジスタファイ
ル２３１０には、符号化時は符号化ラインの、復号化時
は復号化ラインのアドレスとなる仮想アドレスレジスタ
Ａチャンネル(VirtualAddress Register Achannel ：Ｖ
ＡＲＡ），参照ラインのアドレスとなる仮想アドレスレ
ジスタＢチャンネル（ＶＡＲＢ），読取部や記録部とＶ
Ｍ間で画像信号をＤＭＡ転送するときのライン（転送ラ
イン）のアドレスとなる仮想アドレスレジスタＣチャン
ネル（ＶＡＲＣ）、符号化ラインあるいは符号化ライン
の変化点の位置を記憶する一時記憶アドレスレジスタＡ
（Temporal Address Register A：ＴＡＲＡ），参照ラ
インの変化点のアドレスを記憶する一時記憶アドレスレ
ジスタＢ（ＴＡＲＢ）がある。これらのレジスタに格納
されるアドレスは、ラインの始端を仮想的にゼロアドレ
スとした仮想アドレスである。また、ワードアドレスと
ビットアドレスの両方を記憶するものである。演算部２
３００では、全てこの仮想アドレスを用いている。仮想
アドレス方式の採用により、参照ラインの変化点と符号
化ラインの変化点の相対的アドレス差を求める場合に高
速に求めることができるという効果がある。また、水平
方向分のアドレス領域だけ記憶できる容量を持てば十分
であるため、レジスタファイルを小さくでき、かつ、AL
U2350を小さくできるという効果がある。また、一つの
レジスタでビットアドレスとワードアドレスの両方を記
憶しているため、ワード単位で画像信号をハンドリング
しているにもかかわらず、２つの変化点の距離が、ビッ
ト単位で高速に求まるという効果がある。レジスタファ
イル２３１０には、この他に、１ラインの画素数を記憶
するターミナルレジスタＡ，Ｂチャンネル（Terminal R
egister A，B Channel：ＴＲＡＢ)、ターミナルレジ
スタＣチャンネル（ＴＲＣ）と、画面の水平方向の画素
数を記憶する水平画素数レジスタ(Horizontal Width Re
gister：ＨＷＲ）と、処理すべきライン数を記憶するラ
イン数レジスタ（Line Number Register：ＬＮＲ）と、
１ラインの最小符号ビット数を記憶する最小符号長レジ
スタ（Minimum Code Length Register：ＭＣＬＲ）と、
Codec のワーキング用のレジスタＡ（General Register
A：ＧＲＡ）、レジスタＢ（General Register B：ＧＲ
Ｂ）がある。これらのレジスタ群の使用方法の詳細につ
いてはマイクロプログラムフローの説明時に行う。Ａラ
ッチ２３２０及びＢラッチ２３３０は、レジスタファイ
ル２３１０のＡポート及びＢポートからの出力をラッチ
するものである。Ａマスク２３４１及びＢマスク２３４
２はそれぞれＡラッチ２３２０及びＢラッチ２３３０か
らの出力のうちビットアドレスをゼロにマスクするか、
あるいはマスクせずにビットアドレスを通すかを制御す
るものである。MPX2344 は、ALU2350 のＡポートへの出
力を、Ａラッチ２３２０の出力とするか、テーブル部２
５００の出力とするかを選択するものである。MPX2343
は、ALU2350のＢポートへの出力をＢラッチ２３３０の
出力とするか、８とするかを選択するものである。ALU2
350 は、ＡポートとＢポートから入力したデータを演算
するもので、例えばＡ−Ｂを出力するといったものであ
る。ALUSR2360は、ALU2350の演算結果の状態を記憶する
レジスタで、例えば、ゼロフラグやオーバフローフラグ
やアンダフローフラグ等である。等価比較器２３７０
は、ALU2350 の出力と、Ｂラッチ2330の出力が等価か否
かを判定する回路で、例えばＡラッチ２３２０にVARAの
内容をラッチし、Ｂラッチ２３３０にＴＲＡＢをラッチ
し、ALU2350 のＡポートにＡラッチ２３５０の出力でマ
スクされたものを入力し、Ｂポートに８を入力して、
(Ａポート＋Ｂポート)を実行してＶＡＲＡのワードアド
レスをインクリメントしたとき、ＴＲＡＢと一致したか
否かを判定することができ、ライン端(LineEnd)が判定
できる。MPX2381 は、レジスタファイル２３１０へ書き
込データの下位３ビットを、ALU2350 の出力とするか、
変化点検出器２６００からの変化点ビットアドレスとす
るかを選択するものである。これにより、変化点のビッ
トアドレスが高速にレジスタファイル２３１０に記憶で
きる効果がある。MPX2382 は、レジスタファイル２３１
０への書き込みデータをＤＢｕｓのデータとするかALU2
350の出力とするかを選択するものである。これにより
ＴＲＡＢ，ＴＲＣ，ＨＷＲ，ＬＮＲ，ＭＣＬＲは、マイ
コンから直接パラメータとして設定できる。このためCo
dec は柔軟な処理が可能となる。例えば、ＴＲＡＢの値
をＴＲＣの値より小さく設定すると、読取部からの画像
信号の一部を符号化できる。これらの更に詳しい説明は
マイクロプログラムフローを説明するときに行う。

【００３２】図６はビデオアドレス発生部２４００を詳
細に説明するものである。レジスタファイル２４１０
は、符号化あるいは復号化ラインの始端のＶＭの実ワー
ドアドレスを記憶するスタートアドレスレジスタＡ（St
art Address Register：SARA）と，参照ラインの始端の
ＶＭの実ワードアドレスを記憶するスタートアドレスレ
ジスタＢ（ＳＡＲＢ）と，転送ラインの始端のＶＭの実
ワードアドレスを記憶するスタートアドレスレジスタＣ
（ＳＡＲＣ）から成る。アダー２４２０は、レジスタフ
ァイルの中のラインのスタートアドレスと演算部２３０
０からの仮想ワードアドレス(Virtual Word Address)を
加算して、ＶＭの実ワードアドレス（ビデオアドレス：
Video Address)を生成する。このビデオアドレスは、ア
ドレスラッチ２４３０にラッチされ、ＶＡＢｕｓに出力
される。スタートアドレス（StartAddress)と仮想アド
レス（Virtual Address)とにより任意のビデオアドレス
を発生できる。MPX2450 は、レジスタファイル２４１０
への書き込みデータをVABUSd−11上の信号とするか、Ｄ
ＢＵＳａ−５上の信号とするかを選択するものである。
１ライン分の処理が終了する毎に、マイコンに制御が移
るモード（ラインモードと呼ぶ）時は、１ライン毎にマ
イコンから直接スタートアドレスの設定をうける。これ
に対し、ＬＮＲに設定されたライン数分を連続して処理
するモード（ページ(Page)モードと呼ぶ）時は、ページ
の先頭でマイコンからスタートアドレスの設定をうける
だけで、後は、ライン毎にCodec が、レジスタファイル
２４１０のスタートアドレスとレジスタファイル２３１
０内のＨＷＲの内容とを加算し、これを次のスタートア
ドレスとして記憶することにより、ページモード処理が
実現できる。この場合、マイコンは、１ページに１回ス
タートアドレスを設定するだけあとは全てCodec が行う
ため、マイコンの負荷が小さくなるという効果がある。
また、ＨＷＲ及びＬＮＲ及びＴＲ及びＳＡＲに適当な値
を設定することにより、Codec を用いて１画面内の任意
の矩形領域を高速に処理することができる。図７は、こ
のことを示すものである。図でＨＷは、画面の水平方向
の幅でこれをＨＷＲに設定する。ＬＮは、処理すべきラ
イン数でＬＮＲに設定する。Ｔは１ラインの処理すべき
画素数でＴＲに設定する。ＳＡは、ページの先頭のＶＭ
のスタートアドレスでＳＡＲに設定する。しかる後に、
マイコンからマクロコマンドを受けると、Codec は、図
７の斜線部を連続して処理できる。

【００３３】図８は、テーブル部２５００のうち、符号
化テーブル部の詳細を説明するものである。ラッチ２５
０１は、ALU2350 の演算結果をラッチするものである。
モード判定回路２５０２は、ALU2350 の演算結果より符
号化時のモード（例えば、ＭＨ符号化時は、ＲＬが６４
以上か未満か）を判定し、シーケンサ２２３０に伝え
る。アドレス発生回路２５０３は、内部制御Ｂｕｓから
の信号及びラッチ回路２５０１にラッチされたＡＬＵの
演算結果を元に、符号化テーブルROM2504 への適切なア
ドレスを発生する。符号化テーブルROM2504 の出力は、
シフトレジスタ２５０５にロードされ、１ビット単位で
シフトして順にシリアル／パラレル(Serial／Paralle
l：Ｓ／Ｐ)変換器２５０７に送られる。Ｓ／Ｐ変換器２
５０７に８ビット生成されるとファーストイン／ファー
ストアウト（First In FirstOut：ＦＩＦＯ)メモリ２５
０８に書き込まれる。Ｓ／Ｐ変換器２５０７に８ビット
の符号が生成されるのをカウントするのは、演算部２３
００のＧＲＢとALU2350 である。このように、カウンタ
を持たず、ＡＬＵとレジスタでカウントしているため、
タイミングが集中管理でき、タイミング制御が容易であ
るという効果がある。ターミネート検出回路２５０６
は、シフトレジスタ２５０５に入った符号の終端を検出
するもので、これについては後ほど詳述する。ＦＩＦＯ
メモリ２５０８は、符号転送効率を上げるためのもので
ある。ＦＩＦＯメモリ2508に符号がセットされると、外
部制御Ｂｕｓを介して、ＤＲＱＴが出力される。DMACが
接続されている場合は、ＤＡＣＫによってＦＩＦＯメモ
リ２５０８がセクセスされる。ＤＭＡＣが接続されてい
ない場合は、マイコンがＦＩＦＯメモリ2508を直接リー
ドすることにより、符号を得ることができる。このよう
に、符号が直接ＤＢｕｓ上に出力されるため、システム
設計が容易となる効果がある。また、パラレルに符号が
転送されるため、タイミングが容易でかつ高速であると
いう効果がある。

【００３４】

【表１】

【００３５】表１は、符号化テーブルROM2504 を説明す
るものである。アドレス欄のＲＬ及び差は、ALU2350 の
演算結果が、アドレスとなっているものである。他の部
分は、内部制御Ｂｕｓからの信号によりアドレス発生回
路２５０３が生成したものである。このようにALU2350
の演算結果が直接にテーブルのアドレスとなるため、高
速に符号化テーブルを引くことができる。

【００３６】

【表２】

【００３７】表２はＭＨ符号でＲＬが４である符号(１
０１１)を例にとり、テーブルを用いて符号化し、Ｓ／
Ｐ変換器２５０７に送り、符号の終結をターミネート検
出回路２５０６で検出する手法を説明するものである。
白のＲＬが４（＝(１００)₂)であるという演算結果がAL
U2350 で得られると、テーブルのアドレスは表２(ａ)の
ように（000000100)₂となる。このとき、テーブル２５
０４には、上位ビットから順に（10111000000000)₂とい
うデータが入っている。この上位４ビットは符号で、そ
の次のＤ₉ビットの「１」は、符号の終端を示すものであ
る。シフトレジスタ２５０５には、この値がロードされ
る。このシフトレジスタ２５０５は、シフトパルスを入
力すると、最下位ビットに「０」をつめていくタイプの
ものである。表２(ｂ)のようにシフトする毎にシフトレ
ジスタ２５０５の最上位ビットがＳ／Ｐ変換器２５０７
にシフトされていく。４回シフトすると(1000000000000
0)₂となるが、このパターンをターミネート検出回路２
５０６に入力されると、終了（Terminate)であると検出
し、その旨シーケンサに知らせる。シフト回数を演算部
２３００のＧＲＡでカウントし、１ライン分の符号化処
理終了時に、ＧＲＡに記憶されている。１ライン分の総
符号ビット数と、ＭＣＬＲの最小符号ビット数とを比較
し、フイル（Fill）符号の数を制御できる。

【００３８】図９は、復号化テーブル部を詳細に説明す
るものである。FIFO2510は、符号受信バッファである。
パラレル／シリアル（Ｐ／Ｓ）変換器２５１１は、８ビ
ット単位で受信した符号を１ビット毎順次ライン端（En
d of Line ：ＥＯＬ）検出回路２５１２及びアドレス発
生回路２５１３に供給するものである。Ｐ／Ｓ変換器２
５１１に付随して必要なカウンタの機能は、演算部２３
００のＧＲＢが実行する。このため、独自でタイミング
を有するカウンタが不要である。ＥＯＬ検出回路２５１
２は、１２ビットのＳ／Ｐ変換器と、Ｓ／Ｐ変換器の出
力が(000000000001)₂と一致するか否かを検出するゲー
トから成り、受信した符号パターンがＥＯＬか否かを判
定するものである。ＥＯＬ検出回路２５１２を独立して
設けることにより、伝送路誤りが発生して符号語のきれ
目を誤って認識したとしても確実にかつ高速にＥＯＬを
検出できるという効果がある。アドレス発生回路２５１
３は、復号化テーブルROM2514 のアドレスを発生するも
ので、復号化テーブルROM2514 の先頭アドレス作成や、
受信符号と復号化テーブルROM2514 の出力から次のアド
レスを作成を行う。復号化方式はツリーサーチ方式を用
いており、これについては特願昭55−174592号に詳しく
述べているのでここでは表３を用いて簡単に説明するに
とどめる。ラッチ２５１５は、復号化テーブルROM2514
の出力を一時記憶するものである。

【００３９】

【表３】

【００４０】表３は、復号化テーブルROM2514 を説明す
るもので、ツリーサーチ方式で復号化を行うのに好適な
ように作成している。復号化テーブルROM2514 は、大き
く分けて３つの部分にアドレスが分割されている。すな
わち、ＭＨ白符号の部分と、ＭＨ黒符号の部分と、ＭＲ
符号の部分である。復号化テーブルROM2514 の内容は、
復号が未終了すなわち符号語の途中の状態時は次にアク
セスすべきアドレスの一部であり、符号語が完結し復号
が終了したときは、その符号のもつ情報である。シーケ
ンサ２２３０は、符号１ビットにつき１回復号化テーブ
ルROM2514 をサーチ、その出力から復号化した符号の持
つ意味を知る。復号化した符号の持つ情報は、MPX2344
を介して直接ALU2350のＡポートに入っているため、高
速に変化点の位置を求めることができる。

【００４１】図１０は、変化点検出部２６００を詳細に
説明するものである。参照ライン変化点検出器２６１０
と符号化ライン変化点検出器２６２０から成り、この２
つの動作はほぼ同じであるから、参照ライン変化点検出
器２６１０について説明する。MPX2614 は、ＶＤＢｕｓ
からのデータ→ＶＤと、ＶＤＢｕｓからのデータを反転
させたデータＶＤと、ラッチ２６１７からのデータのう
ち１つを選択するものである。マスク回路２６１６は、
MPX2614 から入力したデータを、ビットアドレスＢＡが
示すビットまで「１」にぬりつぶす回路で図１１を用い
て詳細を説明する。ラッチ２６１７は、マスク回路２６
１６からの出力を一時記憶するものである。プライオリ
ティエンコーダ２６１８はラッチ２６１７から入力した
データに存在する最下位の「０」の位置を検出するもの
である。データに「０」が存在すると参照ライン変化点
フラグを「１」にして、変化点が存在することをシーケ
ンサ２２３０に知らせる。また、「０」の存在した位置
が変化点ビットアドレスとして演算部２３００に出力さ
れる。このビットアドレスは直接レジスタファイル２３
１０に入力されるため、高速に変化点のビットアドレス
を記憶できる効果がある。またこの変化点ビットアドレ
スはMPX2619 を介してマスク回路２６１６にビットアド
レスＢＡとして出力される。MPX2619 は、演算部２３０
０のＢラッチ２３３０からのＢポートビットアドレス
（B-Port Bit Address )と、プライオリティエンコーダ
２６１８からの変化点ビットアドレスとを選択するもの
で、参照ラインの変化点の検出開始ビットアドレスを符
号化ラインの変化点のビットアドレスからにしたいとき
（これを、参照ラインアドレス戻しと呼ぶ）のみ、Ｂポ
ートビットアドレスが選択される。これについては、マ
イクロプログラムフローで詳細に説明する。排他OR(EXO
R)２６１１は、符号化開始点（ａ₀と呼ぶ）の色と、参
照ラインの変化点（ｂ₁とｂ₂があり、ｂ₁はａ₀の真
上より右のａ₀と反対色の変化点、ｂ₂はｂ₁より右の
ａ₀と同色の変化点）のうちｂ₁を検出するのかｂ₂を
検出するのかを選択するｂ₁ ／ｂ₂信号を受け、MPX2614
を制御する。ゲート２６１２は、変化点フラグが「１」
でかつ参照ラインアドレス戻しが「０」のときのみ、MPX2
614 の入力データをラッチ２６１７の出力とするもので
ある。ＯＲゲート２６１３は、変化点フラグが「１」かあ
るいはアドレス戻しが「１」のとき、マスク回路２６１
６をイネーブルにするものである。図１１は、マスク回
路２６１６を詳細に説明するもので、デコーダ２６１６
−１とＮＡＮＤゲート２６１６−２〜２６１６−９から
成る。

【００４２】

【表４】

【００４３】表４は、この変化点検出器の動作例を示し
たものである。初期条件として、ＶＤ＝(00111000)₂、
ａ₀色＝０，ｂ₁ ／ｂ₂＝０，参照ライン変化点フラグ＝
０，参照ラインアドレス戻し＝０とする。第１回目のラ
ッチ時は、初期条件よりEXOR2611及びゲート２６１２の
出力は、共に「０」であるため、マスク回路2616への入
力データは、ＶＤとなる。またマスク回路イネーブル信
号Ｅは、「０」であるため、マスク回路２６１６の出力
は、入力データを単に反転したものとなる。よってラッ
チ２６１７には(11000111)₂がラッチされる。よってプ
ライオリティエンコーダ２６１８の出力は、参照ライン
変化点フラグ＝「１」，参照ライン変化点ビットアドレ
ス＝３となる。第２回のラッチ時は、参照ライン変化点
フラグが「１」となっているため、ゲート２６１２の出
力が「１」となりマスク回路２６１６への入力データは
ラッチ２６１７の出力データ(11000111)₂となる。マス
ク回路イネーブル信号Ｅは「１」となっているため、マ
スク回路２６１６は入力データを反転し、かつ参照ライ
ン変化点ビットアドレスが示すビット位置まで「１」にぬ
りつぶしたデータ(00111111)₂を出力する。よって変化
点ビットアドレス６を得る。以下同様にして、変化点が
なくなるまでラッチをくり返すことにより、変化点ビッ
トアドレスを得ることができる。以上の説明から明らか
なように、この変化点検出器は８ビット内の任意の位置
の変化点のビットアドレスを１回のラッチで検出するこ
とができ、ラッチしたあと１ビット毎に調べる方式に比
べ高速に変化点を検出できるという効果がある。また、
変化点のビットアドレスを調べるのにカウンタを用いて
いないため、タイミング制御を全て制御部２２００にて
行えるため、設計が容易で、ＬＳＩ向きであるという効
果がある。

【００４４】図１２，図１３及び表５は画像信号復元部
２７００を詳細に説明するものである。

【００４５】画像信号復元回路２７０１は、復元開始点
及び終了点のビットアドレスを演算部２３００からのＡ
ポート及びＢポートのビットアドレスから入力し、復元
開始点と終了点のワードアドレス差をALU2350 の演算結
果より入力し、復元データを生成するもので、図１３は
その詳細回路を示し、表５はその真理値表である。ワー
ドアドレス差は、Ａラッチ２３２０に復元開始点のアド
レスをラッチし、Ｂラッチ２３３０に復元終了点のアド
レスをラッチし、Ａマスク２３４１及びＢマスク２３４
２をオンにして、この２つのアドレスをALU2350 に入力
し、（Ｂ−Ａ）を実行した結果がゼロか否かで得ること
ができる。このように、ビットアドレスをマスクする回
路２３４２，２３４３を演算部２３００に設けたことに
より、ファイルレジスタ２３１０には、ビットアドレス
とワードアドレスの両方が記憶されているにもかかわら
ず、１回の演算結果で高速にワードアドレス差の有無を
判定できる効果がある。図１３は画像信号復元回路２７
０１の詳細回路図で、デコーダ２７０１−１及び２７０
１−２とＡＮＤゲートから成る。この回路の動作は、表
５に示す真理値表のようになる。

【００４６】

【表５】

【００４７】すなわち、ａ₀の色が「０」の場合は、出
力は全て「０」となり、ａ₀の色が「１」で、ワードア
ドレス差がない場合は、Ａポートビットアドレスの値を
ｘ，Ｂポートビットアドレスの値をｙとするとＤ_x〜Ｄ
_y-1までを「１」とし、他は「０」となり、ａ₀の色が
「１」でワードアドレス差がある場合、Ｄ_x〜Ｄ₇までを
「１」となり、他は「０」となる。これより、ワード内
の復元画像信号は１回の演算で生成できる。これは、カ
ウンタを用いて１ビット毎に生成する方式に比べ、高速
でかつタイミング制御が容易であるという効果がある。
一時記憶レジスタ２７０２は、１つ前に復元した画像信
号を記憶するもので、メモリに１ワードの復元画像信号
が書き込まれるとクリアされる。論理和回路２７０３
は、画像信号復元回路２７０１の出力と、１時記憶レジ
スタ２７０２の出力の論理和をとるもので、これにより
１ワード内の画像信号が次々に復元できる。ラッチ回路
2704は、論理和回路２７０３からの１ワードの復元画像
信号をラッチし、ＶＤＢｕｓに復元画像信号を出力する
ものである。復元画像信号は、１ワード毎にＶＭに書き
込まれる。以上詳述したように、画像信号復元部２７０
０は、完全にパラレルに画像信号を復元するため、高速
に画像信号を復元できるという効果がある。

【００４８】以上、図３から図１３及び表１から表５を
用いて、Codec のハード構成の詳細と、その動作の概略
を説明した。次に、図１４から図１６を用いて、Codec
の各種の処理モードにおける動作を状態遷移図を用いて
説明する。

【００４９】図１４は、符号化及び復号化処理モード時
の状態遷移図である。ＳI はアイドル状態をわ表わす。

【００５０】ＳI 状態時に、マイコンから適当なパラメ
ータの設定を受けた後に、マクロコマンド(例えばＭＨ
符号化コマンド)を入力すると、Ｓ₁の状態に遷移す
る。Ｓ₁は所定の処理を１ライン分実行している状態
で、この時の動作の詳細はマイクロプログラムフローの
説明時に行う。１ライン分の処理が終了するまではＳ₁
の状態で処理を実行しつづける。１ライン分の処理が終
了するとページモードでない場合は、処理終了フラッグ
をオンしてＳI 状態に戻る。ページモード時は、Ｓ₂状
態に移り、ここでＳＡＲの内容とＨＷＲの内容を加算
し、これをＳＡＲに記憶させることによりスタートアド
レスの更新を行い、ＬＮＲをデクリメントしてページエ
ンドの判定を行う。ＬＮＲの内容がゼロでなければペー
ジ端（Page End）でないと判定してＳ₁状態に移る。ペ
ージ端の時は、ＳI に戻る。このように、マイコンは１
ラインあるいは１ページに１回マクロコマンドを発行す
るだけで良いため、マイコンの負荷が軽減できる。

【００５１】図１５は、ＶＭリードのマクロコマンドを
発行したときの、ラインモード時の状態遷移図である。
このコマンドは、マイコンのシステムバスと，ビデオバ
スが分離されているとき、マイコンがビデオバス上のＶ
Ｍをアクセスする場合に発行される。状態ＳI はアイド
ル状態である。このとき、マイコンから適当なパラメー
タの設定を受けＶＭリードコマンドを受けると、状態Ｓ
₁に移る。

【００５２】Ｓ₁で、ＶＢｕｓ専有権をCodec が持って
いる場合、ただちに状態Ｓ₂に移る。状態Ｓ₁でＶＢｕ
ｓ専有権がない場合、ＢＲＱＴ信号を出力して、ＢＡＣ
Ｋ信号を待つ。ＢＡＣＫ信号が返ってくると状態Ｓ₂に
移る。状態Ｓ₂では、ＳＡＲの内容とＶＡＲの内容を加
算してビデオアドレスを出力し、ＶＲ／Ｗ及びＶＤＳを
出力してＶＭからＶＤを入力しＤＢＲにラッチし、ＤＢ
Ｒレデイフラグをオンし、ＢＲＱＴを解除し、状態Ｓ₃
に移る。状態Ｓ₃は、マイコンからのＤＢＲのリードあ
るいはＤＭＡＣからのＤＡＣＫ信号入力を待つ。ＤＢＲ
がアクセスされると、ＤＢＲレデイフラグをオフし、Ｖ
ＡＲをインクリメントする。このとき、ライン端（Line
End）であればＳI に移り、ライン端でなければＳ₁に
移る。このように、マイコンはＤＢＲを介してＶＢｕｓ
上のメモリをアクセスできる。しかも、ビデオアドレス
はCodec が出力するため、アドレス空間の小さいマイコ
ンも大規模なメモリをアクセスできる効果がある。ま
た、ビデオアドレスはCodec が自動的にインクリメント
するため、高速にＶＭをアクセスできるという効果があ
る。

【００５３】図１６は、読取部あるいは記録部等とＶＭ
間のデータ転送を行う場合の状態遷移図である。このデ
ータ転送は、マイコンからのマクロコマンドで実行する
のではなく、読取部あるいは記録部等からのＴＤＲＱＴ
あるいはＲＤＲＱＴによって実行する。これらの信号
は、シーケンサ２２３０に割り込みとして入るため、図
２０あるいは図２１に示した動作を実行中もデータ転送
可能である。状態ＳI は転送終了フラグがオンとなって
いる状態である。このとき、マイコンからSARCにＶＭの
先頭アドレスの設定を受けると状態Ｓ₁に移る。状態Ｓ
₁は、ＴＤＲＱＴあるいはＲＤＲＱＴを受け付けられる
状態である。状態Ｓ₁で、ＴＤＲＱＴ信号あるいはＲＤ
ＲＱＴ信号が入力されると状態Ｓ₂に移る。状態Ｓ
₂は、Codec がＶＢｕｓ専有権を持っている場合は、何
ら意味をもたず、ただちに状態Ｓ₃に移る。Codec がＶ
Ｂｕｓ専有権を待っていない場合、状態Ｓ₂でＢＲＱＴ
信号を出し、ＢＡＣＫ信号が返えるまでこの状態にとど
まる。状態Ｓ₂でＢＡＣＫ信号が返えると状態Ｓ₃に移
る。状態Ｓ₃では、ＴＤＡＣＫ信号あるいはＲＤＡＣＫ
信号を出力し、読取部あるいは記録部等に対しデータ転
送開始を知らせ、状態Ｓ₄に移る。状態Ｓ₄では、ビデ
オアドレスと、ＶＲ／Ｗと、ＶＤＳを出力してＶＤを転
送した後、ＢＲＱＴを解除し、状態Ｓ₅に移る。状態Ｓ
₅では、ＶＡＲＣをインクリメントする。このときライ
ン端でなければ状態Ｓ₁に移る。ライン端でかつページ
モードでなければ、転送終了フラグをオンして状態ＳI
に戻る。ライン端でかつページモードであれば状態Ｓ₆
に移る。状態Ｓ₆では、スタートアドレスを更新し、Ｌ
ＮＲをデクリメントする。このときページ端でなければ
状態Ｓ₁に移る。ページ端であれば、転送終了フラグを
オンして状態ＳI に戻る。以上詳述したように、例えば
符号化処理中にもデータ転送が行えるため、高速処理が
行えるという効果がある。また、データ転送は完全なパ
ラレル転送であるため、低速なメモリで高速にデータ転
送できるという効果がある。

【００５４】次に、ＭＲ符号化，復号化処理のマイクロ
プログラムフローを用いて、Codecの内部動作を更に詳
しく説明する。まず、ＭＲ符号の方式について図１７を
用いて簡単に説明する。

【００５５】図１７は、ＭＲ符号の方式を説明するもの
である。（イ）は変化点の定義を説明するもので、参照
ラインと符号化ラインの画素の状態を表わしている。斜
線の入った画素は黒画素を表わすものとする。図で、ａ
₀は符号化開始点、ａ₁，ａ₂は符号化ラインの変化点
を表わす。ｂ₀は、ａ₀の真上の参照ラインの点、ｂ₁
はｂ₀より右でａ₀と反対色の第１番目の参照ライン変
化点、ｂ₂は、ｂ₁より右で、ａ₀と同じ色の第１番目
の参照ラインの変化点を表わす。ＭＲ符号は、大きく分
けてパスモード（Ｐモードと略す）と垂直モード(Ｖモ
ードと略す)と水平モード（Ｈモードと略す）に分かれ
る。（ロ）はＰモードとなる場合を示している。Ｐモー
ドとは、ａ₁が現われる以前にｂ₁とｂ₂が現われる場
合である。Ｐモード符号化を行うと、ｂ₂の真下が新し
いａ₀となる。

【００５６】(ロ)は、垂直モードの例である。Ｐモード
でなく、かつａ₁とｂ₁の距離の絶対値(相対アドレス
差あるいは、差とも呼ぶ)が３以下の場合である。ａ₁
とｂ₁の差が「０」のとき、Ｖ(０)符号となり、ａ₁が
ｂ₁より左にある場合は、ＶＬ(差)符号となり、ａ₁が
ｂ₁より右にある場合は、ＶＲ（差）符号となる。図の
ケースでは、ＶＲ(２)と符号化される。符号化後は、ａ
₁が新しくａ₀となる。（ニ）は、水平モードの例で、
Ｐモードでなくかつａ₁とｂ₁の差が３を越える場合、
Ｈ符号出力後ａ₀とａ₁間のＲＬをＭＨ符号化し、次に
ａ₀とａ₂間のＲＬをＭＨ符号化する。符号化後は、ａ
₂が新しいａ₀となる。

【００５７】

【表６】

【００５８】表６は、ＭＲ符号化時の各レジスタの機能
を示すものである。ＶＡＲＡは、符号化ラインの現在走
査中の仮想ワードアドレスとビットアドレスを記憶する
ものである。ＶＡＲＢは参照ラインの走査点の仮想ワー
ドアドレスとビットアドレスを記憶するものである。Ｔ
ＡＲＡは、ａ₀あるいはａ₁の仮想ワードアドレスとビ
ットアドレスを記憶するものである。ＴＡＲＢは、ｂ₁
の仮想ワードアドレスとビットアドレスを記憶するもの
である。ＧＲＡは１ラインの総符号ビット数カウント用
である。ＧＲＢは、Ｓ／Ｐ変換器２５０７の８ビットカ
ウント用である。ＳＡＲＡは符号化ラインのデータを記
憶しているＶＭの走査開始点の実ワードアドレスであ
る。ＳＡＲＢは、参照ラインのデータを記憶しているＶ
Ｍの走査開始点の実ワードアドレスである。

【００５９】図１８から図２３は、ＭＲ符号化時のマイ
クロプログラムのフローの一部である。ＶＢｕｓ専有権
を持っているものとする。Codec は、マイコンからＭＲ
符号化のマクロコマンドをIR2210に受けると、シーケン
サ２２３０は、処理６１０１を実行するアドレスを出力
してＭＲ符号化処理を開始する。マイクロプログラムRO
M2240 は、シーケンサ２２３０によってアクセスされた
処理６１０１を行うマイクロプログラムのビットパター
ンをパイプラインレジスタ２２５０に出力し、処理が開
始される。処理６１０１は、イニシャライズで、例えば
ALU2350 の出力をゼロにしてＡＬＵの出力をＶＡＲＡに
書き込みＶＡＲＡをクリアしたり、ａ₀の色を白とする
ことである。処理６１０２で、ｂ₁検出モードに設定す
る。これは、EXOR2611への信号ｂ₁ ／ｂ₂を０とすること
を意味する（白＝０とする）。処理６１０３では、ＶＡ
ＲＢをＡラッチ２３２０にラッチし、ＳＡＲＢとＡラッ
チ２３２０の出力を加算してアドレスラッチ２４３０に
ラッチし、これをVABusに出力して、ＶＲ／Ｗ信号をリ
ードにし、ＶＤＳを出力しＶＭをアクセスして、ＶＤを
ラッチ２６１７にラッチする。この一連の動作を参照ラ
インのＶＤ入力と呼ぶことにする。同様にして、処理６
１０４で符号化ラインのＶＤを入力し、これをラッチ２
６２４にラッチする。判定６１０５は変化点が存在した
か否かを判定するものである。プライオリテイエンコー
ダ２６１８及び２６２５は、入力したＶＤに変化点が存
在すればその旨シーケンサに知らせている。よってシー
ケンサは、変化点の有無を判定でき、各処理ブロックに
ジャンプできる。変化点がなければ、処理６１０６に移
り、変化があれば判定６１０９に移る。処理６１０６
は、ＶＡＲＡ及びＶＡＲＢのワードアドレスをインクリ
メントする。例えば、ＶＡＲＡの場合、これをＡラッチ
２３２０にラッチし、Ａマスク２３４１をＯＮにしてこ
の出力をALU2350 のＡポートに入力し、Ｂポートに８に
入力して（Ａ＋Ｂ）を実行し、ALU2360 の出力をＶＡＲ
Ａに書き込む。これによりＶＡＲＡのワードアドレスは
インクリメントされ、かつＶＡＲＡのビットアドレスは
クリアされる。また、ＶＡＲＡをＡラッチ２３２０にラ
ッチするとき、同時にＴＲＡＢをＢラッチ２３３０にラ
ッチしておくことにより、ＶＡＲＡをインクリメントし
たとき、同時にライン端か否かを等価比較器２３７０で
判定される。

【００６０】ＶＡＲＢのインクリメントも同様にして行
われる。判定６１０７では、ライン端を判定し、Line E
ndでなければ、すなわち等価比較器２３７０のライン端
フラグがＯＮになっていなければ、シーケンサは、処理
６１０３に戻り、今まで述べた処理をくり返す。ライン
端であれば、処理６１０８でＶ(０)符号出力サブルーチ
ンをコールした後、ライン端処理に移る。ライン端処理
は、Fillの制御等で、ここでは省略する。判定６１０９
及び判定６１１０で変化点の状態を判定する。符号化ラ
インのみに変化点があった場合は処理６２０１にジャン
プし、参照ラインのみに変化点があった場合は処理6301
ジャンプし、両方に変化点が存在する場合は処理６４０
１にジャンプする。このように、符号化ラインのビデオ
アドレスと参照ラインのビデオアドレスを交互に出力し
て走査するため、同一のＶＭに符号化ラインと参照ライ
ンが存在しても、あたかも符号化ラインと参照ラインを
同時に、かつ同じ相対位置で走査しているのと同等の効
果がある。もし、符号化ラインの変化点を検出してから
参照ラインの変化点を検出する方法をとると、パスモー
ドを符号化するのが遅くなる。また参照ラインの変化点
を検出してから符号化ラインの変化点を検出する場合、
ｂ₁がａ₁より右の方に遠く離れて存在する場合、符号
化が遅れる。

【００６１】処理６２０１では、符号化ラインの変化点
のビットアドレスを記憶する。これは、ＶＡＲＡの内容
をＡラッチ２３２０にラッチし、これをALU2350 のＡポ
ートに入力し（Ａ＋０）を実行し、ファイルレジスタ２
３１０への入力下位３ビットを変化点検出部２６００か
らの符号化ライン変化点ビットアドレスとなるようにMP
X2381 を制御し、ＶＡＲＡに書き込むことによって実現
できる。これにより、ＶＡＲＡのビットアドレスだけ
が、符号化ラインの変化点ビットアドレスとなり、ワー
ドアドレスは変化をうけず、ａ₁の位置がＶＡＲＡに記
憶されたことになる。処理６２０２は、ＶＡＲＢのワー
ドアドレスをインクリメントする。判定６２０３では、
参照ラインがライン端か否かを判定する。ライン端であ
れば、処理６２０７に移りインクリメントされた値をｂ
₁としてＴＡＲＢに記憶する。ライン端でなければ、処
理６２０４に移り参照ラインのＶＤを入力する。判定62
05では参照ラインにｂ₁が存在したか否かを判定する。
変化点がなければ、ａ₁とｂ₁の差が８以上あることに
なるから、Ｈ符号化処理に移る。このように、符号化ラ
インと参照ラインを並行して走査できるため、参照ライ
ンの変化点を検出する以前に、Ｈモードと判定できる効
果がある。変化点があれば、処理６２０６に移り、ｂ₁
の位置をＴＡＲＢに記憶する。これは、ａ₁をＶＡＲＡ
に記憶した場合と同様の方法で実現できる。処理６２０
８では、(ｂ₁−ａ₁＝差)を実行する。これは、ＶＡＲＡ
をＡラッチ２３２０にラッチし、ＴＡＲＢをＢラッチ２
３３０にラッチし、マスクをオフしてこれらの出力をAL
U2350 のＡ及びＢポートに入力し、（Ｂ−Ａ）を実行す
ることにより実現する。

【００６２】ALU2350 の出力はラッチ２５０１にラッチ
され、モード判定回路２５０２によって差が３以内であ
るか否かを判定される。差が３以内であればＶＬ符号化
処理に移り、差が３を越えていればＨ符号化処理に移
る。

【００６３】判定６１１０で参照ラインのみに変化点が
あった場合、処理６３０１に移る。処理６３０１では、
ｂ₁をＴＡＲＢに記憶する。処理６３０２でｂ₂検出モ
ードを設定する。処理６３０３では、参照ライン変化点
検出器２６１０のラッチ2617にラッチパルスを出力する
ことにより、処理６１０３で入力した参照ラインのＶＤ
にｂ₁以外にｂ₂も存在するかどうかを検出する。この
動作をワード内変化点検出と呼ぶことにする。この動作
は、図１０，図１１及び表４を用いて詳しく説明したも
のである。判定６３０４では、ｂ₂が存在したか否かを
判定している。ｂ₂が存在すれば、ａ₁以前にｂ₁とｂ
₂の両方が存在したことになり、Ｐ符号化処理に移る。
ｂ₂が存在しなければ処理６３０５に移る。処理６３０
５及び処理６３０６で、ＶＡＲＢ及びＶＡＲＡのワード
アドレスをインクリメントする。判定６３０７で、ライ
ン端を判定し、ライン端であれば処理６３１９へ移り、
ライン端でなければ処理６３０８に移る。処理６３０８
及び処理６３０９で、参照ラインのＶＤ及び符号化ライ
ンのＶＤを変化点検出器２６００に入力してｂ_２及びａ
_１を検出する。変化点がなければ処理６３０５に移
る。参照ラインにのみ変化点があれば、ａ₁以前にｂ₁
とｂ₂の変化点が存在したことになり、Ｐ符号化処理に
移る。符号化ラインのみに変化点が存在すれば、処理６
３１３に移る。処理６３１３では、ａ₁のビットアドレ
スをＶＡＲＡに記憶する。処理６３１４でＶＡＲＡとＴ
ＡＲＢの差を取ることにより（ａ₁−ｂ₂＝差）を求め
る。判定６３１５で差が３以下か否かを判定する。差が
３以下であればＶＲ符号化処理へ移り、３を越えていれ
ばＨ符号化処理へ移る。判定６３１０から判定６３１２
で参照ラインと符号化ラインの両方に変化点があれば、
処理６３１６に移る。処理６３１６では、ＶＡＲＡにａ
₁を記憶し、ＶＡＲＢにｂ₂を記憶する。処理6317で
(ＶＡＲＢ−ＶＡＲＡ)を実行し、ａ₁とｂ₂の位置関係
を検出する。（ｂ₂−ａ₁）が負、すなわちALU2350がア
ンダフローを起こしていれば、ｂ₂はａ₁より左にあっ
たと判定しＰ符号化処理に移る。アンダフローを起こし
ていなければ処理６３１４に移る。判定６３０７で、ラ
イン端と判定されたとき、処理６３１９に移る。処理６
３１９では、ライン端のアドレスをａ₁の位置とみな
し、このアドレスをＶＡＲＡに記憶し、(ＶＡＲＡ−Ｔ
ＡＲＢ)を実行して(ａ₁−ｂ₁＝差)を求める。差が３以
下であれば処理６３２７でＶＲ符号出力サブルーチンを
コールした後、ライン端処理に移る。差が３を越えてい
れば、処理６３２１に移る。処理６３２１ではＨ符号出
力サブルーチンをコールする。処理６３２２で、（VARA
−TARA）を実行して(ａ₁−ａ₀＝ＲＬ)を得る。このＲＬ
はラッチ２５０１にラッチされる。処理６３２３ではＭ
Ｈ符号出力サブルーチンをコールする。処理6324でａ₀
の色を反転する。処理６３２５でALU2350 の出力をゼロ
にしてこれをラッチ２５０１にラッチさせることにより
（ＲＬ＝０）を作り出す。処理６３２６でＭＨ符号出力
サブルーチンをコールして（ＲＬ＝０）を符号化し、ラ
イン端処理に移る。判定６１１０で、符号化ラインと参
照ライン共に変化点が存在した場合、処理６４０１に移
る。処理６４０１でａ₁をＶＡＲＡに記憶し、処理６４
０２でｂ₁をＴＡＲＢに記憶する。処理６４０３で（Ｖ
ＡＲＡ−ＴＡＲＢ）を実行し、（ａ₁−ｂ₁＝差）を算出
する。差がゼロのとき、Ｖ(０)符号化処理に移る。差が
正であれば、ｂ₁よりａ₁が右に存在したこととなるた
め、ａ₁より前にｂ₂が存在するか否かを検出する必要
がある。よって処理６４０７に移り、ｂ₂検出モードと
し、処理６４０８で参照ラインのワード内の変化点を検
出する。変化点があれば処理６４１２に移らなければ処
理６４１０に移る。処理６４１２でｂ₂をＶＡＲＢに記
憶する。処理６４１３にて（ＶＡＲＢ−ＶＡＲＡ）を実
行することにより(ｂ₂−ａ₁＝差)を求める。差が負であ
れば、ｂ₂はａ₁より左に存在したことになるため、Ｐ
符号化処理に移る。差が負でなければ、b₂はａ₁以降に
存在したことになり、処理６４１０に移る。処理６４１
０では、ａ₁より左にｂ₂が存在しないからＰモードで
ないと判定でき、（ＶＡＲＡ−ＴＡＲＢ）を実行して
（ａ₁−ｂ₁＝差）を求める。差が３以下であればＶＬ符
号化処理に移り、３を越えていればＨ符号化処理に移
る。判定６４０６で差が負であれば、ｂ₁はａ₁より右
に存在したことになり処理６４１５に移る。処理６４１
５で、（ＴＡＲＢ−ＶＡＲＡ）を実行することにより、
（ｂ₁−ａ₁＝差）を求める。差が３以下であればＶＲ符
号化処理に移り、３を越えていれば、Ｈ符号化処理に移
る。以上で、ＶＭを走査して変化点を検出しモードを判
定する部分は終了した。次に各モードの符号化処理の説
明に移る。

【００６４】Ｈ符号化処理は、処理６５０１から始め
る。処理６５０１でＨ符号出力サブルーチンをコールす
る。処理６５０２で、（ＶＡＲＡ−ＴＡＲＡ）を実行し
て（ａ₁−ａ₀＝ＲＬ）を求め、これを符号化テーブル部
２５００のラッチ２５０１にラッチする。処理６５０３
ではＭＨ符号出力サブルーチンをコールする。処理６５
０４でａ₀の色を反転する。処理６５０５でＶＡＲＡの
内容をＴＡＲＡに移し、ａ₁をＴＡＲＡに記憶する。処
理６５０６で、符号化ラインのワード内の変化点を検出
する。変化点があれば処理６５１３に移る。変化点がな
ければ、処理６５０８に移る。処理６５０８で、ＶＡＲ
Ａのワードアドレスをインクリメントする。このとき、
Lin End であれば処理６５１１に移る。Line Endでなけ
れば、処理６５１０に移り符号化ラインのＶＤを入力し
て変化点の有無を検出し、処理６５０７に移る。処理６
５１１では、ライン端の点をａ₂として、（ＶＡＲＡ−
ＴＡＲＡ）を実行し、（ａ₂−ａ₁＝ＲＬ）を求める。処
理６５１２で、ＭＨ符号出力サブルーチンをコールし、
ライン端処理へと移る。判定６５０７で変化点が存在す
れば、処理６５１３に移る。処理６５１３で、符号化ラ
インの変化点のビットアドレスをＶＡＲＡに記憶するこ
とにより、ａ₂の位置を記憶する。処理６５１４で、
（ＶＡＲＡ−ＴＡＲＡ）を実行し、（ａ₂−ａ₁＝ＲＬ）
を求める。処理６５１４でＭＨ符号出力サブルーチンを
コールする。処理６５２２から処理６５２７は、再び参
照ラインと符号化ラインを並行して走査し、モードの判
定処理に移るためのあと処理である。まず、処理６５２
２でａ₂の色を反転する。処理６５２３でＶＡＲＡの内
容をＴＡＲＡに移すことにより、ａ₁あるいはａ₂を新
しくａ₀として記憶する。処理６５２４では、参照ライ
ンと符号化ラインの走査アドレスずれを元に戻すため
に、ＴＡＲＡの内容をＶＡＲＢに移すことにより、ａ₀
とｂ₀の位置を一致させる。処理６５２５でｂ₁検出モ
ードにする。処理６５２６では、ＴＡＲＡの内容をＢラ
ッチ２３３０にラッチし、ＶＡＲＢの内容をＡラッチ２
３２０にラッチし、参照ライン変化点検出器２６１０の
参照ラインアドレス戻しをＯＮにして、参照ラインのＶ
Ｄをラッチ２６１７にラッチする。これにより、マスク
回路２６１６が動作し、Ｂラッチ２３３０のビットアド
レスすなわちａ₀のビットアドレスまで入力した参照ラ
インのＶＤはマスクされてラッチ２６１７にラッチされ
る。これにより、ａ₀の真上すなわちｂ₀より右の変化
点を検出できる。処理６５２６により、参照ラインと符
号化ラインの走査開始アドレスをビット単位で正確にか
つ高速に一致させることができるという効果がある。処
理６５２７で、符号化ラインのワード内の変化点検出動
作を行い、判定６１０５に移り再びモード判定を開始す
る。次にＶＬ符号化処理の説明を行う。ＶＬ符号化処理
は、処理６５２１から始まる。処理６５２１でＶＬ符号
出力サブルーチンをコールし、処理６５２２に移る。処
理６５２２以下の処理は、すでに説明した。

【００６５】次に、ＶＲ符号化処理を説明する。まず、
処理６５３１でＶＲ符号出力サブルーチンをコールし、
処理６５２２に移る。処理６５２２以下は、すでに説明
した。

【００６６】次に、Ｖ(０)符号化処理に移る。まず、処
理６５４１でＶ(０)符号出力サブルーチンをコールす
る。処理６５４２以下は、再びモード判定処理に移るた
めの後処理である。Ｖ(０)の場合、参照ラインと符号化
ラインの走査点は一致しているため、走査点を一致させ
るための特別な処理は不要である。処理６５４２でａ₀
の色を反転する。処理６５４３でＶＡＲＡの内容をＴＡ
ＲＡに移すことにより、ａ₁を新しくａ₀とする。処理６
５４４で、参照ラインのワード内の変化点を検出する。
処理６５４５で符号化ラインのワード内の変化点を検出
し、判定６１０５に戻り、再びモード判定処理を続け
る。

【００６７】次に、Ｐ符号化処理の説明を行う。処理６
５５１でＰ符号出力サブルーチンをコールする。処理６
５５２で、ＶＡＲＢのビットアドレスにｂ₂のビットア
ドレスを書き込むことにより、ｂ₂の位置をｂ₀の位置
としてＶＡＲＢに記憶する。処理６５５３で、ＶＡＲＢ
の内容をＴＡＲＡに移すことにより、ａ₀とｂ₀を一致
させ、ｂ₂の位置を新しくａ₀としてＴＡＲＡに記憶す
る。処理６５５５で、ｂ₁検出モードとし、処理６５５
６で参照ラインのワード内変化点検出動作を行い、判定
６１０５に戻る。

【００６８】以上で、各モードの符号化処理の説明を終
了する。次に、各モードの符号出力サブルーチンの説明
を行う。各符号の出力は全て、符号化テーブル部２５０
０を動作させることにより行う。すなわち、ラッチ２５
０１にラッチしたALU2350 の出力、すなわちＲＬあるい
は差と、モード判定を行った制御部２２００からのモー
ド信号によりアドレス発生回路２５０３に特定のアドレ
スを発生させ、符号化テーブルROM2504 をアクセスする
ことにより実現する。ここでは、Ｖ(０)符号出力サブル
ーチンを例に説明し、他は省略する。

【００６９】Ｖ(０)符号出力サブルーチンは、処理６６
０１から始まる。処理６６０１で、アドレス発生回路２
５０３にＶ(０)符号が格納されているアドレス(1000000
00)₂を発生させる。処理６６０２で、符号化テーブルRO
M2504 の内容をシフトレジスタ２５０５にロードする。
Ｖ(０)符号は「１」と定義されているため、シフトレジ
スタ２５０５には(11000000000000)₂がロードされるこ
とになる。最上位ビットはＶ(０)符号で、２ビット目の
「１」は終了検出用である。判定６６０３で、シフトレ
ジスタ２５０５の出力が(10000000000000)₂であるか否
かを検出することにより、終了(Terminate）を検出する
ターミネート検出回路２５０６からのターミネートフラ
グにより、終了を判定する。終了であればリターンす
る。終了でなければ、処理６６０４に移る。処理６６０
４で、シフトレジスタ２５０５及びＳ／Ｐ変換器２５０
７にシフトパルスを出力し、シフトレジスタ２５０５の
最上位ビットすなわちこの場合、「１」をＳ／Ｐ変換器
２５０７にシフト入力させる。処理６６０５で、ファイ
ルレジスタ２３１０のＧＲＡをＡラッチ２３２０にラッ
チし、Ａマスク２３４１をオフにしてALU2350に入力
し、ALU2350 で(Ａ＋１）を実行し、この出力をＧＲＡ
に書き込むことにより、ＧＲＡをインクリメントし、総
符号ビット数のカウントを実行する。処理６６０６で、
ＧＲＢの内容を、処理６６０６と同様な手法でデクリメ
ントする。ＧＲＢは、Ｓ／Ｐ変換器２５０７に符号が８
ビット生成されたか否かを判定するものである。判定６
６０７で、ＧＲＢの内容がゼロか否かを判定する。ゼロ
であれば、Ｓ／Ｐ変換器２５０７に符号が８ビット生成
されたと判定でき、判定６６０８に移る。判定６６０８
で、ＦＩＦＯメモリ２５０８が入力レデイか否かを判定
する。入力レデイでなければ、待機（Wait）する。入力
レデイであれば、処理６６０９に移る。処理６６０９
で、FIFO2508にＳ／Ｐ変換器２５０７の符号８ビットを
ロードし、処理６６１０で、ALU2350 のＢポートに８を
入力し、(Ｏ＋Ｂ)を実行し、この出力をＧＲＢに書き込
むことにより、ＧＲＢに８をセットする。次に判定６６
０３に移る。判定６６０３では、この場合、シフトレジ
スタ２５０５の内容が(10000000000000)₂となっている
ため、終了と判定されリターンする。以上で、ＭＲ符号
化処理のマイクロプログラムフローの詳細な説明を終了
する。

【００７０】次にＭＲ復号化処理について表７，図２４
から図２７を用いて説明する。

【００７１】

【表７】

【００７２】表７は、ＭＲ復号化処理時の各レジスタの
機能を説明するものである。VARAは、復元データを復号
化ラインのＶＭに書き込む位置の仮想ワード及びビット
アドレスである。ＶＡＲＢは、参照ラインの走査位置の
仮想ワード及びビットアドレスである。ＴＡＲＡは、ａ
₁あるいはａ₂の仮想ワード及びビットアドレスであ
る。ＧＲＢは、Ｐ／Ｓ変換器２５１１の８ビットカウン
ト用である。ＳＡＲＡ及びＳＡＲＢは、それぞれ復号化
ライン及び参照ラインの先頭の実ワードアドレスであ
る。ＴＲＡＢは、１ラインの画素数である（ワード単
位）。復号化処理と並行して、記録部とＶＭ間でＶＤの
転送を行えるが、ここには、ＶＡＲＣ，ＴＲＣ，ＳＡＲ
Ｃが割り当てられる。ＶＡＲＣは、転送ラインの仮想ワ
ードアドレス，ＴＲＣは、転送画素数で、ワード単位で
ある。ＳＡＲＣは、転送ラインの先頭の実ワードアドレ
スである。ＳＡＲＡとＳＡＲＣ及びＴＲＡＢとＴＲＣの
値を任意に選ぶことにより、復元したＶＤをワード単位
の任意の１部分を記録部に転送できる。

【００７３】図２４〜図２７は、ＭＲ復号化処理のマイ
クロプログラムである。処理7102及びＡで示した範囲の
処理はＭＲ符号を復号化してモードを判定する部分であ
る。処理７１０１は、ラインの先頭でのイニシャライズ
である。たとえばＶＡＲＡ及びＶＡＲＢのクリアといっ
た処理である。処理７１０２で、図１９に示す復号化テ
ーブル部のアドレス発生回路２５１３にＭＲ符号復号化
の先頭アドレスを発生させる。復号化テーブルROM2514
が、表３に示すような構成となっているので、Ａ₉〜Ａ
₁に「10000000」が発生する。判定７１０３で、ＧＲＢ
の内容がゼロか否かを判定する。ゼロであればＰ／Ｓ変
換器２５１１に符号が存在しないと判定でき、判定７１
０４に移る。ゼロでなければ処理７１０７に移る。判定
７１０４で、FIFO2510に符号が存在するか否かを判定す
る。符号が存在しなければ待機する。符号が存在すれば
処理７１０５に移る。処理７１０５でＰ／Ｓ変換器2511
にFIFO2510の出力をロードする。処理７１０６で、処理
６６１０と同様にしてGRBに８をセットし、Ｐ／Ｓ変換
器２５１１に符号が８ビット存在することを記憶する。
処理７１０７で、Ｐ／Ｓ変換器２５１１にシフトパルス
を出力し、Ｐ／Ｓ変換器２５１１の先頭の符号をＥＯＬ
検出回路２５１２及びアドレス発生回路2513にロードす
る。処理７１０８で、Ｐ／Ｓ変換器２５１１の符号が１
ビット減少したことを記憶するために、ＧＲＢをデクリ
メントする。判定７１０９でＥＯＬを判定する。これは
ＥＯＬ検出回路２５１２で実行される。ＥＯＬ検出回路
2512はＰ／Ｓ変換器２５１１から入力される符号の系列
が「000000000001」であるか否かを判定するもので、Ｓ／
Ｐ変換器とゲートで構成できる。ＥＯＬであればライン
端処理に移り、ＥＯＬでなければ処理７１１０に移る。
処理７１１０で、復号化テーブルROM2514 をアクセス
し、その出力をラッチ２５１５にラッチする。判定７１
１１で符号が完結したか否かを判定する。これは、復号
化テーブルROM2514が表３に示すように構成されている
ため、ラッチ２５１５にラッチした復号化テーブルROM2
514 の内容の最下位ビットが１か０かで判定できる。符
号として完結していない場合、処理７１１２に移る。処
理７１１２で、ラッチ２５１５にラッチされた復号化テ
ーブルROM2514 の内容のうち、Ｄ₁〜Ｄ₇をアドレス発
生回路２５１３にフィードバックしＡ₁〜Ａ₇として用
いる。次に判定７１０３に戻り、符号が完結するまでＡ
で示される範囲の処理を続ける。判定７１１１で符号と
して完結したと判定されると、ラッチ２５１５にラッチ
された復号化テーブルROM2514 の内容からＭＲ符号のモ
ードを判定し、各モードの復号化処理プログラムに移
る。

【００７４】まず、Ｐ復号化処理を説明する。処理７２
０１では、参照ラインのＶＤを入力し、ａ₀より右にあ
る変化点ｂ₁を検出する。この処理は、処理６５２６を
説明するときに詳しく述べた手法と同じである。変化点
が存在すれば処理７２０６に移る。変化点が存在しなけ
れば処理７２０３に移る。処理７２０３では、VARBのワ
ードアドレスをインクリメントする。判定７２０４で、
ＶＡＲＢのワードアドレスをインクリメントした値とＴ
ＲＡＢの値が一致、すなわちライン端となったとき、エ
ラー処理に移る。ライン端でなければ、処理７２０５に
移る。処理7205で、参照ラインのＶＤを入力し、ｂ₁検
出を行い、判定７２０２に戻る。ｂ₁が検出されると処
理７２０６に移る。処理７２０６で、参照ラインのワー
ド内の変化点ｂ₂を検出する。判定７２０７で変化点が
存在すれば処理７２１１に移り、存在しなければ処理７
２０８に移る。処理７２０８で、ＶＡＲＢのワードアド
レスをインクリメントする。判定７２０９でライン端を
判定し、ライン端であればエラー処理に移り、ライン端
でなければ処理７２１０に移る。処理７２１０で、参照
ラインのＶＤを入力しｂ₂の検出処理を行い判定７２０
７に移る。処理7211で、ＶＡＲＢのワードアドレスと、
参照ラインの変化点ビットアドレスをTARAに書き込む。
処理７２１２で画像信号復元サブルーチンをコールし、
処理７１０２に戻る。画像信号復元サブルーチンは、Ｖ
ＡＲＡの示す位置からＴＡＲＡの示す位置まで画像信号
を復元するプログラムで、これについては後で詳細に説
明する。以上でＰ復号化処理は終了である。

【００７５】次にＶ(０)復号化処理を説明する。処理７
２１３で、参照ラインのＶＤを入力し、ａ₀より右の変
化点ｂ₁を検出する。判定７２１４で変化点の有無を判
定し、変化点が存在すれば処理７２１８に移り、存在し
なければ処理７２１５に移る。処理７２１５でＶＡＲＢ
のワードアドレスをインクリメントする。判定7216でラ
イン端を判定し、ライン端であれば、ライン端をｂ₁と
して処理７２１８に移る。ライン端でなければ処理７２
１７に移る。処理７２１７で、参照ラインのＶＤを入力
し、ｂ₁検出を行い、判定７２１４に戻る。ｂ₁が存在
すると、処理７２１８に移り、ＶＡＲＢのワードアドレ
スと参照ラインの変化点ビットアドレスをａ₁としてＴ
ＡＲＡに書き込み、処理７２１９で画像信号復元サブル
ーチンをコールする。処理７２２０でａ₀の色を反転
し、処理７１０２に戻る。以上でＶ(０)復号化処理は終
了である。

【００７６】次にＶＬ復号化処理について説明する。処
理７３０１で、参照ラインのＶＤを入力し、ａ₀より右
のｂ₁を検出する。判定７３０２で変化点が存在すれば
処理７３０６に移り、存在しなければ処理７３０３に移
る。処理７３０３では、VARBのワードアドレスをインク
リメントする。判定７３０４でライン端を判定し、ライ
ン端であれば、ライン端をｂ₁として処理７３２５に移
る。ライン端でなければ処理７３０５に移り、参照ライ
ンのＶＤを入力しｂ₁を検出して判定７３０２に移る。
変化点があれば処理７３０６に移り、参照ラインの変化
点ビットアドレスをＶＡＲＢに記憶することにより、ｂ
₁の位置をＶＡＲＢに記憶する。処理７３２５で、ラッ
チ２５１５にラッチされているｂ₁とａ₁の差をALU2350
のＡポートに入力し、ＶＡＲＢの値をＢラッチ２３３０
にラッチし、Ｂマスク２３４２をオフにしてＡＬＵ２３
５０のＢポートに入力し、(Ｂ−Ａ)を実行することによ
り（ｂ₁−差＝ａ₁）を求め、これをＴＡＲＡに記憶す
る。このように、復号化テーブルの出力が直接ALU2350
に入っているため、高速にａ₁の位置を求めることがで
きるという効果がある。判定７３２６で、ALU2350 の演
算結果が負であればエラーと判定する。判定７３０７で
（ＴＡＲＡ−ＶＡＲＡ）を行い、結果が負であればエラ
ーと判定する。処理７３０８で画像信号復元サブルーチ
ンをコールする。処理７３０９で、ＶＡＲＡの内容をＶ
ＡＲＢに書き込むことにより、新しいａ₀とｂ₀の位置
を一致させる。処理７３１０でａ₀の色を反転し、処理
7102に戻る。以上でＶＬの処理は終了である。

【００７７】次にＶＲ復号化処理を説明する。処理７３
１１で参照ラインのＶＤを入力し、ａ₀より右の変化点
ｂ₁を検出する。判定７３１２で変化点が存在すれば処
理７３１５に移り、変化点が存在しなければ処理７３２
２に移る。処理７３２２で、ＶＡＲＢのワードアドレス
をインクリメントする。判定７３１３でライン端を判定
し、ライン端であればエラー処理に移る。ライン端でな
ければ、処理7314に移る。処理７３１４で、参照ライン
のＶＤを入力し、ｂ₁を検出し、判定7312に移る。変化
点が存在すれば、処理７３１５で、参照ライン変化点の
ビットアドレスをＶＡＲＢに記憶する。処理７３１６で
復号化テーブルからの差とＶＡＲＢを加算し、ａ₁とし
てＴＡＲＡに記憶する。判定７３１７で、加算した結果
がオーバフローであればエラー処理に移る。オーバフロ
ーでなければ、処理７３１８で画像信号復元サブルーチ
ンをコールし、処理７３１９でＴＡＲＡの内容をVARBに
移し、新しいａ₀とｂ₀を一致させる。処理７３２０で
ａ₀の色を反転し、処理７１０２に戻る。以上でＶＲ復
号化処理は終了である。

【００７８】次にＨ復号化処理を説明する。処理７４０
１でアドレス発生回路２５１３に、ＭＨ符号の復号化の
先頭アドレスを発生させる。表３に示すような構成にな
っている場合、ａ₀の色が白であれば、Ａ₉〜Ａ₁を「00
0000000」とし、ａ₀の色が黒であれば「010000000」とす
ることである。処理７４０２でＡで示す領域の処理を行
うことにより、ＭＨ符号を見つけ出す。判定７４０３
で、ラッチ２５１５にラッチされた復号化テーブルROM2
514 のＤ₇ビットの判定を行い、「０」であれば終了コ
ード（Terminating Code）と判定して処理７４０６に移
る。「１」であればメークアップコード（Make up Cod
e）と判定し、処理７４０４に移る。処理７４０４で、
ラッチ２５１５の出力Ｄ₁からＤ₇をＲＬの２⁶から２
¹¹ビットとしてALU2350 のＡポートに入力し、ＴＡＲＡ
の内容と加算し、これをＴＡＲＡに書き込む。判定７４
０５で、加算した結果がオーバフローか否かを判定し、
オーバフローであればエラー処理に移り、オーバフロー
でなければ処理７４０１に移る。

【００７９】終了コードを検出すると、処理７４０６に
移り、ラッチ２５１５の出力Ｄ₁〜Ｄ₇をＲＬの２⁶か
ら２¹¹ビットとしてALU2350 のＡポートに入力し、ＴＡ
ＲＡの内容と加算しその結果をＴＡＲＡに書き込む。判
定７４０７で、加算した結果がオーバフローか否かを判
定し、オーバフローであればエラー処理に移り、オーバ
フローでなければ処理７４０８に移る。処理７４０８で
画像信号復元サブルーチンをコールし、処理７４０９で
ａ₀の色を反転する。処理７４１０で、Ｂで示す領域の
処理を行う。処理７４１１でＴＡＲＡの内容をＶＡＲＢ
に移し、新しいａ₀とｂ₀を一致させ、処理７１０２に
移る。以上で全てのモードでの復号化処理の説明は終了
である。

【００８０】次に画像信号復元サブルーチンの説明を行
う。ここでは、ＶＡＲＡにａ₀が記憶され、ＴＡＲＡに
ａ₁が記憶されている。よってＶＡＲＡからＴＡＲＡが
示す位置までａ₀の色にすることである。処理７４１２
で、ＶＡＲＡとＴＡＲＡのワードアドレス差を検出す
る。これは、ＶＡＲＡをＡラッチ２３２０にラッチし、
ＴＡＲＡをＢラッチ２３３０にラッチし、Ａマスク２３
４１及びＢマスク2342をオンにして、ALU2350 に入力
し、Ｂ−Ａを実行する。結果がゼロであればワード差な
しである。このように、ビットアドレスをマスクする回
路が存在するため、高速にワードアドレス差が求まると
いう効果がある。また、このとき画像信号復元回路２７
０１にワード差有無信号及び書き込み開始、終了点のビ
ットアドレスが供給されているため、処理７４１３でラ
ッチ回路２７０４及び１時記憶レジスタ２７０２にラッ
チパルスを出力するだけで、ワード内の画像信号が高速
に復元できるという効果がある。判定７４１４でワード
アドレス差の有無を判定し、ワードアドレス差がなけれ
ばＴＡＲＡが示すａ₁の点まで画像信号が復元できてい
るため、リターンする。ワードアドレス差があれば、処
理７４１５に移る。ワードアドレス差があれば、１ワー
ドの画像信号がラッチ回路２７０４に復元できているた
め、処理７４１５でラッチ回路の出力を、(ＶＡＲＡ＋
ＳＡＲＡ)のワードアドレスが示す番地に書き込むこと
により復号化ラインに画像信号を復元する。処理７４１
６で一時記憶レジスタ２７０２をクリアする。処理７４
１７でVARAのワードアドレスをインクリメントする。こ
れは、ＶＡＲＡの内容をＡラッチ2320にラッチし、ＴＲ
ＡＢの内容をＢラッチ２３３０にラッチしＡマスク２３
４１をＯＮにしてALU2350 のＡポートに入力し、ALU235
0 のＢポートに８を入力して(Ａ＋Ｂ)を実行し、その結
果をＶＡＲＡに書き込むため、ＶＡＲＡのワードアドレ
スのインクリメントと同時にＶＡＲＡのビットアドレス
のクリア及び等価比較器２３７０によるライン端の検出
ができるという効果がある。判定７４１８でライン端か
否かを判定する。ライン端でなければ処理７４１２に戻
り、画像信号復元処理を続ける。ライン端であれば、判
定７４１９に移り、ＶＡＲＡとＴＡＲＡが一致している
か否かを判定する。一致していなければエラー処理に、
一致していればライン端処理に移る。

【００８１】以上でＭＲ復号化処理のマイクロプログラ
ムフローの説明を終了する。

【００８２】図２８及び図２９は、Codec とマイコン等
で、ファクシミリを構成した例である。

【００８３】図２８は、Codec ２０００のＶＢｕｓとマ
イコン８０１０のシステムバスを共用した場合の例であ
る。マイコン８０１０は、インテル社の８０８５やモト
ロール社の６８００等の汎用マイコンで良い。マイコン
８０１０は、Codec ２０００に対し適当なパラメータ設
定と、マクロコマンドを発行する。例えば符号化処理の
場合、まず読取部１０００に走査命令を発行する。読取
部１０００は、マイコン８０１０から走査命令を受ける
と原稿を走査し画像信号(ＶＤ)を生成する。そしてCode
c ２０００に対し、ＴＤＲＱＴを出力する。Codec ２０
００は、図１６を用いて説明した方法で、読取部１００
０からのＶＤをＤＭＡでビデオメモリ(ＶＭ)８０２０に
転送する。１ライン分の転送を終了すると、Codec ２０
００はマイコン８０１０に対し割り込み要求(ＩＲＱ)を
出力する。このようにして、マイコン８０１０は１Line
に１回の割でCodec ２０００にパラメータを設定するだ
けで１ライン分のＶＤの転送できる。また、マイコン８
０１０は、Codec 2000に対し、符号化処理のマクロコマ
ンドを発行すると、Codec ２０００は、ＶＭからＶＤを
入力し、符号化処理を行い、符号をマイコン８０１０の
ＤＢｕｓに出力する。マイコン８０１０は、符号を符号
メモリ８０３０に格納する。また、マイコン８０１０は
符号メモリ中の符号を変復調装置３０００に出力する。
このようにしてファクシミリ送信機が容易に構成でき
る。受信機も同様にこのシステムで構成できる。またマ
イコン８０１０のシステムバスとCodec のビデオバスが
共用されている。VM8020と符号メモリ８０３０が、同一
のチップで良く、小型化，低価格化の効果がある。

【００８４】図２９は、マイコン８０１０のシステムバ
スとCodec ２０００のビデオバスとを分離したシステム
例である。画像信号はＶＢｕｓ上で転送し、符号はシス
テムバス上で転送するため、高速に符号化，復号化処理
ができるという効果がある。また、システムバス側にDM
AC8060を用い、符号の転送はこのDMAC8060によって行う
ことができるため、更にマイコン８０１０の負荷を軽減
できるという効果がある。また、VM8020は、マイコン８
０１０のアドレス空間に無関係であるため、８ビットマ
イコンの一般的なアドレス空間である６４キロバイト
（Ｋ byte)の空間に制限されず、大規模なＶＭを持つこ
とができるという効果がある。例えば、ＶＡ発生部２４
００内のハードウエアを２４ビット構成とするだけで、
Codec ２０００のＶＡ空間を１６メガバイト（Ｍ byte)
にすることができる。

【００８５】以上、本発明をファクシミリに用いる場合
を例に説明したが、ＭＨ符号あるいはＭＲ符号、または
その両方を扱うシステムであれば何んでも良く、例えば
画像ファイルシステムなどに応用できる。また、リフレ
シュタイミングを発生する回路及びリフレッシュアドレ
スを記憶するレジスタを設けると、ＶＭにリフレッシュ
ＲＡＭを用いることができる。

【００８６】

【発明の効果】本願の発明によって得られる効果は次の
通りである。

【００８７】(1) 変化点検出及び画像信号復元がパラレ
ル処理であるため、高速処理ができる。

【００８８】(2) マイコンバスＩ／Ｆを持つため、マイ
コンバスに直結でき、システムを小型でかつ容易に構成
できる。

【００８９】(3) ビデオバス（ＶＢ）とシステムバス
（ＳＢ）を共用できるため、符号メモリと画像メモリを
共用できる。

【００９０】(4) ビデオバス（ＶＢ）とシステムバス
（ＳＢ）を分離できるため、符号と画像が異なるバス上
を同時に移動できるため、高速処理ができる。また、マ
イコンのアドレス空間に制限されずに大きなＶＭを持つ
ことができる。

【００９１】(5) Codec 内にマイクロプログラムとシー
ケンサを持っているため、マイコンからの１ライン又は
１ページ毎のマクロコマンドで動作でき、マイコンの負
荷が小さい。

【００９２】(6) マイコンからCodec 内の各レジスタに
パラメータを設定できるため、柔軟な処理が可能であ
る。

【００９３】(7) 水平画素数レジスタ（ＨＷＲ），ライ
ン数レジスタ（ＬＮＲ），スタートアドレスレジスタ
（ＳＡＲ），ターミナルレジスタ（ＴＲ）を持つため、
１画面の任意の矩形領域を処理できる。

【００９４】(8) 演算部のＡＬＵと，テーブル部，変化
点検出部，画像信号復元部が直結しているため、高速処
理できる。

【００９５】(9) 演算部に、仮想アドレス方式を採用し
たため、演算部のハード量を小さくでき、かつ高速に演
算できる。

【００９６】(10)ワードアドレスとビットアドレスの両
方を同時に扱えるため、変化点処理が高速に行える。

【００９７】(11)タイミング制御は、マイクロプログラ
ムとシーケンサから成る制御部で一括して管理している
ため、設計が容易でかつＬＳＩ化が容易である。

【００９８】(12)符号化，復号化処理用のチャネルと、
転送用のチャネルを独立に持っているため、読取部から
の画像信号の任意の一部分を符号化したり、復号化した
画像信号の任意の一部分を記録部に転送できる。

【図面の簡単な説明】

【図１】ファクシミリの全体ブロック図。

【図２】符号化，復号化処理の階層構成の説明図。

【図３】Codec の全体ブロック図。

【図４】制御部のブロック図。

【図５】演算部のブロック図。

【図６】ビデオアドレス発生部のブロック図。

【図７】ページモード処理の説明図。

【図８】符号化テーブル部のブロック図。

【図９】復号化テーブル部のブロック図。

【図１０】変化点検出部のブロック図。

【図１１】変化点検出部内のマスク回路の詳細回路図。

【図１２】画像信号復元部のブロック図。

【図１３】画像信号復元回路の詳細回路図。

【図１４】符号化・復号化処理時のCodecの状態遷移
図。

【図１５】マイコンがCodecを介してＶＭをアクセスす
るときのCodecの状態遷移図。

【図１６】画像信号転送時のCodecの状態遷移図。

【図１７】ＭＲ符号化方式の説明図。

【図１８】ＭＲ符号化処理のマイクロプログラムフロ
ー。

【図１９】ＭＲ符号化処理のマイクロプログラムフロ
ー。

【図２０】ＭＲ符号化処理のマイクロプログラムフロ
ー。

【図２１】ＭＲ符号化処理のマイクロプログラムフロ
ー。

【図２２】ＭＲ符号化処理のマイクロプログラムフロ
ー。

【図２３】ＭＲ符号化処理のマイクロプログラムフロ
ー。

【図２４】ＭＲ復号化処理のマイクロプログラムフロ
ー。

【図２５】ＭＲ復号化処理のマイクロプログラムフロ
ー。

【図２６】ＭＲ復号化処理のマイクロプログラムフロ
ー。

【図２７】ＭＲ復号化処理のマイクロプログラムフロ
ー。

【図２８】Codecを用いたファクシミリシステムのブロ
ック図である。

【図２９】Codecを用いたフアクシミリシステムのブロ
ック図である。

【符号の説明】

２１００…ＭＰＵＩ／Ｆ、２２００…制御部、２３００
…演算部、２４００…ビデオアドレス（Video Addres
s）発生部、２５００…テーブル（Table）部、２６００
…変化点検出部、２７００…画像信号復元部、２８００
…ＶＢｕｓＩ／Ｆ。

Claims

【特許請求の範囲】

【請求項１】画像信号を符号化した符号化信号を外部か
ら受信する受信手段と、前記受信した符号化信号を記憶する符号メモリと、前記符号化信号を画像信号に復号化する復号化手段と、前記復号化手段で復号化された画像信号を記憶する画像
メモリと、前記復号化された画像信号を記録する記録手段と、前記復号化手段と前記画像メモリと前記記録手段とを接
続して前記画像信号を転送する画像バスと、システムを制御する制御手段と、前記受信手段と前記符号メモリと前記復号化手段とを接
続して符号化信号を転送する符号バスとを備えたファク
シミリ。