JPH07273805A - データ転送方法およびデータ転送方式 - Google Patents
データ転送方法およびデータ転送方式Info
- Publication number
- JPH07273805A JPH07273805A JP6059529A JP5952994A JPH07273805A JP H07273805 A JPH07273805 A JP H07273805A JP 6059529 A JP6059529 A JP 6059529A JP 5952994 A JP5952994 A JP 5952994A JP H07273805 A JPH07273805 A JP H07273805A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- width
- parallel
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 大容量のデータを高速に複数の伝送路を介し
てパラレルに転送する方法を経済的に達成する。 【構成】 送り側は、上位装置からの転送要求を転送回
数カウンタ２でカウントアップする。送り側変換モジュ
ール（３−１〜３−Ｌ）は、転送要求のあった転送デー
タを送り側データレジスタ１から読み出し、複数の伝送
路１０５に均等に分割してカウントアップ情報とともに
シリアルデータとして転送する。受け側では、受け側変
換モジュール（４−１〜４−Ｌ）は、複数の伝送路１０
５からのシリアルデータを各々パラレルデータに変換す
る。受け側データレジスタ５は、転送回数チェック回路
７でのカウントアップ情報が全て一致した場合にのみ、
各パラレルデータに含まれる分割された転送データから
元の転送要求のあった転送データを構成する。
てパラレルに転送する方法を経済的に達成する。 【構成】 送り側は、上位装置からの転送要求を転送回
数カウンタ２でカウントアップする。送り側変換モジュ
ール（３−１〜３−Ｌ）は、転送要求のあった転送デー
タを送り側データレジスタ１から読み出し、複数の伝送
路１０５に均等に分割してカウントアップ情報とともに
シリアルデータとして転送する。受け側では、受け側変
換モジュール（４−１〜４−Ｌ）は、複数の伝送路１０
５からのシリアルデータを各々パラレルデータに変換す
る。受け側データレジスタ５は、転送回数チェック回路
７でのカウントアップ情報が全て一致した場合にのみ、
各パラレルデータに含まれる分割された転送データから
元の転送要求のあった転送データを構成する。
Description
【０００１】
【産業上の利用分野】本発明はデータ転送方法およびデ
ータ転送方式に関し、特に大容量のデータをパラレル転
送する場合の同期取り方法および同期取り方式に関す
る。
ータ転送方式に関し、特に大容量のデータをパラレル転
送する場合の同期取り方法および同期取り方式に関す
る。
【０００２】
【従来の技術】従来のデータ転送方式では、複数のビッ
ト情報を転送する場合に、伝送路の使用高率を高めてコ
ストを削減するために、一本の伝送路で転送対象となる
複数ビットのデータを全てシリアルに変換して転送する
方法が一般的に行われている。しかし、大容量のデータ
を高速に送る必要のあるメインフレームでは、転送デー
タを一定のビット数毎に分割し、複数の伝送路を介して
パラレルに転送する方法が取られている。
ト情報を転送する場合に、伝送路の使用高率を高めてコ
ストを削減するために、一本の伝送路で転送対象となる
複数ビットのデータを全てシリアルに変換して転送する
方法が一般的に行われている。しかし、大容量のデータ
を高速に送る必要のあるメインフレームでは、転送デー
タを一定のビット数毎に分割し、複数の伝送路を介して
パラレルに転送する方法が取られている。
【０００３】
【発明が解決しようとする課題】上述した従来の大容量
のデータをパラレル転送する方式は、送信側での各伝送
路に出力するドライバの性能バラツキにより、また各伝
送路内での伝播遅延のバラツキにより、受信側でのデー
タの取り込み時に、一律のクロックでは同期が保証され
ず、そのため種々の同期保証回路が必要になり、コスト
高になるという欠点があった。
のデータをパラレル転送する方式は、送信側での各伝送
路に出力するドライバの性能バラツキにより、また各伝
送路内での伝播遅延のバラツキにより、受信側でのデー
タの取り込み時に、一律のクロックでは同期が保証され
ず、そのため種々の同期保証回路が必要になり、コスト
高になるという欠点があった。
【０００４】
【課題を解決するための手段】第１の発明は、フレーム
間あるいは装置間などにおけるデータ転送方法におい
て、複数の伝送路を備え、送り側は、上位装置からの転
送要求をカウントアップし前記転送要求のあった転送デ
ータを前記複数の伝送路に均等に分割して前記カウント
アップ情報とともにシリアルデータとして転送し、受け
側では、前記複数の伝送路からの前記シリアルデータを
各々パラレルデータに変換するとももに、前記各パラレ
ルデータに含まれる前記カウントアップ情報が全て一致
した場合にのみ前記各パラレルデータに含まれる分割さ
れた前記転送データから前記転送要求のあった転送デー
タを構成することを特徴とする。
間あるいは装置間などにおけるデータ転送方法におい
て、複数の伝送路を備え、送り側は、上位装置からの転
送要求をカウントアップし前記転送要求のあった転送デ
ータを前記複数の伝送路に均等に分割して前記カウント
アップ情報とともにシリアルデータとして転送し、受け
側では、前記複数の伝送路からの前記シリアルデータを
各々パラレルデータに変換するとももに、前記各パラレ
ルデータに含まれる前記カウントアップ情報が全て一致
した場合にのみ前記各パラレルデータに含まれる分割さ
れた前記転送データから前記転送要求のあった転送デー
タを構成することを特徴とする。
【０００５】また、第２の発明は、フレーム間あるいは
装置間などにおけるデータ転送方式において、上位装置
からの転送要求を受けて予め定められたデータ幅ｎ（ｎ
は正の整数）の転送データを格納する送り側データレジ
スタと、前記上位装置からの前記送り側データレジスタ
への前記転送要求をカウントアップし転送回数情報とし
て出力する転送回数カウンタと、前記送り側データレジ
スタに格納された前記転送データのデータ幅ｎをＬ（Ｌ
は正の整数，Ｌ≦ｎ）で除した場合のｎ／Ｌ幅の各部分
を前記転送カウンタの前記転送回数情報とともにシリア
ルデータとして出力する前記Ｌ個の送り側変換モジュー
ルと、予め用意された前記Ｌ個の伝送路と、前記Ｌ個の
伝送路から前記シリアルデータを入力し各々パラレルデ
ータとして出力する前記Ｌ個の受け側変換モジュール
と、前記Ｌ個の受け側変換モジュールの各々から出力さ
れる前記パラレルデータにおける前記転送回数情報が全
て一致する場合にのみ予め決められた信号を出力する転
送回数チェック回路と、前記Ｌ個の受け側変換モジュー
ルの各々から出力される前記パラレルデータに含まれた
前記ｎ／Ｌ幅の転送データを前記転送回数チェック回路
の出力が前記予め決められた信号の場合にのみ格納する
データ幅が前記ｎの受け側データレジスタと、前記転送
回数情報が全て一致する場合以外の場合に前記送り側モ
ジュールからの再送を要求するリトライ要求回路とを含
むことを特徴とする。
装置間などにおけるデータ転送方式において、上位装置
からの転送要求を受けて予め定められたデータ幅ｎ（ｎ
は正の整数）の転送データを格納する送り側データレジ
スタと、前記上位装置からの前記送り側データレジスタ
への前記転送要求をカウントアップし転送回数情報とし
て出力する転送回数カウンタと、前記送り側データレジ
スタに格納された前記転送データのデータ幅ｎをＬ（Ｌ
は正の整数，Ｌ≦ｎ）で除した場合のｎ／Ｌ幅の各部分
を前記転送カウンタの前記転送回数情報とともにシリア
ルデータとして出力する前記Ｌ個の送り側変換モジュー
ルと、予め用意された前記Ｌ個の伝送路と、前記Ｌ個の
伝送路から前記シリアルデータを入力し各々パラレルデ
ータとして出力する前記Ｌ個の受け側変換モジュール
と、前記Ｌ個の受け側変換モジュールの各々から出力さ
れる前記パラレルデータにおける前記転送回数情報が全
て一致する場合にのみ予め決められた信号を出力する転
送回数チェック回路と、前記Ｌ個の受け側変換モジュー
ルの各々から出力される前記パラレルデータに含まれた
前記ｎ／Ｌ幅の転送データを前記転送回数チェック回路
の出力が前記予め決められた信号の場合にのみ格納する
データ幅が前記ｎの受け側データレジスタと、前記転送
回数情報が全て一致する場合以外の場合に前記送り側モ
ジュールからの再送を要求するリトライ要求回路とを含
むことを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明のデータ転送方式の一実施例
を示すブロック図である。
を示すブロック図である。
【０００８】図１において、本実施例のデータ転送方式
は、転送対象となるデータを一時的にｎバイト幅（ｎは
正の整数）の送り側データレジスタ１に収納した後、こ
れをＬ個（Ｌは正の整数）に分割し、それぞれを送り側
変換モジュール（３−１〜３−Ｌ）に送る。通常、全体
の転送量は、ｎバイト×ｍ倍（ｍは正の整数）である。
は、転送対象となるデータを一時的にｎバイト幅（ｎは
正の整数）の送り側データレジスタ１に収納した後、こ
れをＬ個（Ｌは正の整数）に分割し、それぞれを送り側
変換モジュール（３−１〜３−Ｌ）に送る。通常、全体
の転送量は、ｎバイト×ｍ倍（ｍは正の整数）である。
【０００９】今、仮にＬ＝２，ｍ＝１，ｎ＝２とする
と、転送回数は１であるため、転送回数カウンタ２は
“１”を出力し、送り側データレジスタ１は２バイトの
データを有し、送り側変換モジュール３−１，３−２に
は各１バイトのデータと転送回数カウンタ２からの出力
“１”が入力される。
と、転送回数は１であるため、転送回数カウンタ２は
“１”を出力し、送り側データレジスタ１は２バイトの
データを有し、送り側変換モジュール３−１，３−２に
は各１バイトのデータと転送回数カウンタ２からの出力
“１”が入力される。
【００１０】一般的に、基本データ幅ｎをｍ回転送する
場合、ｍ1 （ｍ1 ≦ｍ）回転送目における各送り側変換
モジュール（３−１〜３−Ｌ）は、送り側データレジス
タ１からのｎ／Ｌバイトのデータと、転送回数カウンタ
２の出力であるｍ1 をセットする。ここで、送り側デー
タレジスタ１からのｎ／Ｌバイトのデータと転送回数カ
ウンタ２の出力である転送回数の情報は同期がとれてい
るものとする。各送り側変換モジュール（３−１〜３−
Ｌ）は、ｎ／Ｌバイトのデータと転送回数の情報ｍ1 を
１組にしてシリアルに変換し、伝送路１０５が光ファイ
バの場合はＥ→Ｏ変換（電気信号の光信号への変換）し
た後、伝送路１０５に出力する。
場合、ｍ1 （ｍ1 ≦ｍ）回転送目における各送り側変換
モジュール（３−１〜３−Ｌ）は、送り側データレジス
タ１からのｎ／Ｌバイトのデータと、転送回数カウンタ
２の出力であるｍ1 をセットする。ここで、送り側デー
タレジスタ１からのｎ／Ｌバイトのデータと転送回数カ
ウンタ２の出力である転送回数の情報は同期がとれてい
るものとする。各送り側変換モジュール（３−１〜３−
Ｌ）は、ｎ／Ｌバイトのデータと転送回数の情報ｍ1 を
１組にしてシリアルに変換し、伝送路１０５が光ファイ
バの場合はＥ→Ｏ変換（電気信号の光信号への変換）し
た後、伝送路１０５に出力する。
【００１１】受け側変換モジュール（４−１〜４−Ｌ）
は、各々伝送路１０５からのシリアルデータを入力し、
Ｏ→Ｅ変換した後、シリアルパラレルの変換を行う。各
受け側変換モジュール（４−１〜４−Ｌ）は、シリアル
パラレルの変換を行ったデータの内、転送回数の情報を
転送回数チェック回路７に入力する。
は、各々伝送路１０５からのシリアルデータを入力し、
Ｏ→Ｅ変換した後、シリアルパラレルの変換を行う。各
受け側変換モジュール（４−１〜４−Ｌ）は、シリアル
パラレルの変換を行ったデータの内、転送回数の情報を
転送回数チェック回路７に入力する。
【００１２】転送回数チェック回路７では、Ｌ個の転送
回数情報全てが一致した場合はＧＯＯＤとし、Ｌ個の転
送回数情報のうち不一致のものが存在した場合はＢＡＤ
として、予め定められた信号、例えばＧＯＯＤ＝１，Ｂ
ＡＤ＝０をＡＮＤ回路６に入力する。
回数情報全てが一致した場合はＧＯＯＤとし、Ｌ個の転
送回数情報のうち不一致のものが存在した場合はＢＡＤ
として、予め定められた信号、例えばＧＯＯＤ＝１，Ｂ
ＡＤ＝０をＡＮＤ回路６に入力する。
【００１３】ＡＮＤ回路６では、一方の入力としてＬ個
の受け側変換モジュール（４−１〜４−Ｌ）によってシ
リアルパラレル変換された各々のデータが結合されデー
タ幅がｎバイトのデータが入力される。そして、転送回
数チェック回路７の出力がＧＯＯＤの場合はこのｎバイ
トのデータを、ｎバイト幅の受け側データレジスタ５に
格納する。転送回数チェック回路７の出力がＢＡＤの場
合は、受け側データレジスタ５への書き込みを抑止する
とともに、リトライ要求回路８によって転送元にリトラ
イ要求が出力される。
の受け側変換モジュール（４−１〜４−Ｌ）によってシ
リアルパラレル変換された各々のデータが結合されデー
タ幅がｎバイトのデータが入力される。そして、転送回
数チェック回路７の出力がＧＯＯＤの場合はこのｎバイ
トのデータを、ｎバイト幅の受け側データレジスタ５に
格納する。転送回数チェック回路７の出力がＢＡＤの場
合は、受け側データレジスタ５への書き込みを抑止する
とともに、リトライ要求回路８によって転送元にリトラ
イ要求が出力される。
【００１４】この転送回数チェック回路７によるチェッ
クと、受け側データレジスタ５への書き込み制御は、転
送回数であるｍ回行われる。
クと、受け側データレジスタ５への書き込み制御は、転
送回数であるｍ回行われる。
【００１５】上述した方法により、複雑な同期制御を行
うことなしに、複数のシリアル転送を用いて大容量のデ
ータを効率良くデータ転送することが可能になる。
うことなしに、複数のシリアル転送を用いて大容量のデ
ータを効率良くデータ転送することが可能になる。
【００１６】図２（ａ）は、転送回数カウンタ２および
送り側変換モジュール（３−１〜３−Ｌ）の動作説明図
である。転送回数カウンタ２は、ＲＥＱバッファとＡＮ
Ｄゲートとカウンタから構成され、図２（ｂ）のタイム
チャートに示すように、Ｔ0タイミングでアプリケーシ
ョンプログラムからの転送要求信号（ＲＥＱ信号）を受
けると、Ｔ1 タイミングでＡＮＤゲートによりＯＮ信号
を出力し、これによりカウンタはリセットされる。以
降、１サイクルごとにカウントアップされていく。
送り側変換モジュール（３−１〜３−Ｌ）の動作説明図
である。転送回数カウンタ２は、ＲＥＱバッファとＡＮ
Ｄゲートとカウンタから構成され、図２（ｂ）のタイム
チャートに示すように、Ｔ0タイミングでアプリケーシ
ョンプログラムからの転送要求信号（ＲＥＱ信号）を受
けると、Ｔ1 タイミングでＡＮＤゲートによりＯＮ信号
を出力し、これによりカウンタはリセットされる。以
降、１サイクルごとにカウントアップされていく。
【００１７】一方、送り側データレジスタ１からはｎバ
イト幅のデータが、Ｔ2 ，Ｔ3 ，Ｔ4 ，…の各タイミン
グでｍ回出力され、Ｌ個の送り側変換モジュールには、
各々ｎ／Ｌバイト幅のデータがＴ3 以降のタイミングで
カウンタの値とともに入力される。
イト幅のデータが、Ｔ2 ，Ｔ3 ，Ｔ4 ，…の各タイミン
グでｍ回出力され、Ｌ個の送り側変換モジュールには、
各々ｎ／Ｌバイト幅のデータがＴ3 以降のタイミングで
カウンタの値とともに入力される。
【００１８】図３は、転送回数チェック回路７の一般的
構成を示す図であり、各々がＮビットの転送回数情報お
よびｎ／Ｌビットのデータを出力するＬ個の受け側変換
モジュールから、転送回数情報のみをビット対応に入力
するＮ個のＥＸＯＲ（イクスクルーシブオア）回路と、
Ｎ個のＥＸＯＲ回路からの極性を反転した出力をＡＮＤ
する１個のＡＮＤ回路から構成される。そして、ＡＮＤ
回路の出力信号が、１の時は転送回数が一致した場合と
し、０の時は不一致の場合とする。但し、本実施例では
Ｌは偶数と仮定したものであり、Ｌが奇数の場合は、他
の回路構成にて同様に目的を達成できる。
構成を示す図であり、各々がＮビットの転送回数情報お
よびｎ／Ｌビットのデータを出力するＬ個の受け側変換
モジュールから、転送回数情報のみをビット対応に入力
するＮ個のＥＸＯＲ（イクスクルーシブオア）回路と、
Ｎ個のＥＸＯＲ回路からの極性を反転した出力をＡＮＤ
する１個のＡＮＤ回路から構成される。そして、ＡＮＤ
回路の出力信号が、１の時は転送回数が一致した場合と
し、０の時は不一致の場合とする。但し、本実施例では
Ｌは偶数と仮定したものであり、Ｌが奇数の場合は、他
の回路構成にて同様に目的を達成できる。
【００１９】図４は、受け側データレジスタ５への書込
み抑制の動作説明図である。
み抑制の動作説明図である。
【００２０】受け側データレジスタ５は、各々がＮビッ
トの転送回数情報とｎ／Ｌビットのデータを出力するＬ
個の受け側変換モジュールから、各々がｎ／Ｌビットの
データを格納するＬ個のレジスタからなる。この受け側
データレジスタ５は、転送回数チェック回路７の出力が
“１”で、かつデータ取り込み制御信号であるストロー
ブ信号がＯＮの時にデータの取り込みを行う。その他の
場合には、データの取り込みを禁止する。
トの転送回数情報とｎ／Ｌビットのデータを出力するＬ
個の受け側変換モジュールから、各々がｎ／Ｌビットの
データを格納するＬ個のレジスタからなる。この受け側
データレジスタ５は、転送回数チェック回路７の出力が
“１”で、かつデータ取り込み制御信号であるストロー
ブ信号がＯＮの時にデータの取り込みを行う。その他の
場合には、データの取り込みを禁止する。
【００２１】
【発明の効果】以上説明したように、本発明により、大
容量のデータを高速に複数の伝送路を介してパラレルに
転送する方法を経済的に達成することが可能になるとい
う効果を有している。
容量のデータを高速に複数の伝送路を介してパラレルに
転送する方法を経済的に達成することが可能になるとい
う効果を有している。
【図１】本発明のデータ転送方式の一実施例を示すブロ
ック図である。
ック図である。
【図２】（ａ）は、転送回数カウンタおよび送り側変換
モジュールの動作説明図、（ｂ）はタイムチャートであ
る。
モジュールの動作説明図、（ｂ）はタイムチャートであ
る。
【図３】本実施例の転送回数チェック回路の一般的構成
を示す図である。
を示す図である。
【図４】本実施例の受け側データレジスタへの書込み抑
制の動作説明図である。
制の動作説明図である。
１ 送り側データレジスタ ２ 転送回数カウンタ ３−１，〜，３−Ｌ 送り側変換モジュール ４−１，〜，４−Ｌ 受け側変換モジュール ５ 受け側データレジスタ ６ ＡＮＤ回路 ７ 転送回数チェック回路 ８ リトライ要求回路
Claims (2)
- 【請求項１】 フレーム間あるいは装置間などにおける
データ転送方法において、複数の伝送路を備え、送り側
は、上位装置からの転送要求をカウントアップし前記転
送要求のあった転送データを前記複数の伝送路に均等に
分割して前記カウントアップ情報とともにシリアルデー
タとして転送し、受け側では、前記複数の伝送路からの
前記シリアルデータを各々パラレルデータに変換すると
ももに、前記各パラレルデータに含まれる前記カウント
アップ情報が全て一致した場合にのみ前記各パラレルデ
ータに含まれる分割された前記転送データから前記転送
要求のあった転送データを構成することを特徴とするデ
ータ転送方法。 - 【請求項２】 フレーム間あるいは装置間などにおける
データ転送方式において、上位装置からの転送要求を受
けて予め定められたデータ幅ｎ（ｎは正の整数）の転送
データを格納する送り側データレジスタと、前記上位装
置からの前記送り側データレジスタへの前記転送要求を
カウントアップし転送回数情報として出力する転送回数
カウンタと、前記送り側データレジスタに格納された前
記転送データのデータ幅ｎをＬ（Ｌは正の整数，Ｌ≦
ｎ）で除した場合のｎ／Ｌ幅の各部分を前記転送カウン
タの前記転送回数情報とともにシリアルデータとして出
力する前記Ｌ個の送り側変換モジュールと、予め用意さ
れた前記Ｌ個の伝送路と、前記Ｌ個の伝送路から前記シ
リアルデータを入力し各々パラレルデータとして出力す
る前記Ｌ個の受け側変換モジュールと、前記Ｌ個の受け
側変換モジュールの各々から出力される前記パラレルデ
ータにおける前記転送回数情報が全て一致する場合にの
み予め決められた信号を出力する転送回数チェック回路
と、前記Ｌ個の受け側変換モジュールの各々から出力さ
れる前記パラレルデータに含まれた前記ｎ／Ｌ幅の転送
データを前記転送回数チェック回路の出力が前記予め決
められた信号の場合にのみ格納するデータ幅が前記ｎの
受け側データレジスタと、前記転送回数情報が全て一致
する場合以外の場合に前記送り側モジュールからの再送
を要求するリトライ要求回路とを含むことを特徴とする
データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6059529A JP2944412B2 (ja) | 1994-03-29 | 1994-03-29 | データ転送方法およびデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6059529A JP2944412B2 (ja) | 1994-03-29 | 1994-03-29 | データ転送方法およびデータ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273805A true JPH07273805A (ja) | 1995-10-20 |
| JP2944412B2 JP2944412B2 (ja) | 1999-09-06 |
Family
ID=13115901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6059529A Expired - Fee Related JP2944412B2 (ja) | 1994-03-29 | 1994-03-29 | データ転送方法およびデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944412B2 (ja) |
-
1994
- 1994-03-29 JP JP6059529A patent/JP2944412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944412B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7328399B2 (en) | Synchronous serial data communication bus | |
| US7152136B1 (en) | Implementation of PCI express | |
| US7243173B2 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| US5784370A (en) | Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer | |
| US7979611B2 (en) | Multi-protocol serial interface apparatus and system-on-chip apparatus including the same | |
| US6452927B1 (en) | Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer | |
| JPH04358245A (ja) | データ通信装置 | |
| US5524112A (en) | Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore | |
| US7480282B2 (en) | Methods and apparatus for controlling ethernet packet transfers between clock domains | |
| JP2944412B2 (ja) | データ転送方法およびデータ転送方式 | |
| CN113867796A (zh) | 利用多状态机提高读性能的协议转换桥及实现方法 | |
| JP3475857B2 (ja) | ソースシンクロナス転送方式 | |
| TW202306365A (zh) | 用於互連協定的訊框接收的資料處理的方法以及儲存裝置 | |
| US7899955B2 (en) | Asynchronous data buffer | |
| JPH0479422A (ja) | 送信制御回路 | |
| JPS58170117A (ja) | 直列並列・並列直列変換回路 | |
| KR970007249B1 (ko) | 데이타버스폭 변환장치 | |
| JP4060270B2 (ja) | 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法 | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| JPH10135844A (ja) | シリアル／パラレル変換装置 | |
| KR100198789B1 (ko) | 수신 연결망 인터페이스의 구조 | |
| JPH056335A (ja) | 装置間インタフエース方式 | |
| CN117178517A (zh) | 通信装置、通信系统和通信方法 | |
| CN115834602A (zh) | 一种异步数据流通信交互系统 | |
| JPH02278942A (ja) | 回線データ受信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
| LAPS | Cancellation because of no payment of annual fees |