TW202306365A - 用於互連協定的訊框接收的資料處理的方法以及儲存裝置 - Google Patents

用於互連協定的訊框接收的資料處理的方法以及儲存裝置 Download PDF

Info

Publication number
TW202306365A
TW202306365A TW110127848A TW110127848A TW202306365A TW 202306365 A TW202306365 A TW 202306365A TW 110127848 A TW110127848 A TW 110127848A TW 110127848 A TW110127848 A TW 110127848A TW 202306365 A TW202306365 A TW 202306365A
Authority
TW
Taiwan
Prior art keywords
frame
data
symbol
layer
protocol engine
Prior art date
Application number
TW110127848A
Other languages
English (en)
Inventor
林富雄
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Priority to TW110127848A priority Critical patent/TW202306365A/zh
Priority to US17/562,701 priority patent/US11811897B2/en
Publication of TW202306365A publication Critical patent/TW202306365A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/02—Protocol performance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

用於互連協定的訊框接收的資料處理的方法以及儲存裝置，適用於能夠依據該互連協定鏈接一第二裝置的一第一裝置中。該方法在該第一裝置對來自該第二裝置的訊框進行接收的處理過程中，在將一第一訊框所載資料從資料鏈路層傳送至網路層的過程中，預取一第二訊框的符號；且在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。藉此，在接收到多個背對背的訊框時，該方法可促進該資料鏈路層的訊框接收效能的提升。

Description

用於互連協定的訊框接收的資料處理的方法以及儲存裝置
本發明係關於一種電子裝置，尤其是關於用於互連協定的訊框接收的資料處理的方法以及儲存裝置。
現今行動裝置(如智慧型手機、平板電腦、多媒體裝置、穿戴式裝置之類的運算裝置)中產生和處理的資料量不斷增加，行動裝置內部的晶片對晶片的或受行動裝置影響的互連介面技術需要進一步的演進，從而達至能夠滿足更高的傳輸速度、低功耗運作、具可擴充性、支援多工處理、易於採用等目標。
為此，行動產業處理器介面(Mobile Industry Processor Interface, MIPI)聯盟開發出能夠符合上述目標的互連介面技術，例如關於實體層的MIPI M-PHY規範以及關於統一協定(Unified Protocol, UniPro)的MIPI UniPro規範。另一方面，聯合電子裝置工程委員會(Joint Electron Device Engineering Council, JEDEC)利用MIPI M-PHY規範及通用傳輸協定MIPI UniPro規範推出下一代高性能非揮發性記憶體標準，稱為通用快閃儲存(Universal Flash Storage, UFS)，其可實現每秒十億位元等級的高速傳輸及低功耗運作，並具有高階行動系統所需的功能和可擴展性，從而有助於為業界快速的採用。
技術人員在依據這些互連介面技術來開發的產品為相關晶片、電子模組或電子裝置時，要確保產品的功能及運作能夠符合規範。舉例而言，依據UFS標準而實現的系統如包含了運算裝置及非揮發性記憶體的儲存裝置，運算裝置及儲存裝置分別擔任本地的(local)主機與遙距的(remote)裝置的角色。依據UniPro規範，主機與裝置建立起雙向的鏈路(link)，且主機與裝置之間的鏈路可以在任一傳輸方向上配置為多個(最多4個)通道(lane)。相對應地，主機與裝置各自地配置依據UniPro規範的互連協定的處理電路需要具備處理多個通道的功能。
UFS標準利用UniPro規範來定義鏈接層中多個協定層，該等協定層包含有實體配接器層、資料鏈路層、網路層及傳輸層。資料鏈路層實現在網路層及實體配接器層之間，資料鏈路層負責資料流控制及錯誤處理。由於UniPro規範主要定義各協定層的功能並且定義概念性的服務存取點(service access point)模型來規範各協定層所提供的服務的介面以供實現時作為依據，研發人員在符合UniPro規範的要求下，需要利用各自的技術方案，可能利用硬體、靭體或軟體作具體的實現。在多通道的應用情景下，資料鏈路層在每單位時脈週期需要處理的訊框中的符號的數量可能達至4、8或以上。是以，如何使資料鏈路層有效率地對接收多個訊框的符號的同時，並能夠將訊框所載的資料有效地傳送至網路層，這對於整體資料傳輸的通量的效能來說，是極具技術挑戰的地方。
實施方式提供了一種用於互連協定的訊框接收的資料處理的技術，適用於能夠依據該互連協定鏈接一第二裝置的一第一裝置中。該技術在該第一裝置對來自該第二裝置的訊框進行接收的處理過程中，在將一第一訊框所載資料從資料鏈路層傳送至網路層的過程中，預取一第二訊框的符號；且在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。藉此，在接收到多個背對背的訊框時，該技術可促進該資料鏈路層的訊框接收效能的提升。
以下依據該技術提出各種實施方式，如用於互連協定的訊框接收的資料處理的方法以及儲存裝置。
實施方式提供一種用於互連協定的訊框接收的資料處理的方法，適用於能夠依據該互連協定鏈接一第二裝置的一第一裝置中，該方法包括：在該第一裝置對來自該第二裝置的訊框進行接收的處理過程中：a)藉由該第一裝置的用於實現該互連協定的一硬體協定引擎，提取一資料鏈路層的一第一訊框的符號，並將該第一訊框所載資料傳送至一網路層；b)藉由該硬體協定引擎，在將該第一訊框所載資料傳送至該網路層的過程中，預取該資料鏈路層的一第二訊框的符號；以及c)在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。
實施方式提供一種儲存裝置，能夠依據一互連協定鏈接一主機，該儲存裝置包括：一介面電路、一裝置控制器及一硬體協定引擎。該介面電路用於實現該互連協定的一實體層以鏈接該主機。該裝置控制器用於耦接到該介面電路和一儲存模組，該裝置控制器包括：一硬體協定引擎，該硬體協定引擎用於實現該互連協定，其中，在該儲存裝置對來自該主機的訊框進行接收的處理過程中，該硬體協定引擎執行多個運作。該等運作包括：a)該硬體協定引擎提取一資料鏈路層的一第一訊框的符號，並將該第一訊框所載資料傳送至一網路層；b)在將該第一訊框所載資料傳送至該網路層的過程中，該硬體協定引擎預取該資料鏈路層的一第二訊框的符號；以及c)在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，該硬體協定引擎將該第二訊框所載資料傳送至該網路層。
在上述方法或儲存裝置的一些實施例中，該硬體協定引擎接收到多個背對背的訊框時，該硬體協定引擎對該等背對背的訊框執行該步驟a)至c)或該運作a)至c)直至該等背對背的訊框被傳送至該網路層為止，從而增進該資料鏈路層的訊框接收的效能。
在上述方法或儲存裝置的一些實施例中，其中在該步驟a)或該運作a)中，該硬體協定引擎從一記憶體緩衝區中提取該第一訊框的符號，並將該第一訊框的符號重複地暫存於一第一暫存區及一第二暫存區中。
在上述方法或儲存裝置的一些實施例中，其中在該步驟b)或該運作b)中，該硬體協定引擎從該接收用記憶體緩衝區中預取該第二訊框的符號，並將該第二訊框的符號重複地暫存於該第一暫存區及該第二暫存區中。
在上述方法或儲存裝置的一些實施例中，其中在該步驟b)或該運作b)中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第一訊框的符號進行分解及藉由確認該第一訊框的符號中的訊框結束標記與前一個訊框結束標記以作對齊，從而將該第一訊框所載資料傳送至該網路層。
在上述方法或儲存裝置的一些實施例中，其中在該步驟c)或該運作c)中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第二訊框的符號進行分解及藉由確認該第二訊框的符號中的訊框啟始標記與下一個訊框啟始標記以作對齊，從而將該第二訊框所載資料傳送至該網路層。
在上述方法或儲存裝置的一些實施例中，其中該互連協定是通用快閃儲存(Universal Flash Storage, UFS)標準。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做詳細說明，說明如後。
以下實施方式提供了一種用於互連協定的訊框接收的資料處理的技術的多種實施例，適用於能夠依據該互連協定鏈接一第二裝置的一第一裝置中。該技術在該第一裝置對來自該第二裝置的訊框進行接收的處理過程中，在將一第一訊框所載資料從資料鏈路層傳送至網路層的過程中，預取一第二訊框的符號；且在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。藉此，在接收到多個背對背的訊框時，該技術可促進該資料鏈路層的訊框接收效能的提升。
為便於理解及說明，首先依據該技術提供一種電路架構的實施方式，這種電路架構具足夠彈性及能夠有效率地被配置來滿足不同產品的需求，以適應各種廠商的設計而有助於產品開發。如圖1所示，這種電路架構應用於儲存系統1時，儲存系統1的主機10的控制器(如主機控制器12)或儲存系統1的儲存裝置20的控制器(如裝置控制器22)可分別實現為包括硬體協定引擎及處理單元的電路架構，其中該控制器的處理單元為可選的。又依據用於互連協定的資訊配置的技術的方法將揭示於圖2。
請參考圖1，其為依據本發明之一實施方式的儲存系統的示意方塊圖。如圖1所示，儲存系統1包括主機10及儲存裝置20。主機10及儲存裝置20之間透過一種互連協定來通訊，從而讓主機10對儲存裝置20進行資料的存取。該互連協定例如是通用快閃儲存(Universal Flash Storage, UFS)標準。主機10例如是智慧型手機、平板電腦、多媒體裝置之類的運算裝置。儲存裝置20例如是該運算裝置內部或外部的儲存裝置，例如是基於非揮發性記憶體的儲存裝置。儲存裝置20可以在主機10的控制下寫入資料或向主機10提供被寫入資料。儲存裝置20可以被實現為固態儲存裝置(SSD)，多媒體卡(MMC)，嵌入式MMC(eMMC)、安全數位(SD)卡或通用快閃儲存(UFS)裝置，然而本揭露內容的實現並不受限於上述示例。
主機10包括主機介面11、主機控制器12及應用處理器16。
主機介面11用於實現該互連協定的一實體層以鏈接該儲存裝置20。例如，主機介面11用以實現UFS標準的實體(M-PHY)層。
主機控制器12耦接於主機介面11與應用處理器16之間。當應用處理器16需要對儲存裝置20進行資料的存取時，發出代表對應的存取動作指令至主機控制器12，透過該互連協定與儲存裝置20溝通，從而達成對儲存裝置20進行資料的存取。
主機控制器12包括硬體協定引擎13及處理單元14。其中處理單元14為可選的。
硬體協定引擎13用於實現該互連協定的一協定層。就以該互連協定為UFS標準為例，該協定層為統一協定(Unified Protocol, UniPro)層。硬體協定引擎13依據該協定層的規範來與主機介面11及處理單元14進行溝通及資訊的轉換。
處理單元14，其與該硬體協定引擎13耦接，用以與應用處理器16進行通訊。處理單元14可執行一個或多個韌體。例如應用處理器16所執行的作業系統、驅動程式或應用程式所發出的存取動作指令透過處理單元14所執行的韌體轉換為符合該互連協定的協定層的指令格式，並繼而發送至硬體協定引擎13以依據該協定層的規範來進行處理。韌體例如可儲存於處理單元14的內部記憶體，或儲存於主機控制器12的內部記憶體，其中內部記憶體可包括揮發性記憶體及非揮發性記憶體。
儲存裝置20包括裝置介面21、裝置控制器22及儲存模組26。
裝置介面21用於實現該互連協定的一實體層以鏈接該主機10。例如，主機介面21用以實現UFS標準的實體(M-PHY)層。
裝置控制器22耦接於裝置介面21與儲存模組26之間。裝置控制器22可以控制儲存模組26的寫入運作、讀取運作或抹除運作。裝置控制器22可以透過地址匯流排或資料匯流排與儲存模組26交換資料。儲存模組26例如包含一個或多個非揮發性記憶體的記憶體晶片。
裝置控制器22包括硬體協定引擎23及處理單元24。其中處理單元24為可選的。
硬體協定引擎23用於實現該互連協定的一協定層。就以該互連協定為UFS標準為例，該協定層為UniPro層。硬體協定引擎13依據該協定層的規範來與裝置介面21及處理單元24進行溝通及資訊的轉換。
處理單元24，其與該硬體協定引擎23耦接，用以透過裝置介面21而與主機10進行通訊。處理單元24可執行一個或多個韌體。例如處理單元24執行一個或多個韌體來控制或指示儲存模組26的寫入運作、讀取運作或抹除運作，對來自硬體協定引擎23的訊息作處理或將訊息發送至硬體協定引擎23。韌體例如可儲存於處理單元24的內部記憶體、裝置控制器22的內部記憶體，或儲存模組26的特定儲存區域，其中內部記憶體可包括揮發性記憶體及非揮發性記憶體。
如圖1所示，主機介面11能夠透過用於發送/接收資料的資料線Din和Dout、用於發送硬體重置訊號的重置線RST、用於發送資料的時脈線CLK而與裝置介面21耦接。資料線Din和Dout可以被實現為多對，其中一對的資料線Din或Dout可稱為一個通道(lane)。主機介面11可以使用至少一種介面協定與裝置介面21行通信，介面協定諸如移動工業處理器介面(MIPI)、通用快閃儲存(UFS)、小型計算機系統介面(SCSI)或串行連接的SCSI(SAS)，然而本揭露內容的實現並不受限於上述示例。在UFS標準之下，主機10及儲存裝置20之間可以配置為支持多個子鏈路，以增進傳輸的效率，其中在主機10至儲存裝置20之間或儲存裝置20至主機10之間的任一方向上目前最多能支持2個通道，多個通道可以選擇設定為啟用或不啟用。
基於圖1所示的控制器(如主機控制器12或裝置控制器22)可分別實現為包括硬體協定引擎及處理單元的電路架構，以下舉例說明實現用於互連協定的訊框接收的資料處理的方法。
請參考圖2，其為用於互連協定的訊框接收的資料處理的方法的一種實施方式的流程圖。該方法可用於能夠依據一互連協定鏈接一第二裝置(如主機10)的一第一裝置(如儲存裝置20)中。為便於說明，以下就以第一裝置為儲存裝置20，第二裝置為主機10來舉例說明。如圖2所示，該方法包括步驟S10~S30。該等步驟在該第一裝置(如儲存裝置20)的用於實現該互連協定的一協定層的一硬體協定引擎(如硬體協定引擎23)依據該互連協定的該協定層，在該第一裝置(如儲存裝置20)對來自該第二裝置(如主機10)的訊框進行接收的處理過程中執行。
如步驟S10所示，藉由該第一裝置的用於實現該互連協定的一硬體協定引擎，提取一資料鏈路層的一第一訊框的符號，並將該第一訊框所載資料傳送至一網路層。
如步驟S20所示，藉由該硬體協定引擎，在將該第一訊框所載資料傳送至該網路層的過程中，預取該資料鏈路層的一第二訊框的符號。
如步驟S30所示，藉由該硬體協定引擎，在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。
在一些實施例中，該硬體協定引擎接收到多個背對背的訊框時，該硬體協定引擎對該等背對背的訊框執行該步驟S10至S30直至該等背對背的訊框被傳送至該網路層為止，從而增進該資料鏈路層的訊框接收的效能。
在一些實施例中，其中在該步驟S10中，該硬體協定引擎從一記憶體緩衝區中提取該第一訊框的符號，並將該第一訊框的符號重複地暫存於一第一暫存區及一第二暫存區中。
在一些實施例中，其中在該步驟S20中，該硬體協定引擎從該接收用記憶體緩衝區中預取該第二訊框的符號，並將該第二訊框的符號重複地暫存於該第一暫存區及該第二暫存區中。
在一些實施例中，其中在該步驟S20中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第一訊框的符號進行分解及藉由確認該第一訊框的符號中的訊框結束標記與前一個訊框結束標記以作對齊，從而將該第一訊框所載資料傳送至該網路層。
在一些實施例中，其中在該步驟S30中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第二訊框的符號進行分解及藉由確認該第二訊框的符號中的訊框啟始標記與下一個訊框啟始標記以作對齊，從而將該第二訊框所載資料傳送至該網路層。
在上述關於圖2的方法的實施例中，雖然以第一裝置為儲存裝置20，第二裝置為主機10來舉例說明，然而該方法亦適用於第一裝置為主機10，第二裝置為儲存裝置20的情況下。
以下藉由該互連協定為通用快閃儲存(UFS)標準為例作詳細說明。UFS標準中包含UFS指令集層(UFS Command Set Layer，USC)、UFS傳輸協定層(UFS Transport Layer，UTP)及UFS互連層(UFS Interconnect Layer，UIC)。UIC又包含鏈接層及實體層，UIC的鏈接層依據UniPro規範而定義，UIC的實體層依據M-PHY規範而定義。
請參考圖3，其為圖1的儲存系統依據UFS標準的分層架構的示意圖。由於UFS標準基於MIPI統一協定(UniPro)層以及MIPI實體(M-PHY)層，圖1所示的主機10的主機介面11及硬體協定引擎13分別用以實現圖3中的M-PHY層110及UniPro層130；圖1所示的儲存裝置20的裝置介面21及硬體協定引擎23分別用以實現圖3中的M-PHY層210及UniPro層230。
如圖3所示，UniPro層130(或230)可以包括實體配接器層(PHY adapter layer，PA)131(或231)、資料鏈路層(data link layer，DL)132(或232)、網路層(network layer)133(或233)和傳輸層(transport layer)134(或234)。儲存裝置20的UniPro層230中的各個層也可以相似地運作及實現。
實體配接器層(131或231)用以將M-PHY層(110或210)耦接到資料鏈路層(132或232)。實體配接器層(131或231)可以在M-PHY層(110或210)和資料鏈路層(132或232)之間執行頻寬控制、功率管理等。在實現時，主機10的M-PHY層110包含發送器111及接收器112，又儲存裝置20的M-PHY層210包含發送器211及接收器212，藉此能夠建立資料通道SL1及SL2以進行全雙功通訊。UniPro規範支援在每一傳輸方向上 (如前向或反向)的鏈路有多個資料通道。
資料鏈路層(132或232)可以執行用於主機10和儲存裝置20之間的資料傳輸的流程控制(flow control)。即，資料鏈路層(132或232)可以監視資料傳輸或控制資料傳輸速率。此外，資料鏈路層(132或232)可以執行基於循環冗餘校驗(cyclic redundancy check, CRC)的錯誤控制。資料鏈路層(132或232)可以使用從網路層(133或233)接收到的封包來產生訊框(frame)，或者可以使用從實體配接器層(131或231)接收到的訊框來產生封包。
網路層(133或233)用於對於從傳輸層(134或234)接收的封包選擇傳輸路徑的路由功能。
傳輸層(134或234)可以使用從UFS應用層接收的命令來配置適合於協定的資料段(segment)，並且將該資料段發送到網路層(133或233)，或者可以從網路層(133或233)接收的封包中提取命令並且發送該命令至UFS應用層。傳輸層(134或234)可以使用基於序列的錯誤控制方案，以保證資料傳輸的有效性。
再者，UniPro層(130或230)中更定義了裝置管理實體(device management entity, DME)(135或235)，其能夠與M-PHY層(110或210)及UniPro層(130或230)中的各層互通，如實體配接器層(131或231)、資料鏈路層(132或232)、網路層(133或231)和傳輸層(134或234)以至UFS應用層互通，從而實現涉及統一協定(UniPro)整體性的功能如開機、關機、重置、功耗模式改變等控制或組態的功能。
請參考圖4，其為依據UniPro標準的資料鏈路層的資料訊框的格式的示意圖。如圖4所示，在資料訊框的酬載(可稱L2酬載，L2 payload)所負載的資料為0位元組時，該資料訊框最小包含4個協定資料單元(如4個16位元的資料)，其中有1個協定資料單元含有訊框啟始標記(SOF)。此外，該含有訊框啟始標記(SOF)的協定資料單元更可含有運輸級別(traffic class，TC)標記，例如是TC0、TC1以表現優先權等級。此外，ESC_DL標記代表此訊框為資料鏈路層的訊框，EOF_EVEN(或EOF­­­_ODD)為代表訊框結束標記(end of frame，EOF)，CRC-16代表循環冗餘校驗碼。由此，如圖4的訊框可視為至少包含了多個符號(或稱為協定資料單元(PDU))。在以下圖式或說明中，例如用SOF、Dx0、……、Dxy、EOF、CRC來代表包含了多個符號的一個訊框，其中x代表訊框的編號，y代表這個訊框x的第y個符號。例如D00表示第1個訊框的第1個符號，D01表示第1個訊框的第2個符號，如此類推。當然，L2酬載可以有多個，故訊框可包含4個或以上的符號。
在多個子鏈路被啟用(active)的情景下，框訊傳送方式，是將一個訊框的符號(Symbol)同步透過多個子鏈路來傳送(每個符號代表 16 位元的有效資料)。例如，在UFS標準中，從MIPI M-PHY v4.x規範來看，從M-PHY到PA層的資料寬度最大為1個通道有32位元和2個通道有64位元。
為了提高資料通量(throughput)，在一些實作中，本案發明人提出可以將 M-PHY實現為1個通道有64和2個通道有128，此為超越目前在UFS標準中，M-PHY規範的限制的實作方式。換言之， PA層至DL層的資料寬度為1個通道有4個符號和2個通道有8個符號。因此，每個時脈週期的資料寬度最多為8個符號，且在DL層的接收器(RX)的任何一個時脈週期內，DL的資料訊框可能與下一個資料訊框背對背（SOF + TC0 Data #0 + EOF + CRC + SOF + TC0 資料 #1 + EOF + CRC + ...）。
在實作上，DL層從PA層接收訊框的符號時會利用緩衝區(如以非揮發性記憶體，如SRAM來實現)來儲存符號，這當中需要進行資料寫入至緩衝區的運作。另一方面，DL層在處理這些框訊，如在CRC驗證正確後去除標頭（如SOF 符號）和尾部（如EOF­_EVEN或EOF_ODD和CRC符號）後並將使用者資料傳遞給上層的網路層，這當中需要從緩衝區進行資料讀取至的運作。由於這兩類型的運作的處理速度有不平衡的情況(如寫入運作較快，讀取運作較慢或其他內部運作的因素)，若沒有依據圖2的方法來實現DL層的訊框接收的話，在每個訊框往上層傳輸之後至下一個訊框開始傳輸之間會因前述不平衡的情況而存在時間差，這個時間差以下稱為閒置時間(idle time)。如此，會造成DL層在訊框接收的效能受到限制。再者，請注意的是，即使接收到的訊框為背對背的訊框的情景下，若沒有依據圖2的方法來實現DL層的話，往上層傳輸的訊框之間仍然會存在閒置時間。
相較之下，依據圖2中步驟S10、S20、S30的方法，在將一第一訊框所載資料從資料鏈路層傳送至網路層的過程中，預取一第二訊框的符號；且在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。藉此，在接收到多個背對背的訊框時，可以減少或避免往上層傳輸的訊框之間的閒置時間，從而能夠促進DL層的訊框接收效能的提升。故在實現產品時，只要在傳送端及接收端採用依據圖2的方法來實現並利用背對背方式傳輸訊框的話，就可以獲得訊框接收效能的提升的效益。
請參考圖5，其為實現上述圖2的方法的電路架構的一種實施方式的示意圖。如圖5所示，可依據圖2的方法在主機及儲存裝置的硬體協定引擎中資料鏈路層(132或232)加以實現。
如在一實施例中，在資料鏈路層(132或232)中實現資料鏈路層接收器(DL RX)的資料緩衝器(或簡稱資料緩衝器)310及標頭先進先出(first-in first-out，FIFO)緩衝器(或簡稱標頭FIFO緩衝器)320。來自實體配接器層 (PA 層)的資料訊框儲存到資料緩衝器310。標頭FIFO緩衝器320用以儲存每個資料訊框的資訊，如標頭(如SOF)的位置、偏移值(offset)、序號(sequence number)、位元組數目(byte counts)。當上層(如網路層)準備好時，DL RX根據標頭FIFO緩衝器320中的資訊從資料緩衝器310中獲取接收到的資料。在圖5中，資料緩衝器310及標頭FIFO緩衝器320適用於實現兩個非同步時脈域(clock domains)傳送資料，如實體配接器層與網路層的兩個不同時脈域之間傳送資料。資料緩衝器310及標頭FIFO緩衝器320為非同步FIFO的架構的一種實現方式，其除了利用非同步FIFO的控制旗標(或訊號)fifo_empty、fifo_full、 read_en、write_en以外，更進一步依據圖2的方法中的預取方式而增加了兩個預取讀取控制旗標read_en_prefetch和fifo_empty_prefetch的旗標(或訊號)。而針對不同運輸級別(TC)，例如是TC0、TC1的訊框，可以依據圖5的非同步FIFO的架構來分別實現對應的電路。
圖6為依據圖5的標頭FIFO緩衝器320的一實施例的示意圖。舉例而言，圖6為依據圖5的標頭FIFO緩衝器320來對運輸級別TC0的訊框進行實現，故在圖6中依據圖5的多個旗標中有部分的加上“tc0”以作區別。為了減少閒置時間並提高通量，在圖6中標頭FIFO緩衝器320用一對指定的預取讀取控制旗標tc0_fifo_read_en_prefetch和 fifo_empty_prefetch，除此以外，利用了一些讀取控制旗標如fifo_empty、fifo_read_data_head_tc0、tc0_fifo_read_en、tc0_fifo_head_wr_en、tc0_fifo_head_wr_data、fifo_full。在圖6中，例如，下方虛線方框表示第一時脈域CD1如「參考M-PHY模組介面」(Reference M-PHY Module Interface, RMMI)的接收器(RX)時脈域(或簡稱RMMI RX時脈域)或稱RX符號(RX Symbol)時脈域，上方虛線方框表示第二時脈域CD2如CPort時脈域。舉例而言，可依據UFS標準及UniPro規範，來實現RMMI RX時脈域及CPort時脈域。CPort時脈域是指使用某一時脈來運作的關於DL層與上層的電路，RMMI RX時脈域則是指使用另一時脈來運作的關於DL層與PA層的電路。在圖6中，標頭FIFO緩衝器320則透過預取讀取控制旗標fifo_empty_prefetch來通知第二時脈域CD2目前是否可進行預取；第二時脈域CD2透過預取讀取控制旗標read_en_prefetch來通知標頭FIFO緩衝器320目前上層是否已準備好。以下圖例說明了詳細操作。
為了實現圖2的方法中的預取方式，以下實施例使用的預取讀取控制旗標的功能以及相關的DL RX的實現方式如下說明所述，其中詳細的時序資訊如圖7所示。以下提出依據圖2方法的實施例，本實施例包括以下流程(1)~(5)。
流程(1)：依據步驟S10，當DL RX開始提取資料訊框時，預先設定一個關於預取(pre-fetch)方式的讀取致能(Read Enable)旗標read_en_prefetch，例如將rd_ptr_prefetch加1。請注意，在圖7中DL RX完成發送每個資料訊框至上層後，會設定通常提取方式(相對於預取方式而言)中使用的讀取致能(read_en)旗標，並且DL RX平行地更新流量控制的信用值(credit value)。每次從資料緩衝器310提取資料時，將提取的資料重複地儲存於兩個暫存器，如稱為「目前暫存器」和「延遲暫存器」，其可用以實現圖2的方法的實施例，分別用作圖2的方法中所提及的第一暫存區及第二暫存區。上述運作於通常提取方式或預取方式相同，也就是說，每次從資料緩衝器310預取或提取資料時，會將預取的或提取的資料重複地儲存於兩個暫存器。
流程(2)：依據步驟S20，當每個資料訊框幾乎完成到上層的傳輸時（如較少的剩餘符號需要留待下一個或兩個時脈週期才能發送到上層的情況下），DL RX透過fifo_empty_prefetch旗標檢查是否有待處理的下一個資料訊框（相對於wr_ptr_prefetch 和 rd_ptr_prefetch) ，並且DL RX 也平行地確定訊框背對背情況是否發生而因此要進行預取。如果DL RX確定訊框背對背情況發生，則DL RX預取資料和無縫地（此過程中包含兩個動作 - 分解/對齊）在下一個時脈週期將資料發送到上層與前一個資料訊框背對背，並再次設定預取方式的讀取致能（read_en_prefetch）旗標（相同於流程(1)）。如圖7的時序圖所示，前一個資料訊框的結束標記(或記作EOP)旗標(dl2nt_rx_eop)在某個時脈週期被設為致能(如高位準)之後，下一個資料訊框的啟始標記(或記作SOP)旗標(dl2nt_rx_sop)在接續的時脈週期被設為致能(如高位準)。如果DL RX確定訊框背對背情況並未發生，則完成目前的資料訊框的處理並返回閒置狀態。
流程(3)：在流程(2)中，當預取方式的條件滿足時，DL RX將目前暫存器的符號分解為目前的訊框的結束符號和下一訊框的啟始符號。在同一時脈週期內，DL RX將目前的訊框的結束符號與延遲暫存器中的符號對齊到完整的「目前的訊框結束」（dl2nt_rx_eop = 1）並將完整的訊框傳送到上層，如圖10所示。注意：在本示例中，每個資料訊框都背對背儲存到接收器(RX)方緩衝區中。因此，每個資料訊框的啟始符號可能有一個地址偏移量(address offset)（地址偏移量例如是四個符號）。
流程(4)：依據步驟S30，DL RX完成向上層發送每一訊框結束後，DL RX更新流量控制的信用值。在下一個時脈週期，DL RX將延遲暫存器（下一訊框的啟始符號）與目前暫存器中的符號對齊到完整的「下一訊框開始」（dl2nt_rx_sop = 1），以實現背對背訊框之間能減少或避免閒置時間的發生，如圖10所示。對於剩餘的資料框，可利用相同的分解和對齊運作對於剩餘的資料框進行處理。
5. 重複流程(2)到流程(4)，當最後一個資料被預取並且資料緩衝器310中沒有資料訊框時，也就是當wr_ptr_prefetch等於rd_ptr_prefetch 時，fifo_empty_prefetch旗標也被設為非作用狀態(deasserted)(如低位準)。
請參考圖7，其為依據圖2的方法實現的訊框接收的資料處理的一實施例的示意圖。在圖7的示例中，Tn用來表示第一時脈域(如RMMI RX時脈域或稱RX符號時脈域)中時脈週期的數目。在圖7中，上方的格子代表來自實體配接器層的符號，在DL RX中依著接收的順序及時序而排列在接收器的資料緩衝器(如圖5的310)中的示意圖，其中每個格子中的符號，沿用圖4的說明中所述的簡寫記號。又在圖7中，時間軸下方的「資料緩衝器」的格子的堆疊圖案是示意隨著時間變化，資料緩衝器已接收的訊框，其中為便於顯示，以TC或TC#m代表例如是運輸級別TC0的訊框，m是訊框的序號。
於時脈週期T0/T1：主機開始做下行訊框發送。DL RX 將 TC #0 儲存到 DL RX的資料緩衝器。
當fifo_empty為低位準時代表資料緩衝器非空，DL RX 開始從資料緩衝器獲取接收到的資料，並在資料緩衝器中的TC#0 資料準備好後將資料發送到網路層。
於時脈週期T2：當下一個資料訊框 TC#1 已經在 DL RX 資料緩衝器中時，DL RX將fifo_empty_prefetch 旗標設定為作用狀態。
於時脈週期T4：當TC#0即將完成傳輸時，DL RX預取TC#1（fifo_empty_prefetch 為高位準）。
於時脈週期T5：在TC#0完成傳輸後，DL RX發送TC#1以與TC#0無縫地背對背。
於時脈週期T8：當TC#1即將完成傳輸時，DL RX預取TC#2（fifo_empty_prefetch 為高）。
於時脈週期T9：在TC#1完成傳輸後，DL RX發送 TC#2 以與TC#1無縫地背對背。
於時脈週期T N-1：當DL RX預取TC#3並且DL RX資料緩衝器中並沒有需要處理的資料訊框時，DL RX將fifo_empty_prefetch 旗標設為非作用狀態（此時wr_ptr_prefetch等於 rd_ptr_prefetch）。
此外，在圖7中，啟始標記旗標dl2nt_rx_sop對應的波型的脈波代表對應至某一訊框(如TC0#0、TC0#1、TC0#2、TC0#3)的啟始，而結束標記旗標dl2nt_rx_eop對應的波型的脈波代表對應至某一訊框(如TC0#0、TC0#1、TC0#2、TC0#3)的結束。如圖7的時序圖所示，前一個資料訊框的結束標記旗標dl2nt_rx_eop在某個時脈週期被設為致能(如高位準)之後，下一個資料訊框的啟始標記旗標dl2nt_rx_sop在接續的時脈週期被設為致能(如高位準)。藉此，DL RX將來自實體配接器層的背對背的訊框的符號傳送至網路層的過程中，能有效地減少或避免了閒置時間的發生，從而強化了傳輸效能。
請參考圖8，其為依據圖2的方法實現的狀態機的一實施例的示意圖。圖9為圖8的狀態機的時序的一實施例的示意圖。圖9的狀態機可以實現於圖6的DL RX的第二時脈域CD2中，從而依據圖2的方法而進行的訊框接收的處理，並將訊框傳輸至上層的網路層，在訊框背對背傳輸的情況下，有效減少或避免閒置時間的發生，從而提升訊框接收的處理效能。請參考圖8，以下逐一說明該狀態機的各個狀態如下。
1. ST_IDLE：在此狀態下等待，直到FIFO非空。然後進入下一個狀態，ST_LOAD_LEN。
2. ST_LOAD_LEN：利用一個週期來載入資料訊框長度，然後進入下一狀態，ST_SET_VLD。
3. ST_SET_VLD：利用一個週期將dl2nt_rx_valid從0設置為1。然後進入下一個狀態ST_DATA。
4. ST_LOAD_LEN_PREF：利用一個週期預取下一資料訊框長度，然後進入下一狀態，ST_SET_VLD_PREF
5. ST_SET_VLD_PREF：利用一個週期將dl2nt_rx_valid從0設置為1。交接背對背訊框。然後進入下一個狀態，ST_DATA。
6. ST_DATA：繼續發送資料，直到滿足資料訊框長度。(a)如果背對背訊框即將到來並且有時間載入下一訊框資料以實現背對背，則轉到 ST_LOAD_LEN_PREF。(b)如果背對背訊框即將到來並且沒有可用時間載入下一訊框資料以實現背對背，則進入ST_DATA_BREAK_B2B。(c)如果沒有剩餘資料，則進入下一個狀態 ST_READ_FIFO。
7. ST_DATA_BREAK_B2B：如果 FIFO 非空，則進入下一個狀態，ST_LOAD_LEN；否則，進入下一個狀態 ST_READ_FIFO。
8. ST_READ_FIFO：發送FIFO讀脈衝彈出資料。訊框資訊已傳輸完成，然後進入下一個狀態，ST_IDLE。
在圖8中，當某一狀態的條件未能滿足時，代表離開該狀態的旗標(nt2dl_rx_abort)設為致能，並據此狀態機回到起始的狀態ST_IDLE。
請參考圖10，其為依據圖2的方法實現的訊框接收的資料處理的一實施例的示意圖。
如圖10所示，其係依據圖7所例示的方法（儲存、預取、分解、對齊）。如圖10中，箭號1010所示意的兩個方塊代表：從資料緩衝器310提取資料(如符號D0n-7~D0n-4)時，將提取的資料重複地儲存於兩個暫存器，如目前暫存器和延遲暫存器。箭號1020所示意的兩個方塊代表：從資料緩衝器310預取資料(如符號D13~D10)時，將預取的資料重複地儲存於兩個暫存器，如目前暫存器和延遲暫存器。箭號1030所示意的兩個方塊代表：DL RX對目前暫存器和延遲暫存器的符號作分解並作對齊(如符號D13~D10、D17~D14)的運作。藉此，可以在 DL RX 中基於 SOP-EOP 訊框結構將 TC 資料訊框(如符號D0n-7~D0n、D17~D10)背對背發送到上層，並且性能將在沒有空閒時間(如dl2nt_rx_sop及dl2nt_rx_eop分別在兩個相鄰的時脈週期下為致能)的情況下得到提高。
此外，在上述關於主機和儲存裝置的實施例中，主機控制器或裝置控制器中的硬體協定引擎是可以基於使用硬體描述語言(Hardware Description Language，HDL)如Verilog語言或本領域技術人員所熟悉的數位電路的任何其他設計方法的技術進行設計，並且可以基於使用現場可程式邏輯閘陣列(field programmable gate array， FPGA)、或特定積體電路(application specific integrated circuit，ASIC)或複雜可編程邏輯器件(CPLD)之類的電路中之一個或多個電路來實現，亦可使用專屬的電路或模組來實現。主機控制器或裝置控制器(或其中的處理單元或硬體協定引擎)也可以基於微控制器、處理器、或數位訊號處理器來實現。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。
1:儲存系統 10:主機 11:主機介面 12:主機控制器 13:硬體協定引擎 14:處理單元 16:應用處理器 20:儲存裝置 21:裝置介面 22:裝置控制器 23:硬體協定引擎 24:處理單元 26:儲存模組 110:MIPI實體(M-PHY)層 111:發送器 112:接收器 130:MIPI統一協定(UniPro)層 131:實體配接器層 132:資料鏈路層 133:網路層 134:傳輸層 135:裝置管理實體(DME) 210:MIPI實體(M-PHY)層 211:發送器 212:接收器 230:MIPI統一協定(UniPro)層 231:實體配接器層 232:資料鏈路層 233:網路層 234:傳輸層 235:裝置管理實體(DME) 310:DL RX 資料緩衝器 320:DL RX標頭FIFO緩衝器 S10~S30:步驟 CD1:第一時脈域 CD2:第二時脈域 CLK:時脈線 Din、Dout:資料線 RST:重置線 SL1:資料通道 SL2:資料通道
圖1為依據本發明之一實施方式的儲存系統的示意方塊圖。 圖2為用於互連協定的訊框接收的資料處理的方法的一種實施方式的流程圖。 圖3為圖1的儲存系統依據UFS標準的分層架構的示意圖。 圖4為依據UniPro標準的資料鏈路層的資料訊框的格式的示意圖。 圖5為實現上述用於互連協定的訊框接收的資料處理的方法的電路架構的一種實施方式的示意圖。 圖6為依據圖5的DL RX標頭FIFO緩衝器的另一實施例的示意圖。 圖7為依據圖2的方法實現的訊框接收的資料處理的一實施例的示意圖。 圖8為依據圖2的方法實現的狀態機的一實施例的示意圖。 圖9為圖8的狀態機的時序的一實施例的示意圖。 圖10為依據圖2的方法實現的訊框接收的資料處理的一實施例的示意圖。
S10~S30:步驟

Claims (14)

  1. 一種用於互連協定的訊框接收的資料處理的方法，適用於能夠依據該互連協定鏈接一第二裝置的一第一裝置中，該方法包括： 在該第一裝置對來自該第二裝置的訊框進行接收的處理過程中： a)藉由該第一裝置的用於實現該互連協定的一硬體協定引擎，提取一資料鏈路層的一第一訊框的符號，並將該第一訊框所載資料傳送至一網路層； b)藉由該硬體協定引擎，在將該第一訊框所載資料傳送至該網路層的過程中，預取該資料鏈路層的一第二訊框的符號；以及 c)在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，將該第二訊框所載資料傳送至該網路層。
  2. 如請求項1所述之方法，其中該硬體協定引擎接收到多個背對背的訊框時，該硬體協定引擎對該等背對背的訊框執行該步驟a)至c)直至該等背對背的訊框被傳送至該網路層為止，從而增進該資料鏈路層的訊框接收的效能。
  3. 如請求項1所述之方法，其中該步驟a)中，該硬體協定引擎從一記憶體緩衝區中提取該第一訊框的符號，並將該第一訊框的符號重複地暫存於一第一暫存區及一第二暫存區中。
  4. 如請求項3所述之方法，其中該步驟b)中，該硬體協定引擎從該接收用記憶體緩衝區中預取該第二訊框的符號，並將該第二訊框的符號重複地暫存於該第一暫存區及該第二暫存區中。
  5. 如請求項4所述之方法，其中該步驟b)中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第一訊框的符號進行分解及藉由確認該第一訊框的符號中的訊框結束標記與前一個訊框結束標記以作對齊，從而將該第一訊框所載資料傳送至該網路層。
  6. 如請求項5所述之方法，其中該步驟c)中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第二訊框的符號進行分解及藉由確認該第二訊框的符號中的訊框啟始標記與下一個訊框啟始標記以作對齊，從而將該第二訊框所載資料傳送至該網路層。
  7. 如請求項1所述之方法，其中該互連協定是通用快閃儲存(Universal Flash Storage, UFS)標準。
  8. 一種儲存裝置，能夠依據一互連協定鏈接一主機，該儲存裝置包括： 一介面電路，該介面電路用於實現該互連協定的一實體層以鏈接該主機；以及 一裝置控制器，該裝置控制器用於耦接到該介面電路和一儲存模組，該裝置控制器包括： 一硬體協定引擎，該硬體協定引擎用於實現該互連協定，其中，在該儲存裝置對來自該主機的訊框進行接收的處理過程中，該硬體協定引擎執行多個運作，該等運作包括： a)該硬體協定引擎提取一資料鏈路層的一第一訊框的符號，並將該第一訊框所載資料傳送至一網路層； b)在將該第一訊框所載資料傳送至該網路層的過程中，該硬體協定引擎預取該資料鏈路層的一第二訊框的符號；以及 c)在將該第一訊框所載資料傳送至該網路層後，且該第二訊框的符號已預取時，該硬體協定引擎將該第二訊框所載資料傳送至該網路層。
  9. 如請求項8所述之儲存裝置，其中該硬體協定引擎接收到多個背對背的訊框時，該硬體協定引擎對該等背對背的訊框執行該運作a)至c)直至該等背對背的訊框被傳送至該網路層為止，從而增進該資料鏈路層的訊框接收的效能。
  10. 如請求項8所述之儲存裝置，其中該運作a)中，該硬體協定引擎從一記憶體緩衝區中提取該第一訊框的符號，並將該第一訊框的符號重複地暫存於一第一暫存區及一第二暫存區中。
  11. 如請求項10所述之儲存裝置，其中該運作b)中，該硬體協定引擎從該接收用記憶體緩衝區中預取該第二訊框的符號，並將該第二訊框的符號重複地暫存於該第一暫存區及該第二暫存區中。
  12. 如請求項11所述之儲存裝置，其中該運作b)中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第一訊框的符號進行分解及藉由確認該第一訊框的符號中的訊框結束標記與前一個訊框結束標記以作對齊，從而將該第一訊框所載資料傳送至該網路層。
  13. 如請求項12所述之儲存裝置，其中該運作c)中，該硬體協定引擎對該第一暫存區及該第二暫存區中的該第二訊框的符號進行分解及藉由確認該第二訊框的符號中的訊框啟始標記與下一個訊框啟始標記以作對齊，從而將該第二訊框所載資料傳送至該網路層。
  14. 如請求項8所述之儲存裝置，其中該互連協定是通用快閃儲存(Universal Flash Storage, UFS)標準。
TW110127848A 2021-07-29 2021-07-29 用於互連協定的訊框接收的資料處理的方法以及儲存裝置 TW202306365A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110127848A TW202306365A (zh) 2021-07-29 2021-07-29 用於互連協定的訊框接收的資料處理的方法以及儲存裝置
US17/562,701 US11811897B2 (en) 2021-07-29 2021-12-27 Method for data processing of frame receiving of an interconnection protocol and storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110127848A TW202306365A (zh) 2021-07-29 2021-07-29 用於互連協定的訊框接收的資料處理的方法以及儲存裝置

Publications (1)

Publication Number Publication Date
TW202306365A true TW202306365A (zh) 2023-02-01

Family

ID=85037525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127848A TW202306365A (zh) 2021-07-29 2021-07-29 用於互連協定的訊框接收的資料處理的方法以及儲存裝置

Country Status (2)

Country Link
US (1) US11811897B2 (zh)
TW (1) TW202306365A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060817A (ko) * 2021-10-28 2023-05-08 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE426981T1 (de) 2005-06-03 2009-04-15 Koninkl Philips Electronics Nv Elektronische vorrichtung und verfahren zur kommunikationsressourcenzuteilung
WO2007116268A1 (en) 2006-03-30 2007-10-18 Nokia Corporation A node
KR101593241B1 (ko) 2007-06-13 2016-02-11 엔엑스피 비 브이 보증된 서비스를 보장하는 전자장치 및 방법
US20110078313A1 (en) 2009-09-30 2011-03-31 St-Ericsson Sa Method and system for managing a connection in a connection oriented in-order delivery environment
US8402343B2 (en) 2009-12-04 2013-03-19 St-Ericsson Sa Reliable packet cut-through
KR101911059B1 (ko) * 2011-10-18 2018-10-24 삼성전자주식회사 Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치
US8446903B1 (en) * 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
EP3087495A4 (en) 2013-12-23 2017-08-23 Intel Corporation Integrated component interconnect
KR102371557B1 (ko) * 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
KR20210059988A (ko) * 2019-11-18 2021-05-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
US20230035810A1 (en) 2023-02-02
US11811897B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US9430432B2 (en) Optimized multi-root input output virtualization aware switch
CN111131091B (zh) 一种面向片上网络的片间互连方法和系统
US7328399B2 (en) Synchronous serial data communication bus
US7243173B2 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
US11907140B2 (en) Serial interface for semiconductor package
WO2013111010A1 (en) Chip-to-chip communications
TWI528183B (zh) 使用資料傳輸率節流來執行序列ａｔａ連接的資料傳輸之方法、電腦可讀媒體和系統
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN114446363A (zh) 存储装置和存储装置的操作方法
CN115296743A (zh) 光纤通信转接系统
TW202306365A (zh) 用於互連協定的訊框接收的資料處理的方法以及儲存裝置
CN116795763B (zh) 基于axi协议的数据分组传输的方法、片上系统和芯片
US11892927B2 (en) Method for error handling of an interconnection protocol, controller and storage device
US8510485B2 (en) Low power digital interface
US11782636B2 (en) Method for data processing of an interconnection protocol to support multiple lanes, controller, and storage device
CN115842872A (zh) 用于互连协议的帧接收的数据处理的方法以及存储设备
US20240121326A1 (en) Operation method for an electronic device and an electronic device capable of performing an advanced line coding
TW202234861A (zh) 用於控制器中的錯誤處理的控制方法、其記錄媒體、控制器以及儲存裝置
US20230377618A1 (en) Circuit for synchronization for an interconnection protocol, controller and storage device
US20240163010A1 (en) Operation method for an electronic device and an electronic device capable of performing an advanced line coding
CN115842605A (zh) 用于互连协议的错误处理的方法、控制器以及存储设备
CN114564441B (zh) 片上系统、数据处理方法及计算机设备
CN117278469A (zh) 用于互连协议的同步电路、控制器以及存储设备
US20240118983A1 (en) Method for facilitating testing for an interconnection protocol, a controller, and an electronic device
CN117955583A (zh) 用于互连协议的通道同步的方法、控制器以及存储装置