JPH07273227A

JPH07273227A - 不揮発性多値記憶素子及びこれを用いた装置

Info

Publication number: JPH07273227A
Application number: JP5708194A
Authority: JP
Inventors: Yoshihisa Saito; 美寿齋藤; Naoto Horiguchi; 直人堀口; Toshihiko Mori; 俊彦森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-28
Filing date: 1994-03-28
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】２値記憶装置と同じ面積で多値を記憶する。【構成】ｐ型半導体基板１０の表面部にｎ型のソース領
域１１及びドレイン領域１２が互いに離間して形成さ
れ、ソース領域１１とドレイン領域１２の間の半導体基
板１０上に絶縁膜を介して互いに絶縁されたフローティ
ングゲート２１及び２２が形成され、フローティングゲ
ート２１上に絶縁膜を介してコントロールゲート２０が
形成され、フローティングゲート２１、２２には、記憶
すべき多値の値に応じた量の電荷が注入され、しきい電
圧は、多値が１つ増加する毎に一定値変化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性多値記憶素子
及びこれを用いた装置に関する。

【０００２】

【従来の技術】ＥＰＲＯＭの記憶素子では、半導体基板
表面部にソース領域とドレイン領域とが互いに離間して
形成され、ソース領域とドレイン領域との間の半導体基
板上に絶縁膜を介してフローティングゲートが１つ形成
され、このフローティングゲート上に絶縁膜を介してコ
ントロールゲートが形成されている。従来では、フロー
ティングゲートに電荷が注入されているかどうかにより
２値が記憶され、多値記憶素子ではなかった。

【０００３】特開昭６２−６６６８１１号公報には、多
値記憶素子として、コントロールゲートの側方かつコン
トロールゲートとソースとの間及びコントロールゲート
とドレインとの間にフローティングゲートを配置し、２
つのフローティングゲートの一方又は両方に電荷を蓄積
するかしないかにより、０，１及び２の３値を記憶する
構成が開示されている。

【０００４】

【発明が解決しようとする課題】しかし、フローティン
グゲートがコントロールゲートの側方に配置されている
ので、その分、面積が広くなる。本発明の目的は、この
ような問題点に鑑み、２値記憶装置と同じ面積で多値を
記憶することができる不揮発性多値記憶素子及びこれを
用いた装置を提供することにある。

【０００５】

【課題を解決するための手段及びその作用】本発明に係
る不揮発性多値記憶素子及びこれを用いた装置を、実施
例図中の対応する構成要素の符号を引用して説明する。
第１発明では、例えば図１に示す如く、一伝導型の半導
体基板１０表面部に該一伝導型と反対伝導型のソース領
域１１及びドレイン領域１２が互いに離間して形成さ
れ、ソース領域１１とドレイン領域１２の間の半導体基
板１０上に絶縁膜を介して互いに絶縁されたフローティ
ングゲート２１、２２が複数形成され、最上のフローテ
ィングゲート２１上に絶縁膜を介してコントロールゲー
ト２０が形成され、記憶すべき多値の値に応じて互いに
しきい電圧が異なるように、フローティングゲート２
１、２２に電荷が注入されている。

【０００６】この第１発明では、コントロールゲート２
０と半導体基板１０との間に複数のフローティングゲー
トが形成されているので、２値記憶素子と同じ面積で多
値を記憶することができる。第１発明の第１態様では、
しきい電圧が、多値が１つ増加する毎に略一定値変化す
るようにフローティングゲート２１、２２に上記電荷が
注入されている。

【０００７】この第１態様では、しきい電圧が、多値が
１つ増加する毎に略一定値変化するので、記憶値の判定
が簡単となる。第１発明の第２態様では、例えば図１に
おいて、隣合うフローティングゲート２１、２２間の静
電容量及びコントロールゲート２０とコントロールゲー
ト２０に対向するフローティングゲート２１との間の静
電容量が互いに略等しい。

【０００８】この第２態様によれば、しきい電圧が、多
値が１つ増加する毎に略一定値変化するように構成する
ことが簡単となる。第１発明の第３態様では、例えば図
１に示す如く、隣合うフローティングゲート２１、２２
の間隔及びコントロールゲート２０とコントロールゲー
ト２０に対向するフローティングゲート２１との間隔が
互いに略等しい。

【０００９】この第３態様では、該間隔が互いに略等し
いので、製造が容易である。第１発明の第４態様では、
例えば図２に示す如く、コントロールゲート２０側から
フローティングゲート２１、２２を順に第１〜ｎフロー
ティングゲートとしたとき、第１〜ｎフローティングゲ
ートに注入される電荷の量は０又は略一定値であり、該
略一定値を１とし、ｉ＝１〜ｎに対し第ｉフローティン
グゲート２１、２２に注入されている電荷の量をｑｉと
したとき、２進数‘ｑｎ（ｑｎ−１）・・・ｑ２ｑ１’
が０〜ｎ（ｎ＋１）／２の範囲の値となるようにしてい
る。

【００１０】この第４態様では、フローティングゲート
に注入される電荷の量が０又は略一定値であるので、電
荷注入が容易となる。第１発明の第５態様では、例えば
図７に示す如く、コントロールゲート２０側からフロー
ティングゲート２１〜２４を順に第１〜ｎフローティン
グゲートとしたとき、第１〜ｎフローティングゲートに
注入される電荷の量は０又は略一定値の１倍以上であ
り、該略一定値を１とし、ｉ＝１〜ｎに対し第ｉフロー
ティングゲートに注入されている電荷の量をｑｉとした
とき、２進数‘（ｎｑｎ／２^n-1）｛（ｎ−１）（ｑｎ
−１）／２^n-2｝・・・（３ｑ４／２²）（２ｑ２／
２¹）（１ｑ１／２⁰）が０〜２ⁿ−１の範囲の値となる
ようにしている。ここに、（ｑｎ−１）のｎ−１はｑの
インデックスであり、（ｑｎ）−１ではない。この第
５態様では、フローティングゲートの数ｎに対し記憶可
能な多値が上記第４態様よりも大きい。

【００１１】第１発明の第６態様では、例えば図５に示
す如く、コントロールゲート２０側からフローティング
ゲート２１〜２３を順に第１〜ｎフローティングゲート
とし、コントロールゲート２０と第１フローティングゲ
ート２１との間の静電容量を１としたとき、ｉ＝１〜ｎ
−１に対し第ｉフローティングゲートと第（ｉ＋１）フ
ローティングゲートとの間の静電容量が略２^i-1となる
ようにしている。

【００１２】この第６態様によれば、フローティングゲ
ートに注入される電荷の量を０又は略一定値にすること
が可能となるので、電荷注入が上記第５態様よりも容易
となる。第１発明の第７態様では、例えば図５に示す如
く、コントロールゲート２０と第１フローティングゲー
ト２１との間隔を１としたとき、ｉ＝１〜ｎ−１に対し
第ｉフローティングゲートと第（ｉ＋１）フローティン
グゲートとの間隔が略２^i-1となるようにしている。

【００１３】この第７態様では、フローティングゲート
の数ｎに対し記憶可能な多値０〜２ⁿ−１が上記第４態
様での記憶可能な多値０〜ｎ（ｎ＋１）／２よりも大き
い。第１発明の第８態様では、例えば図５に示す如
く、第１〜ｎフローティングゲート２１、２２に注入さ
れる電荷の量は０又は略一定値であり、該略一定値を１
とし、ｉ＝１〜ｎ−１に対し上記第ｉフローティングゲ
ート２１、２２に注入されている電荷をｑｉとしたと
き、２進数‘ｑｎ（ｑｎ−１）・・・ｑ２ｑ１’が０〜
２ⁿ−１の範囲の値となるようにしている。

【００１４】この第８態様では、注入される電荷の量は
０又は略一定値であるので、電荷注入が上記第５態様よ
りも容易となる。第２発明では、一伝導型の半導体基板
表面部に該一伝導型と反対伝導型のソース領域及びドレ
イン領域が互いに離間して形成され、ソース領域とドレ
イン領域の間の半導体基板上に絶縁膜を介して１つのフ
ローティングゲートが形成され、フローティングゲート
上に絶縁膜を介してコントロールゲートが形成され、記
憶すべき多値の値に応じた量の電荷がフローティングゲ
ートに注入され、該量は、しきい電圧が、多値が１つ増
加する毎に略一定値変化するようにした量である。

【００１５】この第２発明では、フローティングゲート
が１つであるので、積層高さが上記他の構成よりも低く
なり、この点では製造容易である。第３発明の不揮発性
多値記憶装置では、例えば図８に示す如く、上記いずれ
か１つに記載の不揮発性多値記憶素子Ｍ１１〜Ｍ２２が
格子状に複数形成され、該複数の不揮発性多値記憶素子
のソース領域１１が互いに接続されて共通線ＧＮＤ０〜
ＧＮＤ２が形成され、格子状配列の該不揮発性多値記憶
素子の１方向に沿った各列について、該不揮発性多値記
憶素子のドレイン１２が互いに接続されてデータ線Ｄ
１、Ｄ２が形成され、格子状配列の該不揮発性多値記憶
素子の該１方向と直角な方向に沿った各行について、該
不揮発性多値記憶素子のコントロールゲートが互いに接
続されてワード線Ｗ１、Ｗ２が形成されている。

【００１６】この第３発明では、２値記憶素子と同じ面
積で多値を記憶可能な上記不揮発性多値記憶素子を用い
ているので、従来よりも記憶密度の高い不揮発性多値記
憶装置を構成可能である。第３発明の第１態様では、例
えば図８及び図９に示す如く、供給されるメモリアドレ
スに応じて１つのワード線Ｗ１又はＷ２と１つのデータ
線Ｄ１又はＤ２とを選択して、データ線と共通線ＧＮＤ
０〜ＧＮＤ２との間にドレイン電圧を印加し且つワード
線と共通線ＧＮＤ０〜ＧＮＤ２との間にゲート電圧を印
加するアドレスデコーダ４１、４２と、該ゲート電圧を
変化させ、データ線に所定量以上の電流が流れたかどう
かを判定し、データ線に所定量以上の電流が流れたと判
定したときの該ゲート電圧に応じた多値を出力する多値
判定回路４３〜４７を有する。

【００１７】この第１態様では、不揮発性多値記憶素子
のしきい電圧が、多値が１つ増加する毎に一定値変化す
るのを記憶値判定に利用しているので、記憶値の判定が
簡単となる。第３発明の第２態様では、例えば図１０に
示す如く、供給されるメモリアドレスに応じて１つのワ
ード線Ｗ１又はＷ２と１つのデータ線Ｄ１又はＤ２とを
選択して、データ線と共通線ＧＮＤ０〜ＧＮＤ２との間
にドレイン電圧を印加し且つワード線と共通線との間に
ゲート電圧を印加するアドレスデコーダ４１、４２と、
データ線に流れる電流に応じた多値を出力する多値判定
回路４８１〜４８９、４９とを有する。

【００１８】この第２態様では、第１態様のようにゲー
ト電圧を変化させる必要がないので、第１態様よりもデ
ータの高速読み出しが可能となる。

【００１９】

【実施例】以下、図面に基づいて本発明の実施例を説明
する。［第１実施例］図１は、第１実施例の不揮発性多値記憶
素子の縦断面概略構成及びその一部の等価回路を示す。

【００２０】半導体基板１０の表面部には、ソース領域
１１とドレイン領域１２とが互いに離間して形成され、
ソース領域１１とドレイン領域１２との間がチャンネル
領域１３となっている。ソース領域１１及びドレイン領
域１２の導電型はチャンネル領域１３と反対導電型であ
る。本発明では、この導電型はいずれであってもよい
が、以下の説明では、ソース領域１１及びドレイン領域
１２がｎ型、チャンネル領域１３がｐ型の場合について
説明する。

【００２１】チャンネル領域１３の上方には、コントロ
ールゲート２０が形成され、チャンネル領域１３とコン
トロールゲート２０との間に、フローティングゲート２
１及び２２が形成されている。チャンネル領域１３とフ
ローティングゲート２２との間、フローティングゲート
２２と２１との間及びフローティングゲート２１とコン
トロールゲート２０との間には、絶縁膜、例えばＳｉＯ
₂膜が配置され、これらが互いに絶縁されている。コン
トロールゲート２０、フローティングゲート２１及び２
２は、例えばポリシリコンゲートで形成されている。

【００２２】コントロールゲート２０とフローティング
ゲート２１との対向面、フローティングゲート２１とフ
ローティングゲート２２との対向面、及びフローティン
グゲート２２とチャンネル領域１３との対向面によりそ
れぞれ、コンデンサＣ１、Ｃ２及びＣ３が形成される。
図示のようにコントロールゲート２０とチャンネル領域
１３との間に電圧Ｖｇを印加したときの、コントロール
ゲート２０とフローティングゲート２１との対向面の電
荷をそれぞれ＋Ｑ１、−Ｑ１、フローティングゲート２
１と２２との対向面の電荷をそれぞれ＋Ｑ２、−Ｑ２、
フローティングゲート２２とチャンネル領域１３との対
向面の電荷をそれぞれ＋Ｑ３、−Ｑ３とする。また、フ
ローティングゲート２１又は／及びフローティングゲー
ト２２に注入された、記憶すべき多値に応じた電荷の量
をそれぞれｑ１及びｑ２とする。フローティングゲート
２１及び２２はそれぞれ絶縁膜で覆われているので、通
常使用されるコントロールゲート電圧Ｖｇによって注入
電荷ｑ１及びｑ２は放電されない。

【００２３】隣合うフローティングゲート２１、２２間
及びフローティングゲート２１とコントロールゲート２
０との間の絶縁膜の誘電率εが互いに等しく、また、コ
ントロールゲート２０、フローティングゲート２１及び
２２の一方の面の面積Ｓが互いに等しいとすると、図１
において、次のような関係式が成立する。Ｑｊ＋１−Ｑｊ＝ｑｊ（ｊ＝１、２）・・・（１）Ｖｇ＝Ｑ３／Ｃ３＋Ｑ２／Ｃ２＋Ｑ１／Ｃ１・・・（２）Ｃｊ＝εＳ／ｄｊ（ｊ＝１〜３）・・・（３）これら式（１）〜（３）より、次式が得られる。

【００２４】Ｑ３＝｛εＳＶｇ＋ｄ１ｑ１＋（ｄ１＋ｄ２）ｑ２｝／（ｄ１＋ｄ２＋ｄ３）・・・（４）本第１実施例では、上下方向に隣合うゲート（コントロ
ールゲート及びフローティングゲート）の間隔が一定で
ある場合を考える。ｄ１＝ｄ２＝ｄの場合、上式（４）
は次のようになる。

【００２５】Ｑ３＝（εＳＶｇ／ｄ＋ｑ１＋２ｑ２）／（２＋ｄ３／ｄ）・・・（５）この式（５）において、Ｑ０＝εＳＶｇ／（２ｄ＋ｄ３）・・・（６）ｑ＝１／（２＋ｄ３／ｄ）・・・（７）とおくと、上式（５）は、（Ａ０）ｑ１＝０，ｑ２＝０
の場合、Ｑ３＝Ｑ０・・・（８）（Ａ１）ｑ２＝１，ｑ２＝０の場合、Ｑ３＝Ｑ０＋ｑ・・・（９）（Ａ２）ｑ２＝０，ｑ２＝１の場合、Ｑ３＝Ｑ０＋２ｑ・・・（１０）（Ａ３）ｑ２＝１，ｑ２＝１の場合、Ｑ３＝Ｑ０＋３ｑ・・・（１１）となる。

【００２６】図２は、上記（Ａ０）〜（Ａ３）の場合を
模式的に示す。図２では、上式（８）〜（１１）の電荷
Ｑ０が互いに等しく電荷Ｑ３が互いに異なる場合を示し
ているが、上式（８）〜（１１）の電荷Ｑ３が互いに等
しいと仮定した場合の、式（８）〜（１１）における電
圧ＶｇをそれぞれＶｇ０〜Ｖｇ３とすると、Ｖｇ０−Ｖｇ１＝Ｖｇ１−Ｖｇ２＝Ｖｇ２−Ｖｇ３・・・（１２）が成立する。このことは、上記（Ａ０）と（Ａ１）の場
合のしきい電圧の差が、上記（Ａ１）と（Ａ２）の場合
のしきい電圧の差及び上記（Ａ２）と（Ａ３）の場合の
しきい電圧の差に等しくなることを意味している。この
関係を図３に示す。図３は、ドレイン領域１２とソース
領域１１との間に一定のドレイン電圧を印加した場合で
ある。図３において、曲線Ａ０〜Ａ３はそれぞれ上記
（Ａ０）〜（Ａ３）の場合である。ドレイン電流Ｉｄ＝
Ｉｄ０のときのゲート電圧Ｖｇは、（Ａ０）〜（Ａ３）
の場合それぞれ電圧Ｖ３〜Ｖ０となり、上式（１２）に
対応して、Ｖ３−Ｖ２＝Ｖ２−Ｖ１＝Ｖ１−Ｖ０・・・（１３）が成立する。図３ではこの値をΔＶで表している。

【００２７】不揮発性多値記憶素子からデータを読み出
す方法には、２つある。その１つは、例えば図３（Ａ）
に示す如く、コントロールゲート電圧ＶｇをＶ０又はＶ
０以下から上昇させ、ドレイン電流Ｉｄが一定値Ｉｄ０
以上流れたときの電圧Ｖｇにより記憶値を判定する。例
えば、（Ａ１）の場合には、Ｖｇ＝Ｖ２のときＩｄ＝Ｉ
ｄ０となる。多値の対応付けは任意であり、例えば、図
２の（Ａ０）〜（Ａ３）の場合をそれぞれ０〜３の記憶
状態とする。

【００２８】他の１つのデータ読出方法は、図３（Ｂ）
に示す如く、コントロールゲートに一定の電圧Ｖｇｃを
印加したときのドレイン電流Ｉｄの値により記憶値を判
定する。図３（Ｂ）では、Ａ０〜Ａ３の場合それぞれＩ
ｄ＝Ｉｄ０〜Ｉｄ３となり、記憶値は、例えば、Ｉｄ＝
Ｉｄｉのときｉと判定する。フローティングゲートの数
がｎの場合、上式（４）は次のように一般化される。

【００２９】Ｑｎ＋１＝｛εＳＶｇ＋ｄ１ｑ１＋（ｄ１＋ｄ２）ｑ２＋・・・＋（ｄ１＋ｄ２＋・・・＋ｄｎ）ｑｎ｝／｛ｄ１＋ｄ２＋・・・＋（ｄｎ＋１）｝・・・（１４）ここに、（ｄｎ＋１）のｎ＋１はｄのインデックスであ
り、（ｄｎ）＋１とは異なる。

【００３０】ｎ個のｄ１〜ｄｎがいずれもｄで互いに等
しい場合、上式（１４）は次のようになる。Ｑｎ＋１＝（εＳＶｇ／ｄ＋ｑ１＋２ｑ２＋・・・＋ｎｑ）／｛ｎ＋（ｄｎ＋１）／ｄ｝・・・（１５）ここで、Ｑ０及びｑを、Ｑ０＝εＳＶｇ／｛ｎｄ＋（ｄｎ＋１）｝・・・（１６）ｑ＝１／｛ｎ＋（ｄｎ＋１）／ｄ｝・・・（１７）と定義する。

【００３１】（Ｂ１）ｎ個の注入電荷ｑ１〜ｑｎがいず
れも０の場合、上式（１５）は次のようになる。Ｑｎ＝Ｑ０・・・（１８）（Ｂｉ）ｑｉ＝１，ｑｊ＝０，ｊ＝１〜ｎかつｊ≠ｉの
場合、上式（１５）は次のようになる。

【００３２】Ｑｎ＋１＝Ｑ０＋ｉｑ・・・（１９）１以上のフローティングゲートに電荷を注入する場合に
は、２進数‘ｑｎ（ｑｎ−１）・・・ｑ２ｑ１’がｉと
なるようにすることにより、ｉは０〜ｎ（ｎ＋１）／２
となる。図４は、図１の不揮発性多値記憶素子の製造プ
ロセスを示す。

【００３３】（Ａ）ｐ型の半導体基板１０に対し、例え
ばホウ素を注入して、ｎ型のソース領域１１及びドレイ
ン領域１２を形成する。（Ｂ）ＣＶＤ法により、半導体基板１０上にＳｉＯ₂３
０を被着させる。（Ｃ）ＣＶＤ法により、ＳｉＯ₂３０上に多結晶Ｓｉ３
１を被着させる。（Ｄ）多結晶Ｓｉ３１のうち、ソース領域１１とドレイ
ン領域１２との間のフローティングゲート２２の部分以
外を熱酸化法によりＳｉ０₂３１Ａにする。

【００３４】（Ｅ）ＣＶＤ法により、フローティングゲ
ート２２上にＳｉＯ₂３２を被着させる。（Ｆ）フローティングゲート２２に電荷を蓄積させる場
合には、フローティングゲート２２内のみにイオンが注
入されるように、イオン注入装置のエネルギーを調節し
て注入する。このイオンは、例えばＧａ陽イオンであ
る。

【００３５】（Ｇ）フローティングゲート２２が絶縁膜
で覆われているため、フローティングゲート２２に注入
された電荷は、フローティングゲート２２内に留まる。
上記（Ｃ）〜（Ｆ）の処理を、必要なフローティングゲ
ートの数だけ繰り返して行い、最上層のＳｉＯ₂膜上に
多結晶Ｓｉによるコントロールゲート２０を形成する。
なお、途中において、ソース領域１１及びドレイン領域
１２上に不図示のコンタクトホールを形成し、このコン
タクトホール内を介しソース領域１１及びドレイン領域
１２にそれぞれ接続される電極を形成する。

【００３６】本第１実施例によれば、従来の２値記憶装
置と同じ面積で多値を記憶することができるので、記憶
密度が高くなる。また、しきい電圧が、多値が１つ増加
する毎に一定値変化するので、記憶値の判定が図３
（Ａ）に示す如く簡単となる。さらに、上下方向に隣合
うゲートの間隔が一定であり、かつ、１つのフローティ
ングゲートに注入する電荷の量が一定であるので、製造
が容易である。

【００３７】［第２実施例］次に、上下方向に隣合うゲ
ートの間隔が一定でない場合を考える。上式（１４）、
（１６）及び（１７）において、図５に示す如く、ｎ＝
３かつ次式ｄ１＝ｄ２＝ｄ，ｄ３＝２ｄ・・・（２０）が成立する場合、式（１４）は次のようになる。

【００３８】Ｑ５＝（εＳＶｇ／ｄ＋ｑ１＋２ｑ２＋４ｑ３）／（４＋ｄ４／ｄ）・・・（２１）この式（２１）において、ｉ＝０〜７に対しＱ５＝Ｑ０＋ｉｑ・・・（２２）が成立するようにするには、（ｑ３，ｑ２，ｑ１）で作
られる２進数‘ｑ３ｑ２ｑ１’がｉになるようにすれば
よい。この場合、しきい電圧が、多値が１つ増加する毎
に一定値変化する。

【００３９】図５（Ｃ０）〜（Ｃ７）は、‘ｑ３ｑ２ｑ
１’が０〜７となる記憶状態を示す。一般に、フローテ
ィングゲートの数がｎであり、かつ、ｉ＝１〜ｎ−１に
対しコントロールゲート２０側からｉ番目のフローティ
ングゲートと第（ｉ＋１）番目のフローティングゲート
との間隔が２^i-1ｄである場合、ｉ番目のコントロール
ゲートに注入されている電荷をｑｉとすると、２進数
‘ｑｎ（ｑｎ−１）・・・ｑ２ｑ１’がｉになるように
すれば上式（２２）がｉ＝０〜２ⁿ−１について成立す
る。この場合、しきい電圧が、多値が１つ増加する毎に
一定値変化する。

【００４０】図６は、図５の構成の不揮発性多値記憶素
子の製造プロセスを示す。（Ａ）ｐ型の半導体基板１０に対し、例えばホウ素を注
入して、ｎ型のソース領域１１及びドレイン領域１２を
形成する。（Ｂ）ＣＶＤ法により、半導体基板１０上にＳｉＯ₂３
０を被着させる。（Ｃ）ＣＶＤ法により、ＳｉＯ₂３０上の、フローティ
ングゲート２３を形成する部分にのみ多結晶Ｓｉを被着
させる。

【００４１】（Ｄ）ＣＶＤ法により、フローティングゲ
ート２３及びＳｉＯ₂３０上にＳｉＯ₂３２を被着させ
る。（Ｅ）ＣＶＤ法により、ＳｉＯ₂３２上の、フローティ
ングゲート２２を形成する部分にのみ多結晶Ｓｉを被着
させる。（Ｆ）ＣＶＤ法により、フローティングゲート２２及び
ＳｉＯ₂３２上にＳｉＯ₂３３を被着させる。ＳｉＯ₂
３３の膜圧はＳｉＯ₂３２の膜圧の半分とする。

【００４２】（Ｇ）上記（Ｅ）及び（Ｆ）と同様にし
て、フローティングゲート２１及びＳｉＯ₂３４を被着
させる。ＳｉＯ₂３４の膜圧はＳｉＯ₂３３の膜圧に等
しくする。次に、例えばフローティングゲート２３に電
荷を蓄積させる場合には、フローティングゲート２３内
のみにイオンが注入されるように、イオン注入装置のエ
ネルギーを調節して注入する。

【００４３】（Ｈ）フローティングゲート２３が絶縁膜
で覆われているため、フローティングゲート２３に注入
された電荷は、フローティングゲート２３内に留まる。（Ｉ）次に、例えばフローティングゲート２１に電荷を
蓄積させる場合には、フローティングゲート２１内のみ
にイオンが注入されるように、イオン注入装置のエネル
ギーを調節して注入する。

【００４４】（Ｊ）ＳｉＯ₂３４上に多結晶Ｓｉによる
コントロールゲート２０を形成する。なお、途中におい
て、ソース領域１１及びドレイン領域１２上に電極を形
成する。本第２実施例によれば、従来の２値記憶装置と
同じ面積で多値を記憶することができるので、記憶密度
が高くなる。また、しきい電圧が、多値が１つ増加する
毎に一定値変化するので、記憶値の判定が簡単となる。
さらに、フローティングゲートの数ｎに対し上記第１実
施例では記憶可能な多値が０〜ｎ（ｎ＋１）／２であっ
たが、本第２実施例では記憶可能な多値が０〜２ⁿ−１
であるので、記憶密度が、上記第１実施例よりも高い。

【００４５】［第３実施例］次に、上下方向に隣合うゲ
ートの間隔が上記第１実施例と同様に一定にし、かつ、
上記第２実施例のように多値を大きくすることを考え
る。上式（１５）は、ｎ＝４の場合、Ｑ５＝｛εＳＶｇ／ｄ＋ｑ１＋２ｑ２＋４（３ｑ３／４）＋８（ｑ４／２）｝／（５＋ｄ５／ｄ）・・・（２３）と表される。

【００４６】上式（２３）をｉ＝０〜１５について成立
させるには、（ｑ４，ｑ３，ｑ２，ｑ１）を次の（Ｄ
０）〜（Ｄ１５）のようにすればよい。（Ｄ０）（０，０，０，０）（Ｄ１）（０，０，０，１）（Ｄ２）（０，０，１，０）（Ｄ３）（０，０，１，１）（Ｄ４）（０，４／３，０，０）（Ｄ５）（０，４／３，０，１）（Ｄ６）（０，４／３，１，０）（Ｄ７）（０，４／３，１，１）（Ｄ８）（２，０，０，０）（Ｄ９）（２，０，０，１）（Ｄ１０）（２，０，１，０）（Ｄ１１）（２，０，１，１）（Ｄ１２）（２，４／３，０，０）（Ｄ１３）（２，４／３，０，１）（Ｄ１４）（２，４／３，１，０）（Ｄ１５）（２，４／３，１，１）図７は、上記（Ｄ０）〜（Ｄ１５）の場合にフローティ
ングゲート２１〜２４に注入された電荷量を、模式的に
示す。

【００４７】一般に、フローティングゲートの数がｎで
あり、かつ、ｉ＝１〜ｎに対しコントロールゲート２０
側からｉ番目のフローティングゲートに注入する電荷の
量をｑｉとし、ｑ１を‘１’又は‘０’とすると、２進
数‘（ｎｑｎ／２^n-1）｛（ｎ−１）（ｑｎ−１）／２
^n-2｝・・（３ｑ４／２²）（２ｑ２／２¹）（１ｑ１／
２⁰）がｉになるようにすれば、上式（２２）がｉ＝０
〜２ⁿ−１について成立する。この場合、しきい電圧
が、多値が１つ増加する毎に一定値変化する。

【００４８】本第３実施例によれば、従来の２値記憶装
置と同じ面積で多値を記憶することができるので、記憶
密度が高くなる。また、しきい電圧が、多値が１つ増加
する毎に一定値変化するので、記憶値の判定が簡単とな
る。さらに、フローティングゲートの数ｎに対し記憶可
能な多値が上記第２実施例と同じになり、記憶密度が、
上記第１実施例よりも高い。また、層間絶縁膜の厚さを
一定にして、フローティングゲートの数に対する記憶可
能な多値を大きくすることができるので、フローティン
グゲートに注入する電荷の量の制御が比較的正確な場合
に有効である。

【００４９】［第４実施例］図８は、第４実施例の不揮
発性多値記憶装置の構成を示す。説明の簡単化のため
に、図８ではメモリセルアレイ４０を２行２列としてい
る。このメモリセルアレイ４０は、メモリセルＭ１１、
Ｍ１２、Ｍ２１、Ｍ２２が格子状に半導体基板上に形成
されて構成されている。メモリセルＭ１１〜Ｍ２２は、
例えば上記第１〜３実施例のいずれかの不揮発性多値記
憶素子である。

【００５０】ワード線Ｗ１は、メモリセルＭ１１及びＭ
１２のコントロールゲートを延設して１つにしたもので
あり、ワード線Ｗ２は、メモリセルＭ２１及びＭ２２の
コントロールゲートを延設して１つにしたものである。
データ線Ｄ１は、コンタクトホールを通ってメモリセル
Ｍ１１及びＭ２１のソース領域１１に接続され、データ
線Ｄ２は、コンタクトホールを通ってメモリセルＭ１２
及びＭ２２のソース領域１１に接続されている。また、
グランド線ＧＮＤ１はコンタクトホールを通ってメモリ
セルＭ１１及びＭ２１のドレイン領域１２に接続され、
グランド線ＧＮＤ２は、コンタクトホールを通ってメモ
リセルＭ１２及びＭ２２のドレイン領域１２に接続され
ている。グランド線ＧＮＤ１とグランド線ＧＮＤ２とは
コンタクトホールを通ってグランド線ＧＮＤ３に接続さ
れ、０Ｖにされている。

【００５１】ワード線Ｗ１及びＷ２は、アドレスの一部
をデコードするロウアドレスデコーダ４１の出力端に接
続され、データ線Ｄ１及びＤ２は、該アドレスの残部を
デコードするコラムアドレスデコーダ４２の出力端に接
続されている。ロウアドレスデコーダ４１で選択された
ワード線には、直流電圧源４３から出力される複数の直
流電圧の１つ、例えば図３に示す電圧Ｖ０〜Ｖ３の１つ
が、セレクタ４４で選択され、電圧Ｖｇとしてロウアド
レスデコーダ４１内の不図示のアナログスイッチを介し
供給される。このアナログスイッチは、ロウアドレスデ
コーダ４１による上記選択によりオンにされる。セレク
タ４４による選択は、カウンタ４５の計数値により行わ
れる。カウンタ４５のクロック入力端ＣＫには、アンド
ゲート４６が開かれているとき、ＣＬＫがアンドゲート
４６の一方の入力端を介して供給される。アンドゲート
４６の他方の入力端には、コラムアドレスデコーダ４２
で選択されたデータ線に流れる電流を電圧に変換したも
のがアンプ４７で増幅され、多値判定信号ＳＤとして供
給される。

【００５２】図８の不揮発性多値記憶装置の動作を図９
に示す。図９（Ａ）は、ロウアドレスデコーダ４１によ
る選択で上記アナログスイッチをオン／オフする信号を
示し、高レベルで該アナログスイッチがオンとなる。図
９（Ｂ）は、多値が０〜７の場合を示している。この０
〜７は、電圧Ｖｇ＝Ｖ０〜Ｖ７に対応している。電圧Ｖ
ｇは、０ＶからΔＶのステップで電圧Ｖ０、Ｖ１・・・
（図３参照）と変化される。例えばＶｇ＝Ｖ３となった
ときに多値判定信号ＳＤが低レベルから高レベルに遷移
すると、アンドゲート４６が閉じられ、カウンタ４５に
よる計数が停止される。このときのカウンタ４５の計数
値が、記憶値として読み出される。

【００５３】本第４実施例によれば、不揮発性多値記憶
素子のしきい電圧が、多値が１つ増加する毎に一定値変
化するのを記憶値判定に利用しているので、記憶値の判
定が簡単となる。［第５実施例］図１０は、第５実施例の不揮発性多値記
憶装置の構成を示す。図８と同一構成要素には、同一符
号を付してその説明を省略する。

【００５４】この不揮発性多値記憶装置では、コラムア
ドレスデコーダ４２で選択されたデータ線に流れる電流
を電圧に変換したものがアナログコンパレータ４８１〜
４８Ｎによりそれぞれ異なる基準値と比較され、コンパ
レータ４８１〜４８Ｎの出力がエンコーダ４９に供給さ
れて２進数のデータＤＡＴＡに変換される。本第５実施
例によれば、上記第４実施例のようにゲート電圧Ｖｇを
変化させる必要がないので、第４実施例よりもデータの
高速読み出しが可能となる。

【００５５】［第６実施例］フローティングゲートに注
入する電荷の量の制御が比較的正確に行え、かつ、フロ
ーティングゲートの面積が比較的広くて充分な量の電荷
を注入可能な場合には、フローティングゲートが１つで
あっても、注入電荷ｑ１の量を記憶すべき多値に応じて
選ぶことにより、多値を記憶可能である。上式（１５）
は、ｎ＝１の場合、Ｑ２＝｛εＳＶｇ／ｄ＋ｑ１）｝／（２＋ｄ２／ｄ）・・・（２４）となる。

【００５６】上式（２２）をｉ＝０〜７について成立さ
せるには、注入電荷ｑ１の量を０〜７とすればよい。こ
の場合、しきい電圧が、多値が１つ増加する毎に一定値
変化する。本第６実施例によれば、従来の２値記憶装置
と同じ面積で多値を記憶することができるので、記憶密
度が高くなる。また、しきい電圧が、多値が１つ増加す
る毎に一定値変化するので、記憶値の判定が簡単とな
る。さらに、フローティングゲートが１つであるので、
積層高さが他の実施例よりも低くなり、この点では製造
容易である。

【００５７】なお、本発明には外にも種々の変形例が含
まれる。例えば、上記各実施例において、ゲート間隔の
代わりに、上下方向に対向するゲート間の静電容量をパ
ラメータとして考えることができる。この場合、層間絶
縁膜は層間で異なる誘電率のものを用いることができ、
また、フローティングゲートの面積を変えて静電容量を
変えることもできる。

【００５８】

【発明の効果】以上説明した如く、第１発明に係る不揮
発性多値記憶素子では、コントロールゲートと半導体基
板との間に複数のフローティングゲートが形成されてい
るので、２値記憶素子と同じ面積で多値を記憶すること
ができるという効果を奏する。第１発明の第１態様で
は、しきい電圧が、多値が１つ増加する毎に略一定値変
化するので、記憶値の判定が簡単となるという効果を奏
する。

【００５９】第１発明の第２態様によれば、しきい電圧
が、多値が１つ増加する毎に略一定値変化するように構
成することが簡単となるという効果を奏する。第１発明
の第３態様では、半導体基板に対し上下方向隣合うゲー
トの間隔が互いに略等しいので、製造が容易であるとい
う効果を奏する。第１発明の第４態様では、フローティ
ングゲートに注入される電荷の量が０又は略一定値であ
るので、電荷注入が容易となるという効果を奏する。

【００６０】第１発明の第５態様では、フローティング
ゲートの数ｎに対し記憶可能な多値が上記第４態様より
も大きいという効果を奏する。第１発明の第６態様によ
れば、フローティングゲートに注入される電荷の量を０
又は略一定値にすることが可能となるので、電荷注入が
上記第５態様よりも容易となるという効果を奏する。

【００６１】第１発明の第７態様では、フローティング
ゲートの数ｎに対し記憶可能な多値０〜２ⁿ−１が上記
第４態様での記憶可能な多値０〜ｎ（ｎ＋１）／２より
も大きいという効果を奏する。第１発明の第８態様で
は、注入される電荷の量は０又は略一定値であるので、
電荷注入が上記第５態様よりも容易となるという効果を
奏する。

【００６２】第２発明では、フローティングゲートが１
つであるので、積層高さが低くなり、製造容易であると
いう効果を奏する。第３発明の不揮発性多値記憶装置で
は、２値記憶素子と同じ面積で多値を記憶可能な上記不
揮発性多値記憶素子を用いているので、従来よりも記憶
密度の高い不揮発性多値記憶装置を構成可能であるとい
う効果を奏する。

【００６３】第３発明の第１態様では、不揮発性多値記
憶素子のしきい電圧が、多値が１つ増加する毎に一定値
変化するのを記憶値判定に利用しているので、記憶値の
判定が簡単となるという効果を奏する。第３発明の第２
態様では、第１態様のようにゲート電圧を変化させる必
要がないので、第１態様よりもデータの高速読み出しが
可能となるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１実施例の不揮発性多値記憶素子の
構成図である。

【図２】本発明の第１実施例の不揮発性多値記憶素子の
記憶状態を示す模式図である。

【図３】図２の不揮発性多値記憶素子のコントロールゲ
ート電圧に対するドレイン電流の特性図である。

【図４】図１の不揮発性多値記憶素子の製造プロセス工
程図である。

【図５】本発明の第２実施例の不揮発性多値記憶素子の
記憶状態を示す模式図である。

【図６】図５の不揮発性多値記憶素子の製造プロセス工
程図である。

【図７】本発明の第３実施例の不揮発性多値記憶素子の
記憶状態を示す模式図である。

【図８】本発明の第４実施例の不揮発性多値記憶装置の
構成図である。

【図９】図８の不揮発性多値記憶装置の動作を示す波形
図である。

【図１０】本発明の第５実施例の不揮発性多値記憶装置
の構成図である。

【符号の説明】

１０半導体基板１１ソース領域１２ドレイン領域１３チャンネル領域２０コントロールゲート２１〜２４フローティングゲート４０メモリセルアレイＭ１１、Ｍ１２、Ｍ２１、Ｍ２２メモリセルＷ１、Ｗ２ワード線Ｄ１、Ｄ２データ線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｃ 16/04 Ｈ０１Ｌ 27/115 Ｈ０１Ｌ 27/10 ４３４

Claims

【特許請求の範囲】

【請求項１】一伝導型の半導体基板（１０）表面部に
該一伝導型と反対伝導型のソース領域（１１）及びドレ
イン領域（１２）が互いに離間して形成され、該ソース
領域と該ドレイン領域の間の該半導体基板上に絶縁膜を
介して互いに絶縁されたフローティングゲート（２１、
２２）が複数形成され、最上の該フローティングゲート
上に絶縁膜を介してコントロールゲート（２０）が形成
され、記憶すべき多値の値に応じて互いにしきい電圧が異なる
ように、該フローティングゲートに電荷が注入されてい
ることを特徴とする不揮発性多値記憶素子。
【請求項２】しきい電圧が、前記多値が１つ増加する
毎に略一定値変化するように前記フローティングゲート
（２１、２２）に前記電荷が注入されていることを特徴
とする請求項１記載の不揮発性多値記憶素子。
【請求項３】隣合う前記フローティングゲート（２
１、２２）間の静電容量及び前記コントロールゲート
（２０）と該コントロールゲートに対向する該フローテ
ィングゲートとの間の静電容量が互いに略等しいことを
特徴とする請求項２記載の不揮発性多値記憶素子。
【請求項４】隣合う前記フローティングゲート（２
１、２２）の間隔及び前記コントロールゲート（２０）
と該コントロールゲートに対向する該フローティングゲ
ートとの間隔が互いに略等しいことを特徴とする請求項
３記載の不揮発性多値記憶素子。
【請求項５】前記コントロールゲート（２０）側から
前記フローティングゲート（２１、２２）を順に第１〜
ｎフローティングゲートとしたとき、第１〜ｎフローテ
ィングゲートに注入される前記電荷の量は０又は略一定
値であり、該略一定値を１とし、ｉ＝１〜ｎに対し第ｉ
フローティングゲートに注入されている電荷の量をｑｉ
としたとき、２進数‘ｑｎ（ｑｎ−１）・・・ｑ２ｑ
１’が０〜ｎ（ｎ＋１）／２の範囲の値となるようにし
たことを特徴とする請求項３又は４記載の不揮発性多値
記憶素子。
【請求項６】前記コントロールゲート（２０）側から
前記フローティングゲート（２１〜２４）を順に第１〜
ｎフローティングゲートとしたとき、第１〜ｎフローテ
ィングゲートに注入される前記電荷の量は０又は略一定
値の１倍以上であり、該略一定値を１とし、ｉ＝１〜ｎ
に対し第ｉフローティングゲートに注入されている電荷
の量をｑｉとしたとき、２進数‘（ｎｑｎ／２^n-1）
｛（ｎ−１）（ｑｎ−１）／２^n-2｝・・・（３ｑ４／
２²）（２ｑ２／２¹）（１ｑ１／２⁰）が０〜２ⁿ−１
の範囲の値となるようにしたことを特徴とする請求項３
又は４記載の不揮発性多値記憶素子。
【請求項７】前記コントロールゲート（２０）側から
前記フローティングゲート（２１〜２３）を順に第１〜
ｎフローティングゲートとし、該コントロールゲートと
該第１フローティングゲートとの間の静電容量を１とし
たとき、ｉ＝１〜ｎ−１に対し第ｉフローティングゲー
トと第（ｉ＋１）フローティングゲートとの間の静電容
量が略２^i-1となるようにしたことを特徴とする請求項
２記載の不揮発性多値記憶素子。
【請求項８】前記コントロールゲート（２０）と前記
第１フローティングゲート（２１）との間隔を１とした
とき、ｉ＝１〜ｎ−１に対し前記第ｉフローティングゲ
ートと前記第（ｉ＋１）フローティングゲートとの間隔
が略２^i-1となるようにしたことを特徴とする請求項７
記載の不揮発性多値記憶素子。
【請求項９】前記第１〜ｎフローティングゲート（２
１〜２３）に注入される電荷の量は０又は略一定値であ
り、該略一定値を１とし、ｉ＝１〜ｎ−１に対し前記第
ｉフローティングゲートに注入されている前記電荷をｑ
ｉとしたとき、２進数‘ｑｎ（ｑｎ−１）・・・ｑ２ｑ
１’が０〜２ⁿ−１の範囲の値となるようにしたことを
特徴とする請求項７又は８記載の不揮発性多値記憶素
子。
【請求項１０】一伝導型の半導体基板表面部に該一伝
導型と反対伝導型のソース領域（１１）及びドレイン領
域が互いに離間して形成され、該ソース領域と該ドレイ
ン領域の間の該半導体基板上に絶縁膜を介して１つのフ
ローティングゲートが形成され、該フローティングゲー
ト上に絶縁膜を介してコントロールゲートが形成され、記憶すべき多値の値に応じた量の電荷が該フローティン
グゲートに注入され、該量は、しきい電圧が、多値が１
つ増加する毎に略一定値変化するようにした量であるこ
とを特徴とする不揮発性多値記憶素子。
【請求項１１】請求項１乃至８のいずれか１つに記載
の不揮発性多値記憶素子（Ｍ１１〜Ｍ２２）が格子状に
複数形成され、該複数の不揮発性多値記憶素子の前記ソース領域（１
１）が互いに接続されて共通線（ＧＮＤ０〜ＧＮＤ２）
が形成され、格子状配列の該不揮発性多値記憶素子の１方向に沿った
各列について、該不揮発性多値記憶素子のドレイン（１
２）が互いに接続されてデータ線（Ｄ１、Ｄ２）が形成
され、格子状配列の該不揮発性多値記憶素子の該１方向と直角
な方向に沿った各行について、該不揮発性多値記憶素子
のコントロールゲートが互いに接続されてワード線（Ｗ
１、Ｗ２）が形成されている、ことを特徴とする不揮発性多値記憶装置。
【請求項１２】供給されるメモリアドレスに応じて１
つの前記ワード線（Ｗ１）と１つの前記データ線（Ｄ
１）とを選択して、該データ線と前記共通線（ＧＮＤ０
〜ＧＮＤ２）との間にドレイン電圧を印加し且つ該ワー
ド線と該共通線との間にゲート電圧を印加するアドレス
デコーダ（４１、４２）と、該ゲート電圧を変化させ、該データ線に所定量以上の電
流が流れたかどうかを判定し、該データ線に所定量以上
の電流が流れたと判定したときの該ゲート電圧に応じた
多値を出力する多値判定回路（４３〜４７）と、を有することを特徴とする請求項１１記載の不揮発性多
値記憶装置。
【請求項１３】供給されるメモリアドレスに応じて１
つの前記ワード線（Ｗ１）と１つの前記データ線（Ｄ
１）とを選択して、該データ線と前記共通線（ＧＮＤ０
〜ＧＮＤ２）との間にドレイン電圧を印加し且つ該ワー
ド線と該共通線との間にゲート電圧を印加するアドレス
デコーダ（４１、４２）と、該データ線に流れる電流に応じた多値を出力する多値判
定回路（４８１〜４８９、４９）と、を有することを特徴とする請求項１１記載の不揮発性多
値記憶装置。