JPH07273071A - Plasma etching method - Google Patents

Plasma etching method

Info

Publication number
JPH07273071A
JPH07273071A JP6426494A JP6426494A JPH07273071A JP H07273071 A JPH07273071 A JP H07273071A JP 6426494 A JP6426494 A JP 6426494A JP 6426494 A JP6426494 A JP 6426494A JP H07273071 A JPH07273071 A JP H07273071A
Authority
JP
Japan
Prior art keywords
plasma
substrate
insulating film
gas
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6426494A
Other languages
Japanese (ja)
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6426494A priority Critical patent/JPH07273071A/en
Publication of JPH07273071A publication Critical patent/JPH07273071A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the damages of a foundation insulating film due to plasma radiation or VUV radiation by a method wherein a pattern is formed while heat-conducting gas which has a photon energy smaller than that of the main spectrum line of He plasma radiation is supplied. CONSTITUTION:A gate insulating film 2 made of SiO2 and an Si-base layer 3 made of polycrystalline silicon containing impurities are deposited on a semiconductor substrate 1 successively by a heat oxidation method and a CVD method respectively. Then a resist mask is formed by a negative-type chemical amplifying resist and KrF excimer laser lithography method to obtain a substrate to be etched. The substrate to be etched is placed on the substrate stage of a substrate bias application type ECR plasma etching apparatus. Then a pattern is formed while heat-conducting gas which has a smaller photon energy than that of the main spectrum line of He plasma radiation, for instance heat- conducting Xe gas, is supplied.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプラズマエッチング方法
に関し、さらに詳しくは下地絶縁膜の照射損傷等の少な
いゲート電極等のプラズマエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method, and more particularly to a plasma etching method for a gate electrode or the like in which the underlying insulating film is less likely to be damaged by irradiation.

【0002】[0002]

【従来の技術】LSI等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンのレベルへと微
細化されるに伴い、プラズマエッチング等の微細加工技
術に対する要求は一段と厳しさを増している。中でも、
MISFETのゲート電極のパターニングにおいては、
高異方性、高選択比、高エッチングレート、低汚染そし
て下地絶縁膜に対する低ダメージ等の諸要求を高いレベ
ルで満足させ得るプラズマエッチング方法が要求され
る。
2. Description of the Related Art As semiconductor device design rules such as LSI are miniaturized from a level of half micron to quarter micron, requirements for microfabrication techniques such as plasma etching are becoming more severe. Above all,
In patterning the gate electrode of MISFET,
There is a demand for a plasma etching method capable of satisfying various requirements such as high anisotropy, high selectivity, high etching rate, low pollution, and low damage to the underlying insulating film at a high level.

【0003】サイドエッチングのない高異方性エッチン
グと下地絶縁膜との高選択比を両立するエッチングガス
として、Br系ガスとO2 との混合ガスや、Cl系ガス
とO 2 との混合ガスが有効とされている。これは、Br
ラジカル(Br* )やClラジカル(Cl* )の化学的
活性が、通常用いられるCF4 等F系ガスから生成する
Fラジカル(F* )よりも小さいため、ラジカル反応を
抑制できるためである。O2 の添加は下地酸化膜との選
択比向上の効果の他、エッチングレートの向上効果があ
る。
Highly anisotropic etchant without side etching
Etching gas that achieves a high selectivity between the insulating film and the underlying insulating film
As a Br-based gas and O2Mixed gas with or Cl-based gas
And O 2The mixed gas with is effective. This is Br
Radical (Br*) And Cl radicals (Cl*) Chemical
CF activity is usually usedFourGenerated from equal F-based gas
F radical (F*) Is smaller than
This is because it can be suppressed. O2Is selected as a base oxide film.
In addition to the effect of improving the selection ratio, the effect of improving the etching rate
It

【0004】またエッチングの反応生成物であるSiB
x やSiClx がイオン入射の少ないゲート電極側面
に付着し側壁保護膜を形成するので、ラジカルのアタッ
クや垂直方向以外からの入射イオンからパターン側面を
保護する効果が期待されるためでもある。これらの側壁
保護膜は、チャンバ内のプラズマ雰囲気中であっても部
分的に酸化されるので、O2 ガスの混合比を変えること
により側壁保護作用を調整でき、垂直なパターンの形成
はもとより必要に応じて順テーパをパターンに付与した
り、テーパ角度を制御することも可能である。
SiB which is a reaction product of etching
This is also because r x or SiCl x adheres to the side surface of the gate electrode where a small amount of ions are incident to form a side wall protective film, and therefore the effect of protecting the side surface of the pattern from attack of radicals or incident ions from directions other than the vertical direction is expected. Since these side wall protection films are partially oxidized even in the plasma atmosphere in the chamber, the side wall protection function can be adjusted by changing the mixing ratio of O 2 gas, and it is necessary not only to form a vertical pattern. It is also possible to add a forward taper to the pattern or control the taper angle in accordance with the above.

【0005】しかしながら、エッチング終了後に被エッ
チング基板を大気中に取り出したり、レジストパターン
をアッシングする段階においては、この側壁保護膜が強
固な酸化物系の側壁変質膜に変換され、被エッチング基
板やエッチングチャンバ内部のパーティクル汚染を招い
たり、次工程、例えばLDDサイドウォール形成用の絶
縁膜のステップカバリッジの低下等の問題点がある。
However, when the substrate to be etched is taken out into the atmosphere or the resist pattern is ashed after the etching is completed, this side wall protective film is converted into a strong oxide-based side wall altered film and the substrate to be etched or the etching is performed. There are problems that the particles are contaminated inside the chamber and that the step coverage of the insulating film for forming the LDD sidewall is reduced in the next step.

【0006】そこで、ゲート電極エッチングの終了後次
工程に移る前に、これら側壁保護膜ないしは側壁変質膜
を除去しておく必要がある。このため、希フッ酸やバッ
ファードフッ酸水溶液によるウェット処理が行われる
が、これらのエッチング液は下地のゲート絶縁膜等も同
時にエッチングする。このゲート絶縁膜のエッチングに
ついては、その膜減り量が予測できればエッチング時間
制御等で対処できる。しかしながら、ゲート電極エッチ
ング終了後のゲート絶縁膜のエッチングレートは、未処
理の通常の熱酸化膜等のエッチングレートに比較して異
常に大きく、その制御が困難であることが近年の研究に
より明らかとなった。この問題に関しては、”Etch
Rate Acceleration of SiO
2 during Wet Treatment af
ter Gate Etching”と題してJpn.
J.Appl.Phys.Part 1,32(199
3)6114 に本発明者らが報告した。本リポートの
要旨は、エッチング中のプラズマ照射により、ゲート絶
縁膜表面に結晶のディスオーダリング、Br原子等によ
る汚染そして表面の粗面化等による、複合化したダメー
ジが露出したゲート絶縁膜に誘起され、これらの要因が
重なってウェット処理中に増速エッチングが行われると
いうものである。
Therefore, it is necessary to remove the side wall protective film or the side wall altered film after the gate electrode etching is completed and before proceeding to the next step. Therefore, a wet treatment with dilute hydrofluoric acid or a buffered hydrofluoric acid aqueous solution is performed, but these etching solutions simultaneously etch the underlying gate insulating film and the like. The etching of the gate insulating film can be dealt with by controlling the etching time or the like if the amount of film reduction can be predicted. However, recent research has revealed that the etching rate of the gate insulating film after the end of the gate electrode etching is abnormally large as compared with the etching rate of an unprocessed ordinary thermal oxide film, etc., and its control is difficult. became. Regarding this issue, "Etch
Rate Acceleration of SiO
2 during Wet Treatment af
ter Gate Etching ”by Jpn.
J. Appl. Phys. Part 1, 32 (199
3) 6114 reported by the present inventors. The main point of this report is that plasma irradiation during etching induces compound damage on the exposed gate insulating film due to crystal disordering on the surface of the gate insulating film, contamination by Br atoms, etc. and roughening of the surface. However, these factors overlap and accelerated etching is performed during wet processing.

【0007】この問題を図7および図8を参照してさら
に説明する。まず図7(a)に示すようにSi等の半導
体基板1上にSiO2 等のゲート絶縁膜2と多結晶シリ
コン等よりなるSi系材料層3を順次被着後、レジスト
マスク4を形成する。次にCl系ガスやBr系ガス等に
より高異方性、高エッチングレートのメインエッチング
を施しSi系材料層3のパターニングを行う。次に図7
(b)に示すように下地のゲート絶縁膜2が1部露出
し、かつSi系材料層の残部3aが1部残留した状態で
高選択比のオーバーエッチングに切り替え、Si系材料
層3からなるゲート電極を完成する。この状態が図7
(c)である。レジストマスク4およびSi系材料層3
パターン側面には、レジストの分解生成物やエッチング
の反応生成物からなる側壁保護膜5が形成される。オー
バーエッチングへの切り替えは、図8に示すようにSi
Clx 、SiBrx 等反応生成物のプラズマ中での発光
スペクトルをモニタし、その強度が落ち始める時点に設
定する。この時点においては下地のゲート絶縁膜2の1
部に短時間ではあるがメインエッチング時の強いプラズ
マ照射に曝されダメージ層7が入る。実際のエッチング
プロセスにおいては、発光スペクトル強度信号の時間微
分等の波形処理をして検出感度を上げ、メインエッチン
グ時の下地絶縁膜2のプラズマ照射時間を短縮する方法
がとられるが、本質的な解決策とはならない。
This problem will be further described with reference to FIGS. 7 and 8. First FIGS. 7 (a) after successively depositing a Si-based material layer 3 of polycrystalline silicon or the like as the gate insulating film 2 of SiO 2 or the like is formed on the semiconductor substrate 1 of Si or the like as shown, to form a resist mask 4 . Next, main etching with high anisotropy and high etching rate is performed using Cl-based gas, Br-based gas, or the like to pattern the Si-based material layer 3. Next in FIG.
As shown in (b), the underlying gate insulating film 2 is partially exposed and the remaining portion 3a of the Si-based material layer is partially left, and the overetching with a high selectivity is performed to form the Si-based material layer 3. Complete the gate electrode. This state is shown in Figure 7.
It is (c). Resist mask 4 and Si-based material layer 3
On the side surface of the pattern, a side wall protective film 5 made of a decomposition product of the resist or a reaction product of etching is formed. As shown in FIG. 8, switching to over-etching is performed using Si.
The emission spectrum of the reaction products such as Cl x and SiBr x in plasma is monitored and set at the time when the intensity starts to drop. At this point, 1 of the underlying gate insulating film 2
However, the damaged layer 7 is exposed to strong plasma irradiation during main etching for a short time. In the actual etching process, a method of performing waveform processing such as time differentiation of the emission spectrum intensity signal to increase the detection sensitivity and shortening the plasma irradiation time of the base insulating film 2 during the main etching is taken. Not a solution.

【0008】さらに本発明者の最近の検討によれば、ゲ
ート絶縁膜のダメージはプラズマ発光中の200nm以
下の波長を有する真空紫外光(VUV)によっても誘起
されることが判明した。とりわけゲート絶縁膜として多
用されるSiO2 のバンドギャップエネルギ8.8eV
に相当する140.9nmより短波長側の領域では図5
に示すように吸収係数が桁外れに増大する。すなわち、
140.9nmより大幅に短波長のVUV光照射に直接
曝されるとゲート絶縁膜のダメージは大きくなるのであ
る。図5はH.R.Philip et.al.”Ha
ndbookof Optical Constant
s of Solids(Academic Pres
s,Orlando,1985)Part 2 p.7
49から作成したものである。
Further, according to a recent study by the present inventor, it has been found that the damage to the gate insulating film is also induced by vacuum ultraviolet light (VUV) having a wavelength of 200 nm or less during plasma emission. Especially, the band gap energy of SiO 2 often used as a gate insulating film is 8.8 eV.
In the region on the shorter wavelength side than 140.9 nm corresponding to
The absorption coefficient increases remarkably as shown in. That is,
When directly exposed to VUV light having a wavelength significantly shorter than 140.9 nm, the damage to the gate insulating film increases. FIG. R. Philip et. al. "Ha
ndbook of Optical Constant
s of Solids (Academic Pres
S., Orlando, 1985) Part 2 p. 7
It was created from 49.

【0009】ところで、近年の半導体プロセスにおける
プラズマエッチングでは、エッチング条件の厳密な管理
が必要となっており、被エッチング基板温度の制御もそ
の例外ではない。特に、ラジカル反応を低減するため基
板温度を低温制御する場合には、低温冷却された基板ス
テージ上に被エッチング基板を密着した上で、基板ステ
ージ上面より被エッチング基板裏面に向け、He等の熱
伝導ガスを流して基板ステージと基板との熱的な相互作
用を高めることが通常行われる。熱伝導ガスはエッチン
グチャンバ内に放出される訳であるからここでプラズマ
化される。プラズマ励起されたHeの主な発光スペクト
ルはHeの中性励起種が58nm、54nm、He+
30nm、26nmとミリカン領域の極めて短波長のV
UV光を有し、フォトンのエネルギレベルが大きい。こ
のためゲート絶縁膜のダメージも無視できなくなるので
ある。
By the way, in plasma etching in recent semiconductor processes, strict control of etching conditions is required, and control of the substrate temperature to be etched is no exception. In particular, when controlling the substrate temperature at a low temperature to reduce the radical reaction, the substrate to be etched is brought into close contact with the substrate stage cooled at a low temperature, and then heat such as He is directed from the upper surface of the substrate stage toward the rear surface of the substrate to be etched. It is common practice to flow a conductive gas to enhance the thermal interaction between the substrate stage and the substrate. Since the heat transfer gas is released into the etching chamber, it is turned into plasma here. The main emission spectra of plasma-excited He are 58 nm and 54 nm for He neutrally excited species and 30 nm and 26 nm for He +, which is a very short wavelength V in the millican region.
It has UV light and the photon energy level is high. Therefore, damage to the gate insulating film cannot be ignored.

【0010】近年のサブハーフミクロン級のMISFE
Tにおいては、ゲート絶縁膜の膜厚そのものも10nm
以下が要求され、このような極薄ゲート絶縁膜にダメー
ジが入り増速エッチングが生じると、半導体基板が露出
し不純物拡散層にもダメージや汚染が入る懸念がある。
とくに、ゲート電極側縁の直下にダメージが入ると、L
DDサイドウォール形成後にもゲート耐圧の劣化が問題
となる。また半導体基板が露出しない迄も、ゲート絶縁
膜が2〜3nmの厚さ迄膜減りすると残膜の有無の確認
手段がなく、工程管理上で問題を残す。
Recent sub-half micron MISFE
At T, the thickness of the gate insulating film itself is 10 nm.
If the following are required and such ultra-thin gate insulating film is damaged and accelerated etching occurs, the semiconductor substrate is exposed, and the impurity diffusion layer may be damaged or contaminated.
In particular, if damage occurs immediately below the side edge of the gate electrode, L
Even after the DD sidewall is formed, the deterioration of the gate breakdown voltage becomes a problem. Even if the semiconductor substrate is not exposed, if the gate insulating film is reduced to a thickness of 2 to 3 nm, there is no means for confirming the presence or absence of a residual film, which leaves a problem in process control.

【0011】[0011]

【発明が解決しようとする課題】そこで本発明の課題
は、下地絶縁膜上のSi系材料層をパターニングするプ
ラズマエッチング方法において、プラズマ照射やVUV
光照射に基づく下地絶縁膜のダメージを低減するプラズ
マエッチング方法を提供することである。
Therefore, an object of the present invention is to perform plasma irradiation or VUV in a plasma etching method for patterning a Si-based material layer on a base insulating film.
It is an object of the present invention to provide a plasma etching method that reduces damage to a base insulating film due to light irradiation.

【0012】また本発明の課題は、プラズマエッチング
終了後のウェット処理時の増速エッチングによるゲート
絶縁膜の異常な膜減りや半導体基板のダメージのないプ
ラズマエッチング方法を提供することである。
Another object of the present invention is to provide a plasma etching method which does not cause abnormal reduction of the gate insulating film or damage to the semiconductor substrate due to accelerated etching during wet processing after completion of plasma etching.

【0013】さらにまた本発明の課題は、微細ゲート電
極幅や極薄のゲート絶縁膜を有するMIS型半導体装置
を制御性よく、かつ耐圧劣化なく製造しうるプラズマエ
ッチング方法を提供することである。本発明の上記以外
の課題は本明細書および添付図面の説明により明らかに
される。
Still another object of the present invention is to provide a plasma etching method capable of manufacturing a MIS type semiconductor device having a fine gate electrode width and an extremely thin gate insulating film with good controllability and without deterioration in withstand voltage. Other problems of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本発明のプラズマエッチ
ング方法は、上述の課題を解決するために発案したもの
であり、基板ステージ上面より被エッチング基板裏面に
向け熱伝導ガスを供給しつつ、下地絶縁膜上のSi系材
料層をパターニングするプラズマエッチング方法におい
て、この熱伝導ガスがエッチングチャンバ内に拡散して
生成するプラズマ発光の主スペクトルラインのフォトン
エネルギが、Heのプラズマ発光の主スペクトルライン
のフォトンエネルギより小さな熱伝導ガスを供給しつつ
プラズマエッチングするものである。
The plasma etching method of the present invention was devised in order to solve the above-mentioned problems, and a thermal conductive gas is supplied from the upper surface of the substrate stage toward the rear surface of the substrate to be etched, while In the plasma etching method for patterning the Si-based material layer on the insulating film, the photon energy of the main spectrum line of plasma emission generated by diffusing the heat conductive gas in the etching chamber is the main spectrum line of He plasma emission. Plasma etching is performed while supplying a heat conductive gas smaller than photon energy.

【0015】また本発明のプラズマエッチング方法は、
基板ステージ上面より被エッチング基板裏面に向け熱伝
導ガスを供給しつつ、下地絶縁膜上のSi系材料層をパ
ターニングするプラズマエッチング方法において、この
熱伝導ガスがエッチングチャンバ内に拡散して生成する
プラズマ発光の主スペクトルラインの波長がが、Heの
プラズマ発光の主スペクトルラインの波長より大きな熱
伝導ガスを供給しつつプラズマエッチングするものであ
る。この条件を満たす熱伝導ガスとしては、Xe、K
r、ArおよびNe等の希ガスを例示できる。
Further, the plasma etching method of the present invention is
In the plasma etching method of patterning the Si-based material layer on the underlying insulating film while supplying the heat conductive gas from the upper surface of the substrate stage to the back surface of the substrate to be etched, plasma generated by diffusing the heat conductive gas in the etching chamber The wavelength of the main spectrum line of light emission is larger than the wavelength of the main spectrum line of He plasma light emission, and plasma etching is performed while supplying a heat conductive gas. Xe, K is used as the heat transfer gas that satisfies this condition.
Noble gases such as r, Ar and Ne can be exemplified.

【0016】さらにまた本発明のプラズマエッチング方
法は、上述した熱伝導ガスを用いた上でゲート電極を多
段階エッチングする場合において、低イオンエネルギの
オーバーエッチング工程への切り替えを、下地絶縁膜の
露出前に設定することを特徴とするものである。
Furthermore, in the plasma etching method of the present invention, when the gate electrode is multi-stage etched using the above-mentioned heat conductive gas, switching to the low ion energy over-etching step is performed by exposing the underlying insulating film. It is characterized by setting before.

【0017】[0017]

【作用】本発明のポイントは、熱伝導ガスに常用されて
きたHeを用いず、この代替としてXe、Kr、Ar、
Ne等の希ガスを用いる点にある。これら個々の希ガス
のプラズマ発光のVUV領域における主スペクトルライ
ンを強度順に表1に示す。プラズマ発光は原子状態の中
性励起種によるものと、1価イオンによるものとがある
が、発光強度的には中性励起種に着目すればよい。なお
発光スペクトルラインの数値と強度は、D.R.Lid
e ”CRC Handbook ofChemist
ry and Phisics”71st.Editi
on(CRC Press,Boston,1990−
1991)によった。
The point of the present invention is to use He, which has been commonly used as a heat transfer gas, instead of Xe, Kr, Ar,
The point is that a rare gas such as Ne is used. Table 1 shows the main spectral lines in the VUV region of plasma emission of each of these rare gases in the order of intensity. Plasma light emission is classified into a neutral excited species in an atomic state and a monovalent ion. In terms of emission intensity, the neutral excited species may be focused. The numerical values and intensities of the emission spectrum line are shown in D. R. Lid
e "CRC Handbook of Chemist
ry and Physics "71st. Editi
on (CRC Press, Boston, 1990-
1991).

【0018】[0018]

【表1】 [Table 1]

【0019】また図6はHe、Ar、KrおよびXeの
プラズマ発光のスペクトル線の位置と強度を示す図であ
る。同図はA.R.Striganov and N.
S.Sventitskii ”Tables of
Neutral and ionizrd Atom
s”(IFI/PLENUM,New York,19
68)p.19を参照し作成したものである。
FIG. 6 is a diagram showing the positions and intensities of the spectral lines of plasma emission of He, Ar, Kr and Xe. This figure shows A. R. Striganov and N.M.
S. Sventitskii "Tables of
Neutral and ionization Atom
s "(IFI / PLENUM, New York, 19
68) p. It was created by referring to No. 19.

【0020】表1および図6にみられるとおり、Xe、
Kr、Ar、Neの中性励起種の主発光スペクトルライ
ンは、いずれもHeの主発光スペクトルラインよりも長
波長側にある。従ってXe、Kr、Ar、Neの主発光
スペクトルのフォトンエネルギは、Heの主発光スペク
トルのフォトンエネルギより小さい。すなわち、ゲート
絶縁膜に吸収されるエネルギは小さく、ゲート絶縁膜に
与えるダメージは少ないことが予想される。中でもXe
を熱伝導ガスとして用いる場合は、SiO2 のバンドギ
ャップエネルギ8.8eVに相当する波長140.9n
mに近く、SiO2 への吸収は極めて少なくダメージも
軽微であることが理論的に裏付けされる。
As seen in Table 1 and FIG. 6, Xe,
The main emission spectrum lines of the neutral excited species of Kr, Ar, and Ne are all on the longer wavelength side than the main emission spectrum line of He. Therefore, the photon energy of the main emission spectrum of Xe, Kr, Ar, and Ne is smaller than the photon energy of the main emission spectrum of He. That is, it is expected that the energy absorbed by the gate insulating film is small and the damage given to the gate insulating film is small. Above all, Xe
When used as a heat transfer gas, the wavelength corresponding to the band gap energy of SiO 2 of 8.8 eV is 140.9 n.
It is theoretically supported that the value is close to m and the absorption into SiO 2 is extremely small and the damage is also slight.

【0021】これを確認するため、次の実験をおこなっ
た。すなわちSi基板を同一条件で熱酸化したサンプル
に、Xe、Kr、ArおよびHeのプラズマによるVU
V光を一定条件で照射し、表面ダメージ層の厚さをXP
S(X−ray photo−electron sp
ectroscopy)により分析した。試料にはプラ
ズマが直接接触してプラズマ照射ダメージが入らないよ
うにした。この結果を表2に示す。
In order to confirm this, the following experiment was conducted. That is, a sample obtained by thermally oxidizing a Si substrate under the same conditions is subjected to VU by the plasma of Xe, Kr, Ar and He.
Irradiate V light under a certain condition to reduce the thickness of the surface damage layer to XP.
S (X-ray photo-electron sp
It was analyzed by means of electron microscopy. The plasma was prevented from coming into direct contact with the sample to prevent plasma irradiation damage. The results are shown in Table 2.

【0022】[0022]

【表2】 [Table 2]

【0023】表2から明らかなように、Xe、Kr、A
rのプラズマによるVUV光照射による熱酸化膜のダメ
ージは、そのいずれもHeのプラズマによるVUV光照
射によるダメージよりも少なく、本発明の効果が実験的
にも実証される。
As is clear from Table 2, Xe, Kr, A
The damage of the thermal oxide film due to the VUV light irradiation by the r plasma is less than the damage due to the VUV light irradiation by the He plasma, and the effect of the present invention is experimentally verified.

【0024】[0024]

【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the present invention will be described below with reference to the drawings.

【0025】実施例1 本実施例は熱伝導ガスとしてXeを用い、ゲート酸化膜
上の多結晶シリコンを1段階でエッチングした例であ
り、始めに本実施例で用いるプラズマエッチング装置の
基板ステージ部分を図3を参照して説明する。
Example 1 This example is an example in which Xe is used as a heat conduction gas and polycrystalline silicon on a gate oxide film is etched in one step. First, the substrate stage portion of the plasma etching apparatus used in this example is first described. Will be described with reference to FIG.

【0026】図3は基板バイアス印加型ECRプラズマ
エッチング装置のうち基板ステージ部分の概略断面図で
ある。エタノール等の冷媒を循環供給する冷却配管13
を内蔵する基板ステージ12上に被エッチング基板11
を載置し、メカニカルクランパ14で基板ステージ12
に圧着する。また基板ステージ12には単極式の静電チ
ャック15を装着してあり、静電チャック15によって
も被エッチング基板11をチャッキング可能である。さ
らに基板ステージにはブロッキングコンデンサを介して
基板バイアス電源17を導入するとともに、熱伝導ガス
導入孔16が形成され、基板ステージ12上面より被エ
ッチング基板11裏面に向けXeからなる熱伝導ガスを
供給する。熱伝導ガスは被エッチング基板11周縁部か
らエッチングチャンバ内に流出して拡散し、ここでエッ
チングガスと混合されてECRプラズマ18を形成す
る。なお図4では被エッチング基板11と基板ステージ
12との間に間隙が存在するが、これは説明の都合上で
あり実際には密着に近い状態で接触している。
FIG. 3 is a schematic sectional view of the substrate stage portion of the substrate bias application type ECR plasma etching apparatus. Cooling pipe 13 for circulating and supplying a refrigerant such as ethanol
The substrate to be etched 11 is placed on the substrate stage 12 containing
On the substrate stage 12 with the mechanical clamper 14.
Crimp on. Further, a monopolar electrostatic chuck 15 is attached to the substrate stage 12, and the substrate 11 to be etched can be chucked also by the electrostatic chuck 15. Further, a substrate bias power supply 17 is introduced into the substrate stage via a blocking capacitor, and a heat conducting gas introducing hole 16 is formed so that a heat conducting gas of Xe is supplied from the upper surface of the substrate stage 12 to the rear surface of the substrate 11 to be etched. . The heat conducting gas flows out from the peripheral portion of the substrate 11 to be etched into the etching chamber and diffuses therein, where it is mixed with the etching gas to form the ECR plasma 18. Although there is a gap between the substrate 11 to be etched and the substrate stage 12 in FIG. 4, this is for convenience of description, and in reality, they are in close contact with each other.

【0027】次に図1(a)〜(d)を参照して、本実
施例によるプラズマエッチング方法の説明に移る。Si
等の半導体基板1上に熱酸化によりSiO2 からなるゲ
ート絶縁膜を10nm、CVDにより不純物を含有する
多結晶シリコンからなるSi系材料層3を0.4μmの
厚さに順次堆積する。次にネガ型化学増幅系レジスト
(シプレー社製SAL−601)とKrFエキシマレー
ザリソグラフィにより一例として0.35μm幅のレジ
ストマスク4を形成する。図1(a)に示すここまで形
成したサンプルを被エッチング基板とする。
Next, the plasma etching method according to the present embodiment will be described with reference to FIGS. Si
A gate insulating film made of SiO 2 having a thickness of 10 nm is deposited on the semiconductor substrate 1 by thermal oxidation, and a Si-based material layer 3 made of polycrystalline silicon containing impurities is deposited to a thickness of 0.4 μm by CVD. Next, a negative type chemically amplified resist (SAL-601 manufactured by Shipley) and KrF excimer laser lithography are used to form a resist mask 4 having a width of 0.35 μm as an example. The sample formed up to this point shown in FIG. 1A is used as a substrate to be etched.

【0028】この被エッチング基板を上記した基板バイ
アス印加型ECRプラズマエッチング装置の基板ステー
ジ12上にセットし、一例として下記条件により多結晶
シリコンをパターニングした。熱伝導ガスとしてのXe
の圧力は1kPa(〜8Torr)に維持した。 Cl2 70 sccm HBr 20 sccm O2 10 sccm ガス圧力 1.0 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 40 W(2MHz) 基板温度 0 ℃ 本エッチング過程では、レジストの分解生成物を含む反
応生成物SiClx 、SiBrx が側壁保護膜5を形成
し、また基板温度を0℃に設定しているのでラジカル反
応は抑制され、図1(b)に示すように異方性のよいパ
ターニングが可能である。また少量のO2 の添加により
下地SiO2 との選択比がとれ、ゲート絶縁膜2のプラ
ズマ照射によるダメージは少ない。また熱伝導ガスとし
てXeを用いるので短波長VUV光によるダメージも発
生しない。
This substrate to be etched was set on the substrate stage 12 of the above-mentioned substrate bias application type ECR plasma etching apparatus, and as an example, polycrystalline silicon was patterned under the following conditions. Xe as heat transfer gas
Was maintained at 1 kPa (~ 8 Torr). Cl 2 70 sccm HBr 20 sccm O 2 10 sccm Gas pressure 1.0 Pa Microwave power 850 W (2.45 GHz) RF bias power 40 W (2 MHz) Substrate temperature 0 ° C. In this etching process, decomposition products of the resist are generated. The reaction products containing SiCl x and SiBr x form the side wall protective film 5 and the substrate temperature is set to 0 ° C., so that the radical reaction is suppressed, and as shown in FIG. Patterning is possible. Also, the addition ratio of a small amount of O 2 makes it possible to obtain a selectivity with respect to the underlying SiO 2, and the gate insulating film 2 is less damaged by plasma irradiation. Further, since Xe is used as the heat conduction gas, damage by the short wavelength VUV light does not occur.

【0029】次にレジストマスク5をアッシング除去す
ると側壁保護膜5は酸化されて図1(c)に示すように
側壁変質膜6となり残留する。これを100:1の希フ
ッ酸水溶液で除去し、図1(d)に示すように多結晶シ
リコンからなるSi系材料層3によるゲート電極が完成
する。希フッ酸水溶液によるウェット処理においては、
ゲート絶縁膜が増速エッチングにより異常な膜減りを生
じることはない。
Next, when the resist mask 5 is removed by ashing, the side wall protective film 5 is oxidized and remains as the side wall altered film 6 as shown in FIG. 1 (c). This is removed with a 100: 1 diluted hydrofluoric acid aqueous solution to complete the gate electrode of the Si-based material layer 3 made of polycrystalline silicon as shown in FIG. In wet treatment with dilute hydrofluoric acid solution,
The gate insulating film is not abnormally thinned by the accelerated etching.

【0030】実施例2 本実施例は実施例1と同じ被エッチング基板を熱伝導ガ
スとしてXeを用い、2段階エッチングした例であり、
これを図2(a)〜(c)および図3を参照して説明す
る。
Example 2 This example is an example in which the same substrate to be etched as in Example 1 was etched in two steps using Xe as a heat transfer gas.
This will be described with reference to FIGS. 2 (a) to 2 (c) and FIG.

【0031】図2(a)に示す被エッチング基板は図1
(a)と同じであるので重複する説明を省略する。この
被エッチング基板を実施例1で用いた基板バイアス印加
型ECRプラズマエッチング装置の基板ステージ12に
セットし、一例として下記条件で高エッチングレートの
メインエッチングを施した。熱伝導ガスとしてのXeの
圧力は1000Pa(〜8Torr)に維持した。 Cl2 70 sccm O2 10 sccm ガス圧力 1.0 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 40 W(2MHz) 基板温度 0 ℃ 本エッチング過程では、Cl* によるラジカル反応がC
+ 、O+ のイオン入射にアシストされる形で高速の異
方性エッチングが進行する。多結晶シリコンのパターン
側面にはSiClx がレジストの分解生成物とともに付
着して側壁保護膜5が形成され、異方性の向上に寄与す
る。本メインエッチングは、Si系材料層3の層厚方向
の大部分がエッチングされ、しかも下地のゲート絶縁膜
2が被エッチング基板上のいかなる場所でも露出しない
内に停止し、次のオーバーエッチング条件に切り替え
る。メインエッチング終了時の様子を図2(b)に示
す。
The substrate to be etched shown in FIG. 2A is shown in FIG.
Since it is the same as (a), duplicate description will be omitted. This substrate to be etched was set on the substrate stage 12 of the substrate bias application type ECR plasma etching apparatus used in Example 1, and as an example, main etching with a high etching rate was performed under the following conditions. The pressure of Xe as a heat transfer gas was maintained at 1000 Pa (up to 8 Torr). Cl 2 70 sccm O 2 10 sccm Gas pressure 1.0 Pa Microwave power 850 W (2.45 GHz) RF bias power 40 W (2 MHz) Substrate temperature 0 ° C. In this etching process, the radical reaction by Cl * is C
High-speed anisotropic etching progresses in a form assisted by the incidence of ions of l + and O + . SiCl x adheres to the pattern side surface of the polycrystalline silicon together with the decomposition products of the resist to form the side wall protective film 5, which contributes to the improvement of the anisotropy. In the main etching, most of the Si-based material layer 3 in the layer thickness direction is etched, and further, the underlying gate insulating film 2 is stopped before being exposed at any place on the substrate to be etched, and the main overetching is performed under the following overetching conditions. Switch. The state at the end of the main etching is shown in FIG.

【0032】オーバーエッチングへのステップ切り替え
のタイミングは、例えばエッチング反応生成物であるS
iClx の発光スペクトル391nmをモニタし、メイ
ンエッチング中の発光スペクトル強度が落ち始める手前
に設定する。これは、予め被エッチング基板と同じダミ
ー基板で発光スペクトル強度が落ち始める時間を求めて
おき、その時間の例えば90%の時間設定を行えばよ
い。発光スペクトル強度の時間変化およびステップ切り
替えのタイミングの様子を図3に示す。
The timing of step switching to overetching is, for example, S which is an etching reaction product.
The emission spectrum 391 nm of iCl x is monitored and set before the emission spectrum intensity during the main etching starts to drop. For this, the time when the emission spectrum intensity starts to drop on the same dummy substrate as the substrate to be etched is obtained in advance, and for example, 90% of the time may be set. FIG. 3 shows how the emission spectrum intensity changes with time and the timing of step switching.

【0033】続けて、下記条件により残部の多結晶シリ
コンのオーバーエッチングを行う。熱伝導ガスとしての
Xeの圧力は1000Pa(〜8Torr)一定であ
る。 HBr 120 sccm O2 4 sccm ガス圧力 1.0 Pa マイクロ波パワー 1000 W(2.45GHz) RFバイアスパワー 20 W(2MHz) 基板温度 0 ℃ 本エッチング過程では、多結晶シリコンのパターン側面
にはSiBrx がレジストの分解生成物とともに付着し
て側壁保護膜5が形成され、異方性の向上に寄与する。
また多結晶シリコンはBr* によるラジカル反応がBr
+ 、O+ の極く弱いイオンにアシストされる形でエッチ
ングされる。このため下地ゲート絶縁膜2が露出して
も、ここに高イオンエネルギのプラズマが照射されるこ
とはなく、プラズマ照射ダメージは少ない。また熱伝導
ガスとしてXeを使用しているので短波長VUV光によ
るダメージも入らない。オーバーエッチング終了後の様
子を図2(c)に示す。
Subsequently, the remaining polycrystalline silicon is over-etched under the following conditions. The pressure of Xe as a heat transfer gas is constant at 1000 Pa (up to 8 Torr). HBr 120 sccm O 2 4 sccm Gas pressure 1.0 Pa Microwave power 1000 W (2.45 GHz) RF bias power 20 W (2 MHz) Substrate temperature 0 ° C. In the etching process, SiBr x was formed on the side surface of the polycrystalline silicon pattern. Adheres together with the decomposition products of the resist to form the side wall protective film 5, which contributes to the improvement of anisotropy.
Also, in polycrystalline silicon, the radical reaction due to Br * is Br.
Etching is assisted by very weak ions of + and O + . Therefore, even if the underlying gate insulating film 2 is exposed, it is not irradiated with plasma having high ion energy, and plasma irradiation damage is small. Further, since Xe is used as the heat transfer gas, it is not damaged by the short wavelength VUV light. The state after the completion of overetching is shown in FIG.

【0034】次に実施例1と同様にしてレジストマスク
4をアッシング除去し、側壁変質膜6を希フッ酸水溶液
で除去して多結晶シリコンからなるSi系材料層3によ
るゲート電極を完成する。
Next, as in Example 1, the resist mask 4 is removed by ashing, and the side wall altered film 6 is removed with a dilute hydrofluoric acid aqueous solution to complete the gate electrode of the Si-based material layer 3 made of polycrystalline silicon.

【0035】本実施例によれば、熱伝導ガスにXeを用
いたことに加え、オーバーエッチングへの切り替えのタ
イミングを下地ゲート絶縁膜の露出前に設定しているの
で、ゲート絶縁膜へのダメージ防止効果はより一層徹底
され、ウェット処理時のゲート絶縁膜の増速エッチング
は殆ど観察されない。Si系材料層3の層厚の大部分は
高速のメインエッチングでパターニングするので、プロ
セス全体のスループット向上の効果がある。
According to the present embodiment, in addition to using Xe as the heat conduction gas, the timing of switching to overetching is set before the exposure of the underlying gate insulating film, so that damage to the gate insulating film is caused. The preventive effect is more thorough, and accelerated etching of the gate insulating film during wet processing is hardly observed. Since most of the layer thickness of the Si-based material layer 3 is patterned by high-speed main etching, the throughput of the entire process is improved.

【0036】以上、本発明を2例の実施例により説明し
たが本発明はこれら実施例になんら限定されるものでは
ない。
The present invention has been described above with reference to the two examples, but the present invention is not limited to these examples.

【0037】例えば熱伝導ガスとしてXeを用いたが、
その他Kr、Ar、Ne等の希ガスを用いてもよい。な
お熱伝導ガスの使用は基板冷却のみならず、基板加熱の
場合にも基板ステージと被エッチング基板との熱交換作
用の効率の向上に役立つ。
For example, Xe was used as the heat transfer gas,
Alternatively, a rare gas such as Kr, Ar or Ne may be used. The use of the heat conductive gas is useful not only for cooling the substrate but also for improving the efficiency of the heat exchange action between the substrate stage and the substrate to be etched not only when the substrate is heated.

【0038】エッチングガスとしてCl2 とHBrを用
いたが、CCl4 、SiCl4 、BCl3 、CHC
3 、HCl等他のCl系ガスやBr2 、BBr3 、C
HBr3等他のBr系ガスを用いてもよい。またエッチ
ングレート向上のため、SF6 等F系ガスの使用や添加
も有効である。HI等のI系ガスの使用はゲート絶縁膜
との一層の選択比向上が期待できる。
Although Cl 2 and HBr were used as etching gases, CCl 4 , SiCl 4 , BCl 3 and CHC were used.
Other Cl-based gas such as l 3 and HCl, Br 2 , BBr 3 and C
Other Br-based gas such as HBr 3 may be used. Further, in order to improve the etching rate, it is effective to use or add an F type gas such as SF 6 Use of an I-based gas such as HI can be expected to further improve the selection ratio with respect to the gate insulating film.

【0039】エッチング終了後に側壁変質膜を除去する
ウェット処理に希フッ酸水溶液を用いたが、バッファー
ドフッ酸(BHF)やアンモニア過酸化水素水等を用い
てもよい。
Although a dilute hydrofluoric acid aqueous solution was used for the wet treatment for removing the side wall altered film after the etching, buffered hydrofluoric acid (BHF), ammonia hydrogen peroxide solution or the like may be used.

【0040】レジストマスクの除去にはO2 やO3 によ
るアッシングを行ったが、レジスト剥離液による除去で
あってもよい。
The resist mask was removed by ashing with O 2 or O 3 , but it may be removed with a resist stripping solution.

【0041】Si系材料層として多結晶シリコンを例示
したが、W、Mo等他の高融点金属等のシリサイド、高
融点金属層ポリサイド等の積層構造であってもよい。こ
の場合には、Si系材料層表面にSiON等の反射防止
層を設けることは微細ゲート電極パターニングに有効で
ある。
Polycrystalline silicon has been exemplified as the Si-based material layer, but it may have a laminated structure such as silicide of other refractory metal such as W and Mo, polycide of refractory metal layer or the like. In this case, providing an antireflection layer such as SiON on the surface of the Si-based material layer is effective for fine gate electrode patterning.

【0042】エッチング装置として、基板バイアス印加
型ECRプラズマエッチング装置を用いたが、平行平板
型RIE装置、マグネトロンRIE装置であってもよ
い。ヘリコン波プラズマエッチング装置、TCPエッチ
ング装置、ICPエッチング装置等の高密度プラズマエ
ッチング装置を用いれば、さらなる低ダメージ、高エッ
チングレート、被エッチング基板内の均一性等が期待で
きる。
Although the substrate bias application type ECR plasma etching apparatus is used as the etching apparatus, a parallel plate type RIE apparatus or a magnetron RIE apparatus may be used. If a high-density plasma etching apparatus such as a helicon wave plasma etching apparatus, a TCP etching apparatus, an ICP etching apparatus is used, further low damage, a high etching rate, and uniformity within a substrate to be etched can be expected.

【0043】オーバーエッチング条件への切り替えのプ
ロセスモニタとして発光スペクトルの分光分析を用いた
が、レーザ干渉法や質量分析法等他のモニタ法を適宜使
用してよい。
Although the spectroscopic analysis of the emission spectrum is used as a process monitor for switching to the over-etching conditions, other monitor methods such as laser interferometry and mass spectrometry may be used as appropriate.

【0044】[0044]

【発明の効果】以上の説明から明らかなように、本発明
によれば熱伝導ガスとしてXeを始めとしてKr、A
r、Ne等の希ガスを用いるので、従来のHeを熱伝導
ガスとする場合に比較し、短波長VUV光によるゲート
絶縁膜のダメージは低減される。また、オーバーエッチ
ングへの切り替えのタイミングを下地ゲート絶縁膜が露
出する前に設定するので、ゲート絶縁膜のプラズマ照射
によるダメージの低減効果が得られる。
As is apparent from the above description, according to the present invention, Xe is used as the heat transfer gas, and Kr, A
Since a rare gas such as r or Ne is used, the damage to the gate insulating film due to the short-wavelength VUV light is reduced as compared with the case where the conventional He is used as the heat conductive gas. Further, since the timing of switching to overetching is set before the underlying gate insulating film is exposed, the effect of reducing damage to the gate insulating film due to plasma irradiation can be obtained.

【0045】このため、ゲート電極パターニング終了後
の希フッ酸等によるウェット処理時に発生していたゲー
ト絶縁膜の増速エッチングによる異常な膜減りや、半導
体基板そのもののダメージを回避でき、MIS型半導体
装置を制御性よく製造可能となる。またゲート耐圧向上
の効果も顕著である。
Therefore, it is possible to avoid abnormal film reduction due to accelerated etching of the gate insulating film and damage to the semiconductor substrate itself, which occurred during wet processing with dilute hydrofluoric acid or the like after completion of the gate electrode patterning, and it is possible to avoid the MIS type semiconductor. The device can be manufactured with good controllability. The effect of improving the gate breakdown voltage is also remarkable.

【0046】本発明のプラズマエッチング方法は、特に
サブハーフミクロンクラスの微細なゲート電極のパター
ニングに使用して多大の効果があり、MIS型半導体装
置の高集積化への意義は大きい。
The plasma etching method of the present invention has a great effect particularly when it is used for patterning a fine gate electrode in the sub-half micron class, and has great significance for high integration of MIS type semiconductor devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した実施例1のプラズマエッチン
グ方法をその工程順に説明する概略断面図であり、
(a)半導体基板上にゲート絶縁膜、Si系材料層およ
びレジストマスクを順次形成した状態、(b)はSi系
材料層をパターニングした状態、(c)はレジストマス
クをアッシングし側壁変質膜が残留した状態、(d)は
ウェット処理により側壁変質膜を除去してSi系材料層
からなるゲート電極が完成した状態である。
FIG. 1 is a schematic cross-sectional view illustrating a plasma etching method according to a first embodiment of the present invention in the order of steps thereof,
(A) A state in which a gate insulating film, a Si-based material layer and a resist mask are sequentially formed on a semiconductor substrate, (b) is a state in which the Si-based material layer is patterned, and (c) is a resist mask ashed to form a side wall modified film. The remaining state, (d), is a state in which the side wall altered film is removed by wet processing to complete the gate electrode made of the Si-based material layer.

【図2】本発明を適用した実施例2のプラズマエッチン
グ方法をその工程順に説明する概略断面図であり、
(a)半導体基板上にゲート絶縁膜、Si系材料層およ
びレジストマスクを順次形成した状態、(b)はメイン
エッチングによりSi系材料層の層厚方向の大部分をパ
ターニングした状態、(c)はオーバーエッチングによ
りSi系材料層の層厚方向の残部をパターニングした状
態である。
FIG. 2 is a schematic cross-sectional view illustrating a plasma etching method according to a second embodiment of the present invention in the order of steps thereof,
(A) A state in which a gate insulating film, a Si-based material layer and a resist mask are sequentially formed on a semiconductor substrate, (b) a state in which most of the Si-based material layer in the layer thickness direction is patterned by main etching, (c) Is a state in which the remaining portion of the Si-based material layer in the layer thickness direction is patterned by overetching.

【図3】本発明を適用した実施例2のプラズマエッチン
グ方法における反応生成物のプラズマ発光強度の時間変
化を示す図である。
FIG. 3 is a diagram showing a change over time in plasma emission intensity of a reaction product in the plasma etching method of Example 2 to which the present invention is applied.

【図4】本発明を適用した実施例1および2で用いたプ
ラズマエッチング装置の基板ステージ部分の概略断面図
である。
FIG. 4 is a schematic sectional view of a substrate stage portion of the plasma etching apparatus used in Examples 1 and 2 to which the present invention is applied.

【図5】SiO2 のVUV光領域での光吸収スペクトル
図である。
FIG. 5 is a light absorption spectrum diagram of SiO 2 in a VUV light region.

【図6】He、Ar、KrおよびXeのプラズマ発光の
スペクトル線の位置と強度を示す図である。
FIG. 6 is a diagram showing positions and intensities of spectral lines of plasma emission of He, Ar, Kr, and Xe.

【図7】従来のプラズマエッチング方法をその工程順に
説明する概略断面図であり、(a)半導体基板上にゲー
ト絶縁膜、Si系材料層およびレジストマスクを順次形
成した状態、(b)はメインエッチングが終了した状
態、(c)はオーバーエッチングが終了した状態であ
る。
FIG. 7 is a schematic cross-sectional view illustrating a conventional plasma etching method in the order of steps, (a) a state in which a gate insulating film, a Si-based material layer and a resist mask are sequentially formed on a semiconductor substrate, and (b) is a main state Etching is completed, and (c) is overetching.

【図8】従来のプラズマエッチング方法における反応生
成物のプラズマ発光強度の時間変化を示す図である。
FIG. 8 is a diagram showing a time change of plasma emission intensity of a reaction product in a conventional plasma etching method.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 ゲート絶縁膜 3 Si系材料層 3a Si系材料層の残部 4 側壁保護膜 5 側壁変質膜 6 側壁保護膜 7 ダメージ層 11 被エッチング基板 12 基板ステージ 13 冷却配管 14 メカニカルクランパ 15 静電チャック 16 熱伝導ガス導入孔 17 基板バイアス電源 18 ECRプラズマ 1 Semiconductor Substrate 2 Gate Insulating Film 3 Si-based Material Layer 3a Remaining Si-based Material Layer 4 Sidewall Protection Film 5 Sidewall Altered Film 6 Sidewall Protection Film 7 Damaged Layer 11 Etched Substrate 12 Substrate Stage 13 Cooling Pipe 14 Mechanical Clamper 15 Electrostatic Chuck 16 Heat conduction gas introduction hole 17 Substrate bias power supply 18 ECR plasma

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板ステージ上面より被エッチング基板
裏面に向け熱伝導ガスを供給しつつ、下地絶縁膜上のS
i系材料層をパターニングするプラズマエッチング方法
において、 該熱伝導ガスがエッチングチャンバ内に拡散して生成す
るプラズマ発光の主スペクトルラインのフォトンエネル
ギが、Heのプラズマ発光の主スペクトルラインのフォ
トンエネルギより小さな熱伝導ガスを供給しつつパター
ニングすることを特徴とする、プラズマエッチング方
法。
1. A thermal conductive gas is supplied from the upper surface of the substrate stage toward the rear surface of the substrate to be etched, and S on the base insulating film is supplied.
In the plasma etching method for patterning an i-based material layer, the photon energy of the main spectrum line of plasma emission generated by diffusing the heat conduction gas in the etching chamber is smaller than the photon energy of the main spectrum line of He plasma emission. A plasma etching method comprising patterning while supplying a heat conduction gas.
【請求項2】 基板ステージ上面より被エッチング基板
裏面に向け熱伝導ガスを供給しつつ、下地絶縁膜上のS
i系材料層をパターニングするプラズマエッチング方法
において、 該熱伝導ガスがエッチングチャンバ内に拡散して生成す
るプラズマ発光の主スペクトルラインの波長が、Heの
プラズマ発光の主スペクトルラインの波長より大きな熱
伝導ガスを供給しつつパターニングすることを特徴とす
る、プラズマエッチング方法。
2. The S on the base insulating film is supplied from the upper surface of the substrate stage toward the rear surface of the substrate to be etched while supplying a heat transfer gas.
In a plasma etching method for patterning an i-based material layer, the wavelength of a main spectrum line of plasma emission generated by diffusing the heat conductive gas in an etching chamber is larger than that of a main spectrum line of He plasma emission. A plasma etching method comprising patterning while supplying a gas.
【請求項3】 熱伝導ガスは、Xe、Kr、Arおよび
Neからなる群より選ばれる少なくとも1種であること
を特徴とする、請求項1および2記載のプラズマエッチ
ング方法。
3. The plasma etching method according to claim 1, wherein the heat conduction gas is at least one selected from the group consisting of Xe, Kr, Ar and Ne.
【請求項4】 低イオンエネルギのオーバーエッチング
工程を含む多段階エッチングによりパターニングするプ
ラズマエッチング方法であって、該オーバーエッチング
工程への切り替えを、下地絶縁膜の露出前に設定するこ
とを特徴とする、請求項1および2記載のプラズマエッ
チング方法。
4. A plasma etching method for patterning by multi-step etching including a low ion energy over-etching step, wherein switching to the over-etching step is set before exposure of a base insulating film. 3. The plasma etching method according to claim 1 or 2.
【請求項5】 下地絶縁膜は、MISFETのゲート絶
縁膜であることを特徴とする、請求項1、2および4記
載のプラズマエッチング方法。
5. The plasma etching method according to claim 1, wherein the base insulating film is a gate insulating film of a MISFET.
【請求項6】 Si系材料層は、多結晶シリコン、高融
点金属シリサイドおよび高融点金属ポリサイドからなる
群から選ばれる少なくとも1種であることを特徴とす
る、請求項1、2および4記載のプラズマエッチング方
法。
6. The Si-based material layer is at least one selected from the group consisting of polycrystalline silicon, refractory metal silicide, and refractory metal polycide, and is characterized in that: Plasma etching method.
JP6426494A 1994-04-01 1994-04-01 Plasma etching method Pending JPH07273071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6426494A JPH07273071A (en) 1994-04-01 1994-04-01 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6426494A JPH07273071A (en) 1994-04-01 1994-04-01 Plasma etching method

Publications (1)

Publication Number Publication Date
JPH07273071A true JPH07273071A (en) 1995-10-20

Family

ID=13253176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6426494A Pending JPH07273071A (en) 1994-04-01 1994-04-01 Plasma etching method

Country Status (1)

Country Link
JP (1) JPH07273071A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050611A (en) * 1999-07-23 2002-02-15 Applied Materials Inc Method for supplying pulsed plasma in portion of semiconductor wafer process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050611A (en) * 1999-07-23 2002-02-15 Applied Materials Inc Method for supplying pulsed plasma in portion of semiconductor wafer process

Similar Documents

Publication Publication Date Title
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5378311A (en) Method of producing semiconductor device
KR100230908B1 (en) Semiconductor device making method
US7887711B2 (en) Method for etching chemically inert metal oxides
US5419805A (en) Selective etching of refractory metal nitrides
US6187688B1 (en) Pattern formation method
JPH08306672A (en) Method of forming perpendicular sidewall
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
JP3360404B2 (en) Plasma etching method
JPH09223686A (en) Dry etching method of high-melting point metal film
US20070269975A1 (en) System and method for removal of photoresist and stop layer following contact dielectric etch
JP3279016B2 (en) Dry etching method
JPH07273071A (en) Plasma etching method
JP3297963B2 (en) Plasma etching method
KR0176714B1 (en) Dry etching method
JP3351003B2 (en) Method for manufacturing semiconductor device
JP3445584B2 (en) Anti-reflection coating etching method
JP2000012521A (en) Plasma ashing method
JP2821613B2 (en) Method for manufacturing semiconductor device
JP3104298B2 (en) Dry etching method
JP2000164732A (en) Semiconductor device and manufacture thereof
JP2003188151A (en) Method for manufacturing semiconductor integrated circuit
JP3219501B2 (en) Method for manufacturing thin film transistor
JP3344027B2 (en) Dry etching method
JPH0637063A (en) Manufacture of semiconductor device