KR0176714B1 - Dry etching method - Google Patents

Dry etching method Download PDF

Info

Publication number
KR0176714B1
KR0176714B1 KR1019910000925A KR910000925A KR0176714B1 KR 0176714 B1 KR0176714 B1 KR 0176714B1 KR 1019910000925 A KR1019910000925 A KR 1019910000925A KR 910000925 A KR910000925 A KR 910000925A KR 0176714 B1 KR0176714 B1 KR 0176714B1
Authority
KR
South Korea
Prior art keywords
etching
hbr
gas
melting point
layer
Prior art date
Application number
KR1019910000925A
Other languages
Korean (ko)
Inventor
데쓰야 다쓰미
신고 가도무라
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Priority to PCT/KR1992/000004 priority Critical patent/WO1992012810A1/en
Application granted granted Critical
Publication of KR0176714B1 publication Critical patent/KR0176714B1/en

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본원 발명은 고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막을 플론가스를 사용하지 않고 고이방성, 저오염성, 고선택성, 고속성으로 에칭할 수 있는 방법에 대한 것이다.The present invention relates to a method capable of etching a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer with high anisotropy, low pollution, high selectivity, and high speed without using a flan gas.

본원 발명의 방법에 의하면, 불소계 가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용하여 폴리사이드막을 에칭함으로써 주로 레지스트재료와 Br과의 반응생성물에 의해 측벽을 보호하면서 이방성 공정을 실현할 수 있다.According to the method of the present invention, an anisotropic process can be realized while protecting the sidewall mainly by the reaction product of the resist material and Br by etching the polyside film using an etching gas formed by adding at least HBr to the fluorine-based gas.

불소계가스 또는 HBr을 단독으로 사용하여 웨이퍼표면에서의 균일공정에 대한 오버에칭을 행함으로써 고속성 및 개선된 기판선택성을 실현할 수 있다.By using fluorine-based gas or HBr alone to overetch the uniform process on the wafer surface, high speed and improved substrate selectivity can be realized.

오버에칭공정은 반응생성물을 산화시켜 측벽보호 효과를 증강시키고 이방성을 향상시키도록 산소플라즈마처리로 진행된다.The over etching process proceeds with oxygen plasma treatment to oxidize the reaction product to enhance the sidewall protection effect and to improve the anisotropy.

끝으로, 에칭중 발광스펙트럼 강도의 변화를 모니터하여 고융점 금속실리사이드층의 에칭종료점을 결정함으로써 에칭조건의 정확한 세팅을 가능하게 한다.Finally, the change in the emission spectrum intensity during the etching is monitored to determine the etch termination point of the high melting point metal silicide layer to enable accurate setting of the etching conditions.

Description

드라이에칭방법Dry etching method

제1a도 및 제1b도는 본원 발명의 일실시예에 의한 드라이에칭방법을 공정순으로 나타낸 단면도로서,1a and 1b is a cross-sectional view showing the dry etching method according to an embodiment of the present invention in the order of processes,

제1a도는 포토레지스트패턴형성 공정도.1A is a process chart for forming a photoresist pattern.

제1b도는 폴리사이드막의 에칭공정도.1B is an etching process diagram of a polyside film.

제2도는 텅스텐 실리사이드층의 에칭이 폴리사이드막의 에칭과정에서 종료되는 경우의 시점에서 기판의 상태를 나타낸 단면도.2 is a cross-sectional view showing the state of the substrate at the time when the etching of the tungsten silicide layer is finished in the etching process of the polyside film.

제3도는 본원 발명에 의한 고융점 금속실리사이드층에 대한 에칭 종료점의 위치예로서 텅스텐실리사이드층과 다결정실리콘층이 SF6/HBr계에 의해 에칭되는 경우의 발광스펙트럼도.Fig. 3 is a light emission spectrum diagram when the tungsten silicide layer and the polycrystalline silicon layer are etched by SF 6 / HBr system as an example of the position of the etching end point with respect to the high melting point metal silicide layer according to the present invention.

제4도는 제3도에 도시된 발광스펙트럼에서의 스펙트럼차를 나타낸 도면.FIG. 4 is a diagram showing a spectral difference in the emission spectrum shown in FIG.

제5도는 제3도에 도시된 발광스펙트럼중 519㎚에서의 발광강도의 일시적인 변화를 나타낸 도면.5 is a diagram showing a temporary change in the emission intensity at 519 nm in the emission spectrum shown in FIG.

제6a도 및 제6b도는 폴리사이드막의 드라이에칭 과정에서 에칭잔여물의 발생상태를 나타낸 단면도로서,6A and 6B are cross-sectional views illustrating a state in which etching residues are generated during dry etching of a polyside film.

제6a도는 에칭개시전 기판의 상태를 나타낸 단면도.6A is a cross-sectional view showing a state of a substrate before etching starts.

제6b도는 에칭 후 기판의 상태를 나타낸 단면도.6B is a cross-sectional view showing a state of the substrate after etching.

제7도는 폴리사이드막에 대한 종래의 드라이에칭공정에 있어서 DOPOS패턴에서 언더컷이 발생된 상태를 나타낸 단면도.7 is a cross-sectional view showing a state in which an undercut is generated in a DOPOS pattern in a conventional dry etching process for a polyside film.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체기판 2 : 게이트산화막1 semiconductor substrate 2 gate oxide film

3 : 다결정실리콘(DOPOS)층 4 : 텅스텐실리사이드층3: polycrystalline silicon (DOPOS) layer 4: tungsten silicide layer

5 : 폴리사이드막 6 : 포토레지스트층5: polyside film 6: photoresist layer

본원 발명은 드라이에칭방법에 관한 것으로, 특히 예를들면 게이트전극 등에 사용되는 폴리사이드막을 플론계가스를 사용하지 않고 고이방성 및 고기판선택성으로 에칭하기 위한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method, and more particularly, to a method for etching a polyside film used for a gate electrode or the like with high anisotropy and high plate selectivity without using a plonium gas.

LSI의 게이트배선재료로서는 종래 다결정실리콘이 널리 사용되어 왔으나, 디바이스의 고속화에의 요구가 높아짐에 따라서, 다결정실리콘보다 약 한자리 낮은 저항치가 얻어지는 고융점 금속실리사이드가 사용되도록 되어 왔다. 고융점 금속실리사이드를 사용해서 게이트 배선층을 구성할 경우, 게이트절연막상에 고융점 금속실리사이드층을 직접 피착 형성하는 것이 아니고, 불순물을 도입한 다결정실리콘(DOPOS)층을 통해서 이것을 적층한 이른바 폴리사이드막을 채용하는 것이 주류로 되어 있다. 이것은 디바이스특성이나 신뢰성에 가장 영향을 미치기 쉬운 게이트절연막과의 계면에 종래의 프로세스에 있어서 실적이 있는 다결정실리콘층을 배설하고, 그 위의 고융점 금속실리사이드층에서 저저항화를 도모하기 위한 것이다.Conventionally, polysilicon has been widely used as the gate wiring material of LSI. However, as the demand for higher speed of devices increases, high melting point metal silicide having a resistance lower than about one order of polysilicon has been used. When the gate wiring layer is formed by using a high melting point metal silicide, the so-called polyside film is formed by laminating a high melting point metal silicide layer on the gate insulating film through a polycrystalline silicon (DOPOS) layer into which impurities are introduced. Adoption is mainstream. This is to dispose a polysilicon layer that has been successful in the conventional process at the interface with the gate insulating film most likely to affect device characteristics and reliability, and to reduce the resistance in the high melting point metal silicide layer thereon.

그러나, 이러한 폴리사이드막은 서로 다른 2종류의 재료에 대해 함께 이방성을 실현해야 하므로, 드라이에칭기술에 새로운 문제점을 가져 왔다. 즉, 폴리사이드막의 에칭에 있어서는 생성되는 할로겐화합물의 증기압의 차에 기인해서 상층의 고융점 금속실리사이드층보다 하층의 DOPDS층이 보다 빠르게 에칭되거나 또는 DOPOS층과 고융점 금속실리사이드층의 계면에 반응층이 형성되는 등의 이유로, 패턴에 언더컷이나 잘룩해지는 등의 변형이 생기기 쉽다.However, such polyside film has to realize anisotropy with respect to two different kinds of materials, thus bringing new problems to the dry etching technique. That is, in the etching of the polyside film, the lower DOPDS layer is etched faster than the upper high melting point metal silicide layer due to the difference in vapor pressure of the generated halogen compound or the reaction layer at the interface between the DOPOS layer and the high melting point metal silicide layer. For this reason, deformation, such as undercut or cut, tends to occur in the pattern.

예컨대, 제6a도에 도시한 바와 같이 DOPOS층(12)과 고융점 금속실리사이드층(14)으로 이루어진 폴리사이드막(15)이 예컨대 산화실리콘의 절연막(12)을 매개로 실리콘기판(11)상에 퇴적되는 경우 폴리사이드막(15)이 마스크로서 레지스트패턴(16)으로 에칭되면 제7도에 예로서 도시된 바와 같이 이상형상이 자주 유발된다. 즉, 레지시트패턴(16) 아래에 이방성 형상으로 형성된 고융점 금속실리사이드패턴(14a)의 아래에 언더컷(17)이 생기게 되므로, 생성된 DOPOS패턴(13d)은 원하는 패턴폭보다 좁은 폭으로 된다.For example, as illustrated in FIG. 6A, the polyside film 15 including the DOPOS layer 12 and the high melting point metal silicide layer 14 is formed on the silicon substrate 11 through, for example, the insulating film 12 of silicon oxide. When the polyside film 15 is etched with the resist pattern 16 as a mask when deposited on the substrate, an abnormal shape is frequently caused as shown by way of example in FIG. That is, since the undercut 17 is formed below the high melting point metal silicide pattern 14a formed in the anisotropic shape under the resist pattern 16, the generated DOPOS pattern 13d becomes narrower than the desired pattern width.

이들 형상의 이상은 소스-드레인영역을 형성하기 위한 이온주입시에 불순물이 도입되지 않는 오프셋영역을 발생시키거나, LDD구조를 실현하기 위한 측벽형성시의 치수정밀도를 저하시키는 등의 원인이 되며, 특히 서브미크론 디바이스에서는 허용되지 않는 것이다.The abnormalities of these shapes cause an offset region in which impurities are not introduced during ion implantation for forming the source-drain region, or a decrease in dimensional accuracy in forming sidewalls for realizing the LDD structure. In particular, it is not allowed in submicron devices.

이방성 에칭을 실현하기 위해서는, ①이온에너지를 높이는 것, ②에칭가스계에 퇴적성가스를 첨가해서 측벽보호를 행하는 것, ③피에칭물과 에칭가스와의 반응생성물에 의해 측벽보호를 행하는 것 등이 고려되지만, 각각 해결해야 할 과제도 많다. 즉, ①에 대하여는 레지스트의 후퇴나 대미지의 증가, ②에 대하여는 파티클오염의 발생, ③에 대하여는 측벽보호효과가 피에칭면적에 의존해서 변화되므로 균일한 패턴을 얻을 수 없는 등의 문제가 있으며, 이러한 것이 모두 해결되지 않으면 실용적인 이방성 에칭을 할 수 없다.To realize anisotropic etching, (1) increase ion energy, (2) add deposition gas to the etching gas system to perform sidewall protection, (3) perform sidewall protection by reaction products of the etching target and etching gas, and the like. This is considered, but there are many challenges to be solved, respectively. That is, there is a problem that the retreat of the resist or increase of damage to ①, the generation of particle contamination to ②, and the sidewall protection effect to ③ are changed depending on the etching area, so that a uniform pattern cannot be obtained. If all of these are not solved, practical anisotropic etching cannot be performed.

종래, 폴리사이드막의 에칭가스로서 가장 널리 사용되고 있는 것은 예를들면 세미콘덕터 월드 (프레스져널사 발간) 1989년 10월호 126∼130 페이지에도 보고되어 있는 바와 같이, 플론 113(C2Cl3F3)으로 대표되는 플론계가스를 주체로 하는 것이다. 이 가스는 분자중에 불소원자와 염소원자를 갖기위해 라디칼모드 및 이온모드의 쌍방에 의해 효과적으로 에칭반응을 진행시키고, 또한 탄소계 폴리머의 퇴적에 의해 측벽보호를 행하면서 고이방성에칭을 가능하게 하는 것이다.Conventionally, the most widely used etching gas for polyside films is, for example, Flon 113 (C 2 Cl 3 F 3 ) as reported in Semiconductor World (published by Press Journal), pages 126 to 130, October 1989. It is mainly composed of plonic gas represented by. In order to have a fluorine atom and a chlorine atom in a molecule | numerator, this gas advances an etching reaction effectively by both a radical mode and an ionic mode, and also enables highly anisotropic etching while performing sidewall protection by depositing a carbon-type polymer. .

그러나, 플론계가스는 잘 아는 바와 같이 지구의 오존층 파괴의 원인이된다는 것이 지적되고 있으며, 앞으로는 사용이 곤란해질 것이 예상된다. 따라서, 드라이에칭의 분야에서도 플론계가스의 대체품을 발견하고, 그 효과적인 이용방법을 확립하는 것이 급선무이다.However, it is pointed out that plonic gas causes the destruction of the earth's ozone layer, and it is expected to be difficult to use in the future. Therefore, in the field of dry etching, it is urgent to find a substitute for the plonite gas and to establish an effective use method thereof.

또한, 폴리사이드막 에칭분야에서 에칭베이스에 대해 높은 선택성을 확립하는 것이 중요하다.It is also important to establish high selectivity for the etch base in the polyside film etching field.

예를들면, 게이트배선의 형성에 폴리사이드막을 채용하기 위해서는 에칭베이스가 종종 게이트절연막을 제공하기 위한 산화실리콘층으로 되는데, 이 산화실리콘층은 에칭종료물로서 작용하게 된다. 최근 게이트절연막의 막두께는 감소되고 있는 바, 후술하는 이유에 따라 에칭잔여물을 제거하기 위해 에칭처리시에 오버에칭이 행해지므로, 양호한 에칭베이스선택성을 제시하는 공정이 필요하게 된다.For example, in order to employ a polyside film in the formation of the gate wiring, the etching base often becomes a silicon oxide layer for providing a gate insulating film, which acts as an etching finish. In recent years, since the thickness of the gate insulating film has been reduced, overetching is performed during the etching process to remove the etching residues for the reasons described below, so that a process of presenting good etching base selectivity is required.

오버에칭을 행하는 이유는 제6a도 및 제6b도를 참조하여 다음에 설명한다. 예를 들면, 제6a도에 도시된 기판을 에칭하는 경우 폴리사이드막(15)의 대부분이 에칭되어 고융점 금속실리사이드패턴(14a)과 DOPOS패턴(13a)이 형성되었을 때 에칭잔여물(13b), (13c)이 생성될 수 있는데, 이러한 에칭잔여물은 에칭조건의 변동 또는 피에칭물의 평면 불균일성에 따라 그 생성 정도가 다르다. 도시되지는 않았지만 폴리사이드막이 한 단계 또는 다수의 단계로 형성되는 경우, 에칭잔여물은 그 단계 또는 다수의 단계로 형성되는 경향이 있다. 이 에칭잔여물은 오버에칭에 의해 제거되어야 하지만, 에칭베이스인 절연막(12) 두께가 상당히 얇기 때문에 고선택성이 요구된다.The reason for overetching is explained next with reference to FIGS. 6A and 6B. For example, when etching the substrate shown in FIG. 6A, most of the polyside film 15 is etched to form the etching residue 13b when the high melting point metal silicide pattern 14a and the DOPOS pattern 13a are formed. (13c) may be produced, and the extent of such etching residues varies depending on the variation of etching conditions or the planar nonuniformity of the etching target. Although not shown, when the polyside film is formed in one step or multiple steps, the etching residue tends to be formed in that step or multiple steps. This etching residue should be removed by over etching, but high selectivity is required because the thickness of the insulating film 12 which is the etching base is considerably thin.

이상과 같은 디바이스의 미세화 요구 및 플론가스의 대체품의 발견, 에칭베이스 선택성의 향상의 관점에서, 근년에 HBr이 에칭가스로서 주목되고 있다. 예를 들면, 다이제스트 오브 페이퍼즈, 1989, 세컨드 마이크로 프로세서 콘퍼런스(Digest of papers, 1989, 2nd Microprocess Conference) 제190페이지에는 n+형 DOPOS층에 대해 HBr을 사용한 반응성 이온에칭을 행하고, 양호한 이방성 형상을 달성한 예가 보고되어 있다. Br은 원자반경이 크고 용이하게 피에칭물이 결정격자내 또는 결정입계내에 침입하지 않으므로, 자발적인 에칭 반응을 일으키는 것은 곤란하지만, 이온충격을 수반한 경우에 에칭반응을 일으킬 수 있으며, 이방성의 달성에는 유리한 에칭종류을 제공할 수 있다. 따라서, Br계의 에칭종을 사용하고, 또한 바이어스파워를 적절하게 설정해서 에칭베이스인 게이트산화막과의 고선택비를 확보함으로써, 양호한 이방성 에칭을 행하려는 시도가 다양하게 행해지고 있다.In view of the demand for miniaturization of the above devices, the discovery of replacement products for the flan gas, and the improvement of the etching base selectivity, HBr has recently been attracting attention as an etching gas. For example, Digest of Papers, 1989, Digest of papers, 1989, 2nd Microprocess Conference, page 190, performs reactive ion etching using HBr on n + type DOPOS layers to achieve good anisotropic shapes. An example is reported. Br has a large atomic radius and does not easily penetrate the etched material into the crystal lattice or the grain boundary. Therefore, it is difficult to cause spontaneous etching reaction, but it can cause the etching reaction in the case of ionic shock and achieve anisotropy. An advantageous etching type can be provided. Therefore, various attempts have been made to perform good anisotropic etching by using Br-based etching species and by setting the bias power appropriately to secure a high selectivity with the gate oxide film serving as the etching base.

그러나, 상기 HBr에 의한 드라이에칭은 DOPOS층의 이방성 에칭에 관하여는 어느 정도의 성과를 높이기는 하였으나, 실리사이드막의 에칭에 적용하려면, 다음과 같은 문제점이 생기는 것이 명백해졌다. 즉, 고융점 금속실리사이드층이 에칭시에 스퍼터링 제거된 고융점 금속의 브롬화물이 에칭실내를 오염하는 것과, 원래 반응성이 낮은 Br계 라디칼을 에칭종으로 하기 때문에 종래의 플론계가스를 사용하는 에칭에 비해 에칭속도가 대폭적으로 저하되어 버리는 것 등이다.However, although the dry etching by the HBr has some improvement in the anisotropic etching of the DOPOS layer, it has become apparent that the following problems arise when applied to the etching of the silicide film. That is, since the high melting point metal silicide layer is sputtered and removed, the bromide of the high melting point metal contaminates the inside of the etching chamber, and since the Br species radicals, which are inherently less reactive, are used as the etching species, etching using conventional plonium gas is performed. Compared to this, the etching rate is drastically lowered.

따라서, 본원 발명의 주목적은 플론계가스를 사용하지 않고, 폴리사이드막의 에칭을 고속성, 고선택성, 고이방성, 저오염성을 가지고 실현하며, 고융점 금속실리사이드층과 다결정실리콘층과의 계면을 결정할 수 있도록 하는 에칭방법을 제공하는 것이다.Accordingly, the main object of the present invention is to realize the etching of the polyside film with high speed, high selectivity, high anisotropy, and low pollution without using a plonic gas, and determine the interface between the high melting point metal silicide layer and the polycrystalline silicon layer. It is to provide an etching method that allows.

본원 발명은 상기 목적을 달성하기 위하여 제안된 것이다.The present invention has been proposed to achieve the above object.

즉, 본원 발명의 제1의 특징에 관한 드라이에칭방법은 고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막의 드라이에칭방법에 있어서, 상기 폴리사이드막을 불소계가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용하여 에칭하는 것을 특징으로 하는 것이다.That is, the dry etching method according to the first aspect of the present invention is a dry etching method of a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer, wherein the polyside film is an etching gas formed by adding at least HBr to a fluorine-based gas. It is characterized by etching using.

그리고, 본원 발명의 제2의 특징에 관한 드라이에칭방법은 제1의 특징에서와 같이 에칭하는 제1의 공정과, HBr을 사용하여 오버에칭하는 제2의 공정으로 이루어진 것을 특징으로 하는 것이다.The dry etching method according to the second aspect of the present invention is characterized by comprising a first process of etching as in the first aspect, and a second process of overetching using HBr.

본원 발명의 제3의 특징에 관한 드라이에칭방법은 상기한 제2의 특징의 제2공정중 HBr 대신 불소계가스를 사용하는 것을 특징으로 하는 것이다.The dry etching method according to the third aspect of the present invention is characterized in that a fluorine-based gas is used instead of HBr during the second process of the second aspect.

본원 발명의 제4의 특징에 관한 드라이에칭방법은 상기한 제1의 특징과 같은 제1의 공정과, 산소플라즈마처리를 하는 제2의 공정과, 오버에칭하는 제3의 공정으로 이루어진 것을 특징으로 하는 것이다.The dry etching method according to the fourth aspect of the present invention comprises the first step as described above, the second step of performing oxygen plasma treatment, and the third step of overetching. It is.

본원 발명의 제5의 특징에 관한 드라이에칭방법은 발광스펙트럼강도 변화를 모니터함으로써 고융점 금속실리사이드층의 에칭종료점을 결정하는 것을 특징으로 하는 제1의 특징에서와 같은 폴리사이드막의 드라이에칭방법을 제공하는 것이다.The dry etching method according to the fifth aspect of the present invention provides a dry etching method of a polyside film as in the first aspect, wherein the end point of etching of the high melting point metal silicide layer is determined by monitoring the change in emission spectrum intensity. It is.

본원 발명의 제1의 특징에 있어서, 불소계가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용한다. 이러한 가스계에 의하면 방전에 의해 발생되는 불소라디칼에 의해 유효속도로 에칭을 행할 수 있는 한편, 주로 레지스트재료층과 Br과의 반응생성물에 의한 측벽보호효과로부터 고이방성의 실현을 기대할 수 있다.In the first aspect of the present invention, an etching gas obtained by adding at least HBr to a fluorine-based gas is used. According to such a gas system, etching can be performed at an effective rate by fluorine radicals generated by discharge, and high anisotropy can be expected from the sidewall protection effect mainly caused by the reaction product between the resist material layer and Br.

제2의 특징에 있어서, 상기한 가스계에 의한 폴리사이드막의 에칭종료 후, HBr을 단독으로 사용하여 오버에칭이 행해진다. 이에따라 게이트산화막에 대한 고선택성이 유지되고, 전체적인 공정의 에칭속도를 저하시킴없이 모든 웨이퍼 표면에서 폴리사이드막과 다결정실리콘층을 모두 완전히 제거할 수 있다.In the second aspect, after the completion of etching of the polyside film by the gas system, overetching is performed using HBr alone. Accordingly, high selectivity to the gate oxide film is maintained, and both the polyside film and the polysilicon layer can be completely removed from all wafer surfaces without lowering the etching speed of the overall process.

제3의 특징에 있어서는, 제2의 특징과 달리 불소계가스의 사용에 의해 오버에칭이 행해진다. 이에 따라 오버에칭속도가 충분히 상승된다.In the third feature, unlike the second feature, overetching is performed by using a fluorine-based gas. As a result, the overetching speed is sufficiently increased.

제4의 특징에 있어서는, 오버에칭이 기판의 산소플라즈마처리에 의해 행해지는데, 이 처리에 의해 미리 형성된 측벽보호막층의 반응성 성분이 즉시 산화되어 이방성 형상의 개선 뿐만 아니라 측벽보호효과의 증대가 가능하게 된다.In the fourth aspect, overetching is performed by an oxygen plasma treatment of the substrate, whereby the reactive component of the sidewall protective film layer formed in advance is oxidized immediately so that not only the anisotropic shape can be improved but also the sidewall protection effect can be increased. do.

제5의 특징에 있어서, 폴리사이드막의 에칭시 고융점 금속실리사이드층과 다결정실리콘간의 계면은 에칭종의 소비의 감소에 기인되는 것으로 생각되는 계면 주변에서 발광스펙트럼 강도의 감소를 검출함으로써 결정된다. 이는 에칭조건을 보다 철저히 제어하는 것을 가능하게 한다.In the fifth aspect, the interface between the high melting point metal silicide layer and the polycrystalline silicon in etching the polyside film is determined by detecting a decrease in the emission spectrum intensity around the interface which is believed to be due to the reduction in the consumption of etching species. This makes it possible to more thoroughly control the etching conditions.

본원 발명의 드라이에칭방법에 의하면, 고융점 금속실리사이드층고 다결정실리콘층이 적층되어 이루어진 폴리사이드막을 에칭할 때에 불소계가스와 HBr 각각의 장점을 살린 에칭반응을 진행시킬 수 있다.According to the dry etching method of the present invention, when etching a polyside film formed by stacking a high melting point metal silicide layer and a polycrystalline silicon layer, an etching reaction utilizing the advantages of fluorine-based gas and HBr can be advanced.

가령 상기 불소계가스를 단독으로 사용했다고 하면, 다결정실리콘층의 단면이 노출된 시점에서 이 다결정실리콘층과 불소계 라디칼의 반응생성물이 그 높은 증기압으로 인해 신속하게 제거되므로, 이 층의 에칭속도가 고융점금속실리사이드층의 에칭속도보다 상대적으로 빨라지고, 많은 경우는 이 다결정실리콘층에 언더컷을 일으킨다.For example, if the fluorine-based gas is used alone, since the reaction product of the polysilicon layer and the fluorine radical is rapidly removed at the time when the cross section of the polysilicon layer is exposed, the etching rate of this layer is high melting point. It is relatively faster than the etching rate of the metal silicide layer, and in many cases, an undercut is caused to the polysilicon layer.

또한, HBr을 단독으로 사용하였다고 하면, 생성하는 Br계 라디칼이 고융점 금속실리사이드층 또는 다결정실리콘층의 어느 것과도 자발적으로는 반응하기 어려운 화학종인 것 외에, 레지스트재료와 Br과의 반응생성물 등이 퇴적하기 때문에, 에칭속도가 대폭적으로 저하된다. 또한, 고융점 금속실리사이드층의 에칭시에 고융점 금속의 브롬화물이 생성되어 파티클오염의 원인이 되기도 하며, 실용적인 프프로세스는 되지 못한다.In addition, when HBr is used alone, the Br-based radical generated is a chemical species that is difficult to spontaneously react with any of the high melting point metal silicide layer or the polycrystalline silicon layer, and the reaction product between the resist material and Br Because of the deposition, the etching rate is drastically lowered. In addition, when the high melting point metal silicide layer is etched, bromide of the high melting point metal is generated, which causes particle contamination, and does not provide a practical process.

그러나, 본원 발명의 제1의 특징과 같이, 최소한 이들 불소계 가스와 HBr을 적절한 비율로 혼합한 에칭가스에 의하면, 상기한 결점이 상호 보완적으로 커버된다.즉, 먼저 반응성이 높은 불소계가스에 의해 실용레벨의 에칭속도가 확보된다. 또한, 질량이 큰 Br이 효과적으로 레지스트재료를 스퍼터해서 반응을 형성하여, 이것이 SiBrx등과 함께 폴리사이드패턴의 측벽부에 퇴적하는 결과, 다결정실리콘층에 있어서의 언더컷의 발생이 방지된다. 또한, HBr에 포함되는 H가 레지스트재료의 분해에 기여하거나, 계내의 과잉 불소계 라디칼을 포착하여 불소산의 형태로 제거하는 효과도 있다. 또한, 이 에칭계내에서는 퇴적성 가스가 사용되고 있지 않으므로, 기상(氣相)중에서 파티클이 발생해서 에칭실내가 오명될 우려도 없다. 따라서, 본원 발명의 제1의 특징에 의하면, 이방성에칭이 고속으로 그리고 깨끗한 조건하에서 실현된다.However, as with the first aspect of the present invention, with the etching gas in which at least these fluorine-based gases and HBr are mixed in an appropriate ratio, the aforementioned drawbacks are complementarily covered. That is, firstly by the highly reactive fluorine-based gas Etching speed of practical level is secured. Further, Br having a large mass effectively sputters the resist material to form a reaction, and as a result of this deposition on the sidewall portion of the polyside pattern together with SiBr x , the occurrence of undercut in the polysilicon layer is prevented. In addition, H contained in HBr contributes to decomposition of the resist material, or has an effect of capturing excess fluorine radicals in the system and removing them in the form of fluoric acid. In addition, since no deposition gas is used in the etching system, there is no fear that particles are generated in the gas phase and the inside of the etching chamber may be stigmatized. Thus, according to the first aspect of the present invention, anisotropic etching is realized at high speed and under clean conditions.

그리고, 본원 발명의 제2의 특징에서는 상기와 같은 과정을 제1의 에칭공정으로서 폴리사이드막의 에칭을 대략 종료한 후, 제2의 에칭공정으로서 HBr 단독에 의해 오버에칭함으로써 바탕이 되는 게이트 산화막과의 고선택비를 유지한 채 폴리사이드막의 제거를 완전히 종료시킬 수 있다. 대부분의 에칭은 제1의 에칭공정에 있어서 이미 종료되어 있으므로, 전체적인 에칭속도를 크게 저하시키는 일은 없다. 또한, HBr이 단독으로 사용됨으로써, 일반적으로 산화실리콘 등으로 구성된 게이트절연막에 대한 선택성도 향상된다. 그 이유는 Si-O Si-Br로 되는 원자간 결합에너지의 상대적인 크기로부터 예측되는 바와 같이, 이온스퍼터효과를 무시한다면 산화실리콘은 이론상 실질적으로 HBr에 의해 에칭되지 않기 때문이다. 그리고, 제2의 에칭공정이 실시되는 단계에서는 고융점 금속실리사이드층은 존재하지 않으므로, HBr이 단독으로 사용되었더라도 고융점금속인 브롬화물에 의한 파티클오염을 초래할 우려도 없다.In the second aspect of the present invention, the above-described process is substantially finished by etching the polyside film as the first etching step and then overetched by HBr alone as the second etching step. The polyside film can be completely removed while maintaining the high selectivity. Since most of the etching has already been completed in the first etching step, the overall etching rate is not significantly reduced. In addition, since HBr is used alone, selectivity with respect to the gate insulating film generally made of silicon oxide or the like is also improved. The reason is that silicon oxide is not substantially etched by HBr in theory, ignoring the ion sputtering effect, as predicted from the relative magnitude of the interatomic bonding energy of Si-O Si-Br. In addition, since the high melting point metal silicide layer does not exist at the stage where the second etching process is performed, even if HBr is used alone, there is no fear of causing particle contamination by the high melting point bromide.

본원 발명의 제3의 특징에서는 실질적으로 불소계 가스만을 사용하여 오버에칭을 행하여, 에칭베이스의 선택비를 크게 낮추지 않고 고속으로 폴리사이드막을 제거한다. 본원 발명의 제3의 특징에 있어서, Si-F Si-Br로 되는 원자간 결합에너지의 상대적인 크기로부터 예측되는 바와 같이, 제3의 특징에 있어서의 산화실리콘에 대한 선택비는 제2의 특징의 선택비보다 다소 열등하다. 그러나, 그 에칭 속도는 빠르며, 그 이유는 주로 불소라디칼에 의해 오버에칭을 행하기 때문이다. 선행 에칭공정을 통해 패턴측벽에 측벽보호막이 이미 형성되었기 때문에 이방성형상이 자연적으로 유지된다.In the third aspect of the present invention, overetching is carried out using substantially only a fluorine-based gas to remove the polyside film at high speed without significantly lowering the selectivity of the etching base. In the third aspect of the present invention, as predicted from the relative magnitude of the interatomic bonding energy of Si-F Si-Br, the selectivity to silicon oxide in the third aspect is determined by the second characteristic. Somewhat inferior to selection. However, the etching speed is high, because the over etching is mainly performed by fluorine radicals. The anisotropic shape is naturally maintained because the sidewall protective film is already formed on the pattern side wall through the prior etching process.

본원 발명의 제4의 특징에서는 오버에칭 전에 산소플라즈마처리를 행하고, 이 공정에 의해 에칭반응생성물로서 패턴의 측벽에 부착된 활성 SiBrx가 용이하게 산화되어 만족할만한 이방성처리를 할 수 있는 측벽보호효과가 있다.According to a fourth aspect of the present invention, an oxygen plasma treatment is performed before overetching, and by this step, active SiBr x attached to the sidewall of the pattern as an etching reaction product is easily oxidized, thereby providing a satisfactory anisotropy treatment. There is.

본원 발명의 제5의 특징에서는 불소계 가스와 HBr을 함유하는 에칭가스를 사용하여, 폴리사이드막을 드라이에칭하는 중에 발광스펙트럼의 강도가 감소한다는 사실에 주목하여, 발광스펙트럼의 이와같은 강도변화가 고융점 금속실리사이드층과 다결정실리콘층간의 계면을 결정하는데 이용된다. 일반적으로 전형적인 고융점 금속인 텅스텐의 할로겐화물의 발광강도는 극히 낮지만, 고융점 금속실리사이드층으로부터의 반응생성물에 대한 특정한 발광에 따라 이 층의 에칭종료점을 결정한다는 것은 극히 어렵다. 그러나, 본원의 제5의 특징에 있어서 에칭종 소모량의 변화에 기인하는 것으로 생각되는 특정 파장범위에서의 발광강도의 감소를 모니터하여 계면을 결정하는 것이 가능하게 되었다. 이 방법으로 에칭조건을 더욱 철저하게 조정하는 것이 가능하게 되었다. 예를들면, 다결정실리콘층은 고융점 금속실리사이드층보다 불소라디칼에 대해 더 높은 반응성을 나타내기 때문에 상기한 계면에 위치시킨 후 에칭가스중 HBr의 함량을 증가시켜 더욱 효과적인 이방성공정을 실현할 수 있다. 한편, 이용되는 막형성장치의 타입에 따라, 고융점 금속실리사이드층은 조성에 있어서 빈번히 미세한 변동이 생기기 때문에 불소계가스 대 HBr혼합비를 최적화 할 필요가 있다. 그러나, 다결정실리콘층을 에칭하기 위해 최적의 혼합비가 반드시 필요한 것은 아니기 때문에 에칭가스의 조성을 변화시키는 시간을 세트하기 위한 수단으로서 상기 계면을 이용하면 편리하다.In the fifth aspect of the present invention, attention is paid to the fact that the intensity of the emission spectrum decreases during dry etching of the polyside film by using an etching gas containing fluorine-based gas and HBr. It is used to determine the interface between the metal silicide layer and the polycrystalline silicon layer. In general, the emission intensity of a halide of tungsten, which is a typical high melting point metal, is extremely low, but it is extremely difficult to determine the etch termination point of this layer depending on the specific emission of the reaction product from the high melting point metal silicide layer. However, in the fifth aspect of the present application, the interface can be determined by monitoring the decrease in the emission intensity in a specific wavelength range which is thought to be due to the change in the amount of etching species consumption. In this way, the etching conditions can be more thoroughly adjusted. For example, since the polycrystalline silicon layer has a higher reactivity to fluorine radicals than the high melting point metal silicide layer, the polycrystalline silicon layer may be positioned at the above-described interface, thereby increasing the HBr content in the etching gas, thereby realizing a more effective anisotropic process. On the other hand, depending on the type of film forming apparatus used, since the high melting point metal silicide layer frequently undergoes minute variations in composition, it is necessary to optimize the fluorine-based gas to HBr mixing ratio. However, since the optimal mixing ratio is not necessarily required for etching the polysilicon layer, it is convenient to use the interface as a means for setting the time for changing the composition of the etching gas.

다음에, 본원 발명의 적합한 실시예에 대하여 도면을 참조하면서 설명한다. 그러나, 본원 발명의 범위는 이 실시예에 한정되는 것은 아니다.Next, a preferred embodiment of the present invention will be described with reference to the drawings. However, the scope of the present invention is not limited to this embodiment.

[실시예 1]Example 1

이 실시예 1은 본원 발명의 제1의 특징을 게이트전극이 되는 폴리사이드막의 에칭에 적용한 예이다. 이 에칭공정을 제1a도 및 제1b도를 참조하면서 설명한다.This Embodiment 1 is an example in which the first feature of the present invention is applied to etching a polyside film serving as a gate electrode. This etching step will be described with reference to FIGS. 1A and 1B.

먼저, 제1a도에 도시한 바와 같이, 단결정실리콘 등으로 이루어진 반도체기판(1)상에 예를들면 산화실리콘으로 이루어진 게이트산화막(2), 폴리사이드막(5)의 하층에 상당하는 DOPOS층(3), 폴리사이드막(5)의 상층에 상당하는 텅스텐실리사이드층(4)을 순차 적층한 후, 상기 텅스텐실리사이드층의 표면에 상기 폴리사이드막(5)의 에칭용 마스크로서 포토레지스트층(6)을 선택적으로 형성하였다.First, as shown in FIG. 1A, a DOPOS layer corresponding to a lower layer of, for example, a gate oxide film 2 made of silicon oxide and a polyside film 5 is formed on a semiconductor substrate 1 made of single crystal silicon or the like. 3) After sequentially stacking the tungsten silicide layer 4 corresponding to the upper layer of the polyside film 5, the photoresist layer 6 is used as a mask for etching the polyside film 5 on the surface of the tungsten silicide layer. ) Was selectively formed.

다음에, 상기 제1a도에 도시한 기체(基體)를 형행 평판형 RIE(반응성이온에칭)장치내에 세트하고, SF6유량(유량) 20SCCM, HBr유량 10SCCM, 가스압 1.0Pa(=7.5m Torr), RF전력 300W의 조건으로 에칭하였다. 이 조건에 의해, 라디칼반응을 주체로 하는 에칭반응이 신속하게 진행되고, 제1b도에 도시한 바와 같이 최소한 폴리사이드막(5)의 측벽부에 있어서 약간의 측벽보호막(도시되지 않음)의 형성을 수반하면서, 패턴폭 0.35㎛의 게이트전극이 양호한 이방성형상을 가지고 형성되었다. 이 조건에 의하면 이온입사에너지는 250V 정도로 비교적 낮기 때문에, 대미지의 발생은 억제된다. 여기서, 상기 측벽보호막은 포토레지스트층(6)이 Br에 의해 스퍼터되어 생성한 탄소계 폴리머를 주체로 하여, 이에 SiBrx등이 혼재하는 것이라고 생각된다. 상기 에칭가스는 퇴적성가스를 함유하지 않기 때문에 기상(氣相)층에 있어서 거의 파티클을 생성하지 않고, 또한 고융점 금속브롬화물에 의한 오염도 발생시키지 않으므로 매우 깨끗한 프로세스를 진행시킬 수 있었다.Next, the gas shown in FIG. 1A is set in a traveling flat plate type RIE (reactive ion etching) apparatus, and the SF 6 flow rate (flow rate) 20SCCM, the HBr flow rate 10SCCM, and the gas pressure 1.0 Pa (= 7.5m Torr) And etching under the condition of RF power 300W. Under these conditions, an etching reaction mainly comprising a radical reaction proceeds rapidly, and as shown in FIG. 1B, at least a sidewall protective film (not shown) is formed in the sidewall portion of the polyside film 5. Accompanying with this, a gate electrode having a pattern width of 0.35 탆 was formed with good anisotropy. According to this condition, since the ion incident energy is relatively low at about 250V, the occurrence of damage is suppressed. Here, the sidewall protective film is mainly composed of a carbon-based polymer produced by sputtering the photoresist layer 6 by Br, and it is considered that SiBrx and the like are mixed therein. Since the etching gas does not contain the deposition gas, very little particles are generated in the gas phase layer and contamination by the high melting point metal bromide does not occur, so that a very clean process can be performed.

또한, 상기 예에서는 불소계가스로서 SF6을 사용하였으나, 그 외에도 NF3, ClF3, F2, HF등을 사용할 수 있다. 이들 불소계 가스에 대한 HBr의 혼합비는 1∼50몰% 정도로 하는 것이 바람직하다. 상기 범위보다 적은 경우에는 측벽보호효과가 부족하고, 상기 범위보다 많은 경우에는 에칭속도가 저하될 우려가 있다.In the above example, SF 6 is used as the fluorine-based gas, but in addition, NF 3 , ClF 3 , F 2 , HF, and the like may be used. The mixing ratio of HBr to these fluorine-based gases is preferably about 1 to 50 mol%. If less than the above range, the sidewall protection effect is insufficient, and if more than the above range, the etching rate may be lowered.

그리고, 상기 에칭가스에는 N2나 O2를 적당히 첨가하여, 이들 가스와 Si와의 반응생성물을 측벽보호막의 구성성분에 가하여 측벽보호효과를 증강해도된다. 또한, 스퍼터효과, 희석효과 및 냉각효과를 기대하는 의미로 아르곤, 헬륨 등의 희(稀)가스를 적당히 혼합해도 된다.In addition, N 2 or O 2 may be appropriately added to the etching gas, and reaction products of these gases and Si may be added to the components of the side wall protective film to enhance the side wall protection effect. Moreover, you may mix suitably rare gases, such as argon and helium, in anticipation of a sputter effect, a dilution effect, and a cooling effect.

또한, 상기 예에서는 폴리사이드막(5)의 상층을 구성하는 고융점 금속실리사이드로서 텅스텐실리사이드를 사용하였으나, 고융점 금속실리사이드의 종류는 이것에 한정된 것은 아니고, 몰리브덴, 티타늄, 탄탈륨 등의 다른 고융점 금속을 함유한 것이라도 된다.Incidentally, in the above example, tungsten silicide was used as the high melting point metal silicide constituting the upper layer of the polyside film 5, but the type of the high melting point metal silicide is not limited thereto, and other high melting points such as molybdenum, titanium, and tantalum are used. It may contain a metal.

[실시예 2]Example 2

이 실시예 2는 본원 발명의 제2의 특징에 따라서, 상기 실시예 1에서 행한 에칭에 이어서, HBr에 의한 오버에칭을 행한 예이다.According to a second aspect of the present invention, the second embodiment is an example in which overetching with HBr is performed following the etching performed in the first embodiment.

즉, 실시예 1에서의 조건에 따라 제1의 에칭공정으로서 제1b도에 도시한 에칭공정의 종료상태로 폴리사이드막(5)을 에칭하고, SF6의 공급을 정지한 후, HBr유량을 30SCCM으로 하여 제2의 에칭(오버에칭)공정을 실시하였다. 제2의 에칭공정에서는 제1의 에칭공정보다 게이트산화막(2)에 대한 선택성이 한층 높아져 있기 때문에, 밑바탕에 대미지를 주는 일없이 잔존하는 DOPOS층만이 효과적으로 제거되었다. 따라서, 웨이퍼내의 전체에 걸쳐서 균일한 에칭이 달성된다. 또한, 제2의 에칭공정에 의해 파티클오염이 발생하는 일은 없었다. 그리고, 상기 제2의 에칭은 단시간으로 종료되고, 토탈에칭시간을 연장하지도 않았다.That is, according to the conditions in Example 1, as the first etching step, the polyside film 5 is etched in the finished state of the etching step shown in FIG. 1b, the supply of SF 6 is stopped, and then the HBr flow rate is reduced. A 2nd etching (over etching) process was performed at 30SCCM. In the second etching step, the selectivity to the gate oxide film 2 is further higher than that of the first etching step, so that only the remaining DOPOS layer is effectively removed without damaging the underlying. Thus, uniform etching is achieved throughout the wafer. In addition, particle contamination did not occur in the second etching step. The second etching was completed in a short time, and the total etching time was not extended.

[실시예 3]Example 3

이 실시예 3은 본원 발명의 제3의 특징에 따라서 SF6/HBr계에 의한 에칭에 대해 연속적으로 SF6에 의한 오버에칭을 행한 예이다.The third embodiment is an example in which over etching by SF 6 is continuously performed on etching by SF 6 / HBr system according to the third aspect of the present invention.

에칭되는 기판은 제1a도에 도시한 것과 같다. 이 기판을 자장을 가지는 마이크로파 플라즈마 에칭장치내에 세트하고, SF6유량 20SCCM, HBr유량 30SCCM, 가스압 0.67Pa(=5mTorr), 마이크로파전력 850W 및 RF바이어스전력 100W(13.56㎒)의 조건으로 하여 폴리사이드막(5)을 그 막두께와 대략 같은 깊이로 에칭하였다. 이 조건하에서 DOPOS층의 에칭속도는 7700Å/min이었다.The substrate to be etched is as shown in FIG. 1A. The substrate was placed in a microwave plasma etching apparatus having a magnetic field and subjected to polyside film under the conditions of SF 6 flow rate 20SCCM, HBr flow rate 30SCCM, gas pressure 0.67Pa (= 5mTorr), microwave power 850W and RF bias power 100W (13.56MHz). (5) was etched to the same depth as the film thickness. Under this condition, the etching rate of the DOPOS layer was 7700 dl / min.

다음에, HBr의 공급을 종료하고, SF6유량을 50SCCM으로 조정하여 오버에칭을 행하였다. 그 결과, 상기 에칭속도의 약 2배인 15200Å/min의 속도로 에칭을 진행하여, 오버에칭시간을 단축하고, 개선된 결과를 얻었다.Next, the supply of HBr was terminated and the over-etching was performed by adjusting the SF 6 flow rate to 50 SCCM. As a result, etching was performed at a rate of 15200 kW / min, which was about twice the etching rate, thereby reducing the overetching time and obtaining improved results.

SF6을 단독으로 사용하면, 에칭베이스 선택비가 낮아질 우려가 있지만, 이 문제는 오버에칭을 행하는 동안 RF바이어스전력의 영향을 종료시키거나 감소시킴으로써 해결할 수 있다. 그 이유는 RF바이어스 전력, 즉 이온입사에너지가 낮아질때, 산화실리콘의 에칭속도가 낮아지는 반면, DOPOS 등의 실리콘재의 에칭속도는 그다지 변하지 않기 때문이다. 불소라디칼에 의해 실리콘재를 에칭할 수도 있으며, 이때는 이온어시스트에 의한 산화실리콘의 에칭만큼 RF바이어스전력에 의존하지 않는다. 이에 의해 게이트산화막(2)의 에칭을 저감하면서 오버에칭을 행하는 것이 가능하게 된다. 처음부터 SF6단독으로 에칭을 행하면 언더컷이 발생되고, 한편 HBr/SF6혼합계를 기대로 오버에칭에도 이용하면 에칭속도가 상승하지 않아, 실용적이 못된다.If SF 6 is used alone, the etching base selectivity may be lowered, but this problem can be solved by terminating or reducing the influence of RF bias power during overetching. The reason is that when the RF bias power, i.e., the ion incidence energy is lowered, the etching rate of silicon oxide is lowered, while the etching rate of silicon materials such as DOPOS does not change very much. The silicon material may be etched by fluorine radicals, and at this time, the silicon bias is not as dependent on the RF bias power as the etching of the silicon oxide by ion assist. This makes it possible to overetch while reducing the etching of the gate oxide film 2. If etching is performed by SF 6 alone from the beginning, undercut is generated. On the other hand, if the HBr / SF 6 mixed system is used for overetching as an expectation, the etching rate does not increase, which is not practical.

[실시예 4]Example 4

이 실시예 4는 본원 발명의 제4의 특징에 따라서 폴리사이드막(5)의 에칭과 오버에칭 사이에 산화플라즈마처리가 삽입된 예이다.This embodiment 4 is an example in which an oxide plasma treatment is inserted between etching and over etching of the polyside film 5 according to the fourth aspect of the present invention.

먼저, 제1의 공정으로서, 실시예 3에 설명한 선행 에칭공정이 종료될때까지 SF6/HBr 에칭가스계에 의해 이방성에칭을 행하였다. 이때까지의 에칭은 실시예 3과 같은 조건을 이용해도 좋다.First, as the first step, anisotropic etching was performed by the SF 6 / HBr etching gas system until the preceding etching step described in Example 3 was completed. The etching up to this time may use the same conditions as in Example 3.

다음에, 제2의 공정으로서 산소가스유량 50SCCM, 마이크로파전력 850W, RF바이어스전력 0W의 조건으로 산소플라즈마처리에 의해 5초동안 마이크로파방전을 행하였다. 이에 의해 측벽에 얇은 산화막이 형성되었다. 측벽을 산화함으로써 측벽보호를 행한다는 것은 알려져 있지만, 본 실시예 3의 공정에 있어서 에칭된 패턴의 측벽에 부착된 반응생성물 SiBrx이 매우 불안정하기 때문에, 화학적으로 활성으로 되어 있어 용이하게 산화되고, 따라서 효율적으로 측벽보호를 행할 수 있다고 생각된다.Next, microwave discharge was performed for 5 seconds by oxygen plasma treatment under the conditions of an oxygen gas flow rate of 50 SCCM, a microwave power of 850 W, and an RF bias power of 0 W. As a result, a thin oxide film was formed on the sidewalls. It is known to perform sidewall protection by oxidizing the sidewall, but in the process of Example 3, since the reaction product SiBrx attached to the sidewall of the etched pattern is very unstable, it is chemically active and easily oxidized, thus It is thought that side wall protection can be performed efficiently.

다음에, 제3의 공정에 있어서, HBr을 사용하여 오버에칭을 행하였다. 오버에칭조건은 HBr가스유량 50SCCM, 마이크로파전력 510W, RF바이어스전력 0W로 하였다. 여기서, 제1b도에 도시한 바와 같이 만족할만한 이방성 형상의 폴리사이드막(5)의 패턴이 형성되었다.Next, in the third step, overetching was performed using HBr. The over-etching conditions were HBr gas flow rate 50SCCM, microwave power 510W, and RF bias power 0W. Here, as shown in FIG. 1B, a satisfactory anisotropic pattern of polyside film 5 was formed.

한편, 오버에칭은 HBr 대신 SF6을 사용해도 좋다.On the other hand, SF 6 may be used instead of HBr for overetching.

[실시예 5]Example 5

이 실시예 5는 본원 발명의 제5의 특징에 따라서 에칭중 발광스펙트럼의 강도의 변화를 모니터하는 예이다.This example 5 is an example of monitoring the change in intensity of the emission spectrum during etching in accordance with the fifth aspect of the present invention.

이 실시예에 있어서는 주로 최소한 불소라디칼을 용이하게 발생할 수 있는 가스에 HBr을 첨가하여 이루어지는 혼합에칭가스를 사용하여 450㎚과 650㎚사이에 나타나는 발광스펙트럼강도의 변화에 따라서, 텅스텐실리사이드층(4)의 에칭의 종료점을 결정하도록 구성했다.In this embodiment, the tungsten silicide layer 4 is produced in accordance with the change in the emission spectrum intensity that appears between 450 nm and 650 nm using a mixed etching gas mainly comprising at least HBr added to a gas that can easily generate fluorine radicals. It was configured to determine the end point of the etching of.

먼저, 제1a도에 도시한 기판은 실시예 3에 도시한 에칭의 전반(前半)과 같은 조건으로 애칭하였다.First, the substrate shown in FIG. 1A was etched under the same conditions as the first half of the etching shown in Example 3. FIG.

제3도는 텅스텐실리사이드층(4)과 DOPOS층(3)의 각 에칭의 경우에 있어서의 발광스펙트럼을 도시한다. 이 도면에 있어서, 세로축과 가로축은 각각 임의의 단위의 발강강도와 ㎚단위의 파장을 나타내고, 스펙트럼I과 스펙트럼 II는 각각 텅스텐실리사이드층(4)과 DOPOS층(3)의 에칭시의 발광스펙트럼을 나타낸다.3 shows light emission spectra in the case of etching of the tungsten silicide layer 4 and the DOPOS layer 3. In this figure, the vertical axis and the horizontal axis respectively show the intensities of intensities in arbitrary units and the wavelength in nm, and the spectra I and the spectra II respectively show emission spectra during the etching of the tungsten silicide layer 4 and the DOPOS layer 3. Indicates.

제4도는 스펙트럼차, 즉 텅스텐실리사이드층(4)의 에칭시의 발광스펙트럼I과 DOPOS층(3)의 에칭시의 발광스펙트럼II 간의 차를 도시한다. 이 도면에 있어서, 중심선 위쪽은 텅스텐실리사이드층(4)의 에칭중 발광강도가 상승한 영역이고, 중심선 아래쪽은 DOPOS층(3)의 에칭중 발광강도가 상승한 영역이다.4 shows the spectral difference, that is, the difference between the emission spectrum I at the time of etching the tungsten silicide layer 4 and the emission spectrum II at the time of etching the DOPOS layer 3. In the figure, the upper portion of the center line is the region where the luminescence intensity is increased during the etching of the tungsten silicide layer 4, and the lower portion is the region where the luminescence intensity during the etching of the DOPOS layer 3 is increased.

이 도면으로부터 이해할 수 있는 바와 같이, 450㎚ 내지 650㎚의 넓은 파장범위에 대해서 대체로 텅스텐실리사이드층(4)의 에칭층보다 DOPOS층(3)의 에칭중에 발광강도가 낮아진다.As can be understood from this figure, the emission intensity during the etching of the DOPOS layer 3 is generally lower than that of the tungsten silicide layer 4 over a wide wavelength range of 450 nm to 650 nm.

발광물질의 화학종은 상세하게 알려져 있지 않으나, 보다 빠른 에칭속도로 진행되는 폴리실리콘층의 에칭중 발광강도가 낮기 때문에, 상기한 파장에서의 발광은 에칭반응생성물에 기인하는 것이 아니고, 에칭중에 기인하는 것이며, 상기한 발광강도의 하강은 증가된 에칭종 소모량에 기인한다는 것을 추론할 수 있다.The chemical species of the luminescent material is not known in detail, but since the luminescence intensity during the etching of the polysilicon layer progressing at a faster etching rate is low, the emission at the above wavelength is not due to the etching reaction product, but due to the etching. It can be inferred that the decrease in the emission intensity is due to the increased consumption of etching species.

일실시예에 의하면, 519㎚의 파장에서의 발광강도의 일시적 변화가 제5도에 확대 도시되어 있다. 여기서, 세로축과 가로축은 각각 임의 단위의 감도(感度)와 에칭시간을 나타낸다. 텅스텐실리사이드층(4)의 에칭은 에칭개시 후 대략 30초 후에 종료된다. 이 시점에서 기판의 상태는 제2도의 예에 도시된 것과 같다. 각각 최적의 에칭조건의 조정으로 텅스텐실리사이드층(4)과 DOPOS층(3)의 에칭을 행하려할때, 이와 같은 계면결정은 이러한 층을 에칭하기 위한 최적의 에칭 조건을 조정하는데 효과적이다.According to one embodiment, the temporal change in the emission intensity at the wavelength of 519 nm is shown enlarged in FIG. Here, the vertical axis and the horizontal axis represent the sensitivity and the etching time in arbitrary units, respectively. The etching of the tungsten silicide layer 4 ends approximately 30 seconds after the start of etching. At this point the state of the substrate is as shown in the example of FIG. When attempting to etch the tungsten silicide layer 4 and the DOPOS layer 3 by adjusting the optimum etching conditions, respectively, such an interfacial crystal is effective in adjusting the optimum etching conditions for etching such a layer.

또, 종료점결정에 사용되는 발광라인이 제5도에서는 519㎚로 설정되어 있지만, 발광강도의 차를 확인할 수 있는 다른 파장, 즉 505㎚ 또는 539㎚ 등이 이용될 수도 있다.In addition, although the light emitting line used for end point determination is set to 519 nm in FIG. 5, other wavelengths, 505 nm or 539 nm or the like, which can confirm the difference in the light emission intensity may be used.

Claims (5)

고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막의 드라이에칭방법에 있어서, 상기 폴리사이드막을 불소계 가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용하여 에칭하는 것을 특징으로 하는 드라이에칭방법.A dry etching method of a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer, wherein the polyside film is etched using an etching gas formed by adding at least HBr to a fluorine-based gas. 고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막의 드라이에칭방법에 있어서, 상기 폴리사이드막을 불소계 가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용하여 에칭하는 제1의 공정과, HBr을 사용하여 오버에칭하는 제2의 공정으로 이루어진 것을 특징으로 하는 드라이에칭방법.A dry etching method of a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer, comprising: a first process of etching the polyside film using an etching gas formed by adding at least HBr to a fluorine-based gas, and using HBr A dry etching method comprising the second step of over etching. 고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막의 드라이에칭방법에 있어서, 상기 폴리사이드막을 불소계 가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용하여 에칭하는 제1의 공정과, 불소계 가스를 사용하여 오버에칭하는 제2의 공정으로 이루어진 것을 특징으로 하는 드라이에칭방법.A dry etching method of a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer, the first step of etching the polyside film using an etching gas formed by adding at least HBr to a fluorine-based gas, and using a fluorine-based gas. Dry etching method comprising a second step of over-etching. 고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막의 드라이에칭방법에 있어서, 상기 폴리사이드막을 불소계 가스에 최소한 HBr을 첨가하여 이루어진 에칭가스를 사용하여 에칭하는 제1의 공정과, 산소플라즈마 처리를 하는 제2의 공정과, 오버에칭하는 제3의 공정으로 이루어진 것을 특징으로 하는 드라이에칭방법.A dry etching method of a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer, the first step of etching the polyside film using an etching gas formed by adding at least HBr to a fluorine-based gas, and oxygen plasma treatment. And a second step of overetching and a third step of overetching. 고융점 금속실리사이드층과 다결정 실리콘층으로 이루어진 폴리사이드막의 드라이에칭방법에 있어서, 상기 폴리사이드막을 불소계 가스에 최소한 HBr을 혼합하여 이루어진 에칭가스를 사용하여 에칭하고, 발광스펙트럼 강도변화를 모니터함으로써 상기 고융점 금속실리사이드층의 에칭 종료점을 결정하는 것을 특징으로 하는 드라이에칭방법.In the dry etching method of a polyside film composed of a high melting point metal silicide layer and a polycrystalline silicon layer, the polyside film is etched using an etching gas formed by mixing at least HBr with a fluorine-based gas, and the emission spectrum intensity change is monitored. A dry etching method for determining the end point of etching of the melting point metal silicide layer.
KR1019910000925A 1990-01-22 1991-01-21 Dry etching method KR0176714B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR1992/000004 WO1992012810A1 (en) 1991-01-21 1992-01-20 Postal code column to read with machine

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010489A JP2591209B2 (en) 1990-01-22 1990-01-22 Dry etching method
JP90-10489 1990-01-22
JP90-47074 1990-02-27

Publications (1)

Publication Number Publication Date
KR0176714B1 true KR0176714B1 (en) 1999-04-15

Family

ID=11751590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000925A KR0176714B1 (en) 1990-01-22 1991-01-21 Dry etching method

Country Status (2)

Country Link
JP (1) JP2591209B2 (en)
KR (1) KR0176714B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749978B1 (en) * 2001-02-23 2007-08-16 동경 엘렉트론 주식회사 Apparatus and method for processing plasma

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496223A (en) * 1990-08-03 1992-03-27 Fujitsu Ltd Manufacture of semiconductor device
JP3198586B2 (en) * 1992-02-14 2001-08-13 ソニー株式会社 Dry etching method
JP2906997B2 (en) * 1994-04-22 1999-06-21 日本電気株式会社 Method for manufacturing semiconductor device
JP2991177B2 (en) * 1997-12-15 1999-12-20 日本電気株式会社 Method for manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031906B2 (en) * 1977-05-13 1985-07-25 株式会社日立製作所 Processing method for aluminum film or base alloy film
DE3752259T2 (en) * 1986-12-19 1999-10-14 Applied Materials Bromine etching process for silicon
JPS648626A (en) * 1987-07-01 1989-01-12 Fujitsu Ltd Dry etching of silicon using bromine gas
JPH0817169B2 (en) * 1988-03-11 1996-02-21 株式会社日立製作所 Plasma etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749978B1 (en) * 2001-02-23 2007-08-16 동경 엘렉트론 주식회사 Apparatus and method for processing plasma

Also Published As

Publication number Publication date
JP2591209B2 (en) 1997-03-19
JPH03215938A (en) 1991-09-20

Similar Documents

Publication Publication Date Title
EP0439101B1 (en) Dry etching method
EP0880799B1 (en) Methods for etching semiconductor wafers
JP3210359B2 (en) Dry etching method
JP2915807B2 (en) Etching of molybdenum silicide using sulfur hexafluoride, hydrogen bromide and oxygen
KR20030066673A (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
KR100272644B1 (en) Dry etching method
KR0181513B1 (en) Dry etching method
JP3220992B2 (en) Dry etching method
US5994234A (en) Method for dry-etching a polycide film
JPH0336300B2 (en)
US5378653A (en) Method of forming aluminum based pattern
JPH05102096A (en) Dry etching method
KR100280866B1 (en) Manufacturing Method of Semiconductor Device
US5391244A (en) Dry etching method
KR0176714B1 (en) Dry etching method
US4937643A (en) Devices having tantalum silicide structures
US6933243B2 (en) High selectivity and residue free process for metal on thin dielectric gate etch application
KR100489599B1 (en) Manufacturing method of semiconductor device
JP3279016B2 (en) Dry etching method
EP1077481A2 (en) Etching aluminium over refractory metal with successive plasmas
JP3277414B2 (en) Dry etching method
JPH09116149A (en) Polyside gate formation of semiconductor device
JP3108929B2 (en) Dry etching method
JPH0697123A (en) Dry etching method
JP3008543B2 (en) Dry etching method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101109

Year of fee payment: 13

EXPY Expiration of term