JPH0727293U - 共振型ｄｃ−ｄｃコンバータ回路 - Google Patents

Abstract

(57)【要約】 【目的】 その構成要素となる変圧手段を構成するイン
ダクタンス手段の数を減らすことである。 【構成】 複数のノーマリィ・オフのスイッチング手段
と１つ又は複数の直流電源によって入力用インダクタン
ス手段と直列共振回路を直接または等価的に直列接続し
た直列回路の両端電圧を切り換え、前記入力用インダク
タンス手段と磁気結合させた駆動用インダクタンス手段
によって前記各スイッチング手段にその駆動信号を供給
し、前記入力用インダクタンス手段と磁気結合させた出
力用インダクタンス手段を整流手段に接続した共振型Ｄ
Ｃ−ＤＣコンバータ回路において、前記出力用インダク
タンス手段を出力用だけでなく制御用にも用いたことを
特徴としている。このことによって、その目的を達成す
ることができる。

Description

【考案の詳細な説明】

【０００１】

【技 術 分 野】

本考案は、複数のインダクタンス手段（例：巻線、コイル等。）を磁気結合し た変圧手段（例：変圧器。）を使って、複数のスイッチング手段の各主電流から 各駆動信号を形成し、各スイッチング手段に正帰還する自励式の共振型ＤＣ−Ｄ Ｃコンバータ回路において、そのインダクタンス手段の数を減らすことができる 共振型ＤＣ−ＤＣコンバータ回路に関する。

【０００２】

【背 景 技 術】

従来の自励式の共振型ＤＣ−ＤＣコンバータ回路を図２に示す。１点鎖線で囲 んだ部分はその制御回路である。この回路では駆動用変圧器が出力用変圧器を兼 ねている。（参考：特開平３−１７８５５６号、特開平５−２４４７８１号） この制御回路は、出力側に設けられており、出力用インダクタンス手段から得 られるエネルギーを使って制御用インダクタンス手段を介してこの共振型ＤＣ− ＤＣコンバータ回路の起動と動作停止を繰り返しながら制御する。制御回路中の スイッチがその動作停止用であり、抵抗がその起動電流供給用である。ただし、 そのエネルギーが小さくなり過ぎないうちにそれを起動させる必要がある。尚、 各ソース側に接続したダイオードと抵抗の並列回路は両ＭＯＳ・ＦＥＴが同時に オンとなって電源を短絡を防止するために接続したものであるが、各並列回路を 介さずに直接各ソースと駆動用インダクタンス手段を接続しても構わない。

【０００３】

【従来技術の問題点】

しかしながら、図２の共振型ＤＣ−ＤＣコンバータ回路には変圧手段を構成す るインダクタンス手段の数が多いという問題点がある。この事は、インダクタン ス手段同士の磁気結合が弱くなったり、銅損が増えたり、等して変圧手段の変換 効率が低下することに結び付くので、また、その製作時に工数が多くなりコスト ・アップ要因となるので、その数はできれば少ない方が良い。

【０００４】

【考 案 の 目 的】

そこで、本考案は、その構成要素となる変圧手段を構成するインダクタンス手 段の数を減らすことができる共振型ＤＣ−ＤＣコンバータ回路を提供することを 目的としている。

【０００５】

【考 案 の 開 示】

即ち、本考案は、 複数のノーマリィ・オフのスイッチング手段と１つ又は複数の直流電源によって 入力用インダクタンス手段と直列共振回路を直接または等価的に直列接続した直 列回路の両端電圧を切り換え、前記入力用インダクタンス手段と磁気結合させた 駆動用インダクタンス手段によって前記各スイッチング手段にその駆動信号を供 給し、前記入力用インダクタンス手段と磁気結合させた出力用インダクタンス手 段を整流手段に接続した共振型ＤＣ−ＤＣコンバータ回路において、 前記出力用インダクタンス手段を出力用だけでなく制御用にも用いた共振型ＤＣ −ＤＣコンバータ回路である。

【０００６】

【考 案 の 効 果】

このことによって、前述の出力用インダクタンス手段が制御用インダクタンス 手段を兼ねるので、インダクタンス手段の数を１つ減らすことができる。

【０００７】

【考案を実施するための最良の形態】

本考案をより詳細に説明するために、以下添付図面に従ってこれを説明する。 図１の実施例では、１点鎖線で囲まれた制御回路中において、変圧手段中の出力 用インダクタンス手段を制御用インダクタンス手段としても利用するためにブリ ッジ接続型整流回路に、そのインダクタンス手段に起動電流を供給する２つの抵 抗と、動作停止用にその起動電流と駆動信号を短絡するスイッチが設けられてい る。

【０００８】 その制御回路の他の例を図３〜図５に示す。各制御回路では出力用コンデンサ が変圧手段を介して各Ｎチャネル型ＭＯＳ・ＦＥＴのゲート・ソース間を短絡し てその起動を困難にするのを、Ｐチャネル型ＭＯＳ・ＦＥＴ等が構成する起動援 助手段（後述する突入電流防止手段と構成は同じ。）が防止する。 （参考：特開平４−９６６２１号） また、図４、図５の各回路では、ゼロ・ボルト・スイッチが導入され、出力が ゼロ付近になったとき、このスイッチが出力用インダクタンス手段を短絡する。

【０００９】 図６の実施例では、Ｐチャネル型ＭＯＳ・ＦＥＴ等が構成する突入電流防止手 段が電源入力側に接続され、ＳＵＳ（シリコン・ユニラテラル・スイッチ）等価 回路などが構成する起動手段が電源スイッチ投入後最初の起動だけを行う。そし て、１点鎖線で囲まれた制御回路がその後の動作停止と起動を繰り返しながらそ の出力電圧を安定化させる。図７、図８にその制御回路の２例を示す。２点鎖線 で囲まれた部分は電圧検出手段（例：シュミット・トリガー回路など。）である 。 （参考：実開平４−１４４８０号、特開平５−１５１４９号）

【００１０】 図９〜図１１に他の実施例を３つ示す。１点鎖線で囲まれた制御回路には図３ 、図４、図５、図７又は図８の制御回路が使われる。

【００１１】 最後に、各実施例において、各Ｎチャネル型ＭＯＳ・ＦＥＴのソース又はゲー トに接続されたダイオードと抵抗の並列回路は両ＭＯＳ・ＦＥＴが同時にオンと なって電源を短絡を防止するために接続したものであるが、各並列回酪を介さず に各ソースまたは各ゲートと駆動用インダクタンス手段を直接接続しても構わな い。 また、各実施例において、スイッチング手段として主にＮチャネル型ＭＯＳ・ ＦＥＴを使っているが、それぞれの代わりにバイポーラ・トランジスタ、ＦＥＴ 、ＩＧＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オフのスイ ッチング手段なら何でも使うことができる。異種類の組合せでも構わない。

【図面の簡単な説明】

【図１】本考案の１実施例を示す回路図である。

【図２】従来の共振型ＤＣ−ＤＣコンバータ回路を示す
回路図である。

【図３〜図５】各図は、本考案の実施例の構成要素であ
る制御回路の１例を示す回路図である。

【図６】本考案の１実施例を示す回路図である。

【図７、図８】各図は、本考案の実施例の構成要素であ
る制御回路の１例を示す回路図である。

【図９〜図１１】各図は、本考案の１実施例を示す回路
図である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 複数のノーマリィ・オフのスイッチング
   手段と１つ又は複数の直流電源によって入力用インダク
   タンス手段と直列共振回路を直接または等価的に直列接
   続した直列回路の両端電圧を切り換え、前記入力用イン
   ダクタンス手段と磁気結合させた駆動用インダクタンス
   手段によって前記各スイッチング手段にその駆動信号を
   供給し、前記入力用インダクタンス手段と磁気結合させ
   た出力用インダクタンス手段を整流手段に接続した共振
   型ＤＣ−ＤＣコンバータ回路において、 前記出力用インダクタンス手段を出力用だけでなく制御
   用にも用いたことを特徴とする共振型ＤＣ−ＤＣコンバ
   ータ回路。