JPH07271592A - 計算回路、メンバーシップ関数値決定回路、ファジイ論理プロセッサ、メンバーシップ関数値決定方法、及びファジイ論理理由付け方法 - Google Patents
計算回路、メンバーシップ関数値決定回路、ファジイ論理プロセッサ、メンバーシップ関数値決定方法、及びファジイ論理理由付け方法Info
- Publication number
- JPH07271592A JPH07271592A JP7059214A JP5921495A JPH07271592A JP H07271592 A JPH07271592 A JP H07271592A JP 7059214 A JP7059214 A JP 7059214A JP 5921495 A JP5921495 A JP 5921495A JP H07271592 A JPH07271592 A JP H07271592A
- Authority
- JP
- Japan
- Prior art keywords
- value
- membership function
- difference
- calculator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
- G06N7/04—Physical realisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S706/00—Data processing: artificial intelligence
- Y10S706/90—Fuzzy logic
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Evolutionary Computation (AREA)
- Molecular Biology (AREA)
- Fuzzy Systems (AREA)
- Biomedical Technology (AREA)
- Algebra (AREA)
- Artificial Intelligence (AREA)
- Health & Medical Sciences (AREA)
- Data Mining & Analysis (AREA)
- General Health & Medical Sciences (AREA)
- Automation & Control Theory (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】 論議領界Uの各点における有意義値として記
憶されるメンバーシップ関数FAの所望値αを再構成す
る。 【構成】 計算回路8はマイクロプロセッサ9、記憶部
5、インターフェイス13、及び計算器11を備えてい
る。記憶部はマイクロプロセッサからのFAを記憶し、
そして計算器は記憶部、マイクロプロセッサ及びインタ
ーフェイスに接続され、FAの記憶された頂点及び傾斜
を使用してUの前記各点での各FAの値を決定する。
憶されるメンバーシップ関数FAの所望値αを再構成す
る。 【構成】 計算回路8はマイクロプロセッサ9、記憶部
5、インターフェイス13、及び計算器11を備えてい
る。記憶部はマイクロプロセッサからのFAを記憶し、
そして計算器は記憶部、マイクロプロセッサ及びインタ
ーフェイスに接続され、FAの記憶された頂点及び傾斜
を使用してUの前記各点での各FAの値を決定する。
Description
【0001】
【産業上の利用分野】この発明は、ファジイ論理手順で
作動する電子コントローラ中のメンバーシップ関数の値
を計算する計算回路に関するものである。もう少し詳し
く説明すれば、この発明は、三角形又は台形の形状をし
ており且つ有限数の点で区別されたいわゆる論議領界中
に定義されたメンバーシップ関数の値を計算する計算回
路に関するものである。コントローラは、前記メンバー
シップ関数記憶用記憶部が設けられ且つマイクロプロセ
ッサ(インターフェイスに接続されている)に接続され
た中央制御ユニットを含む。
作動する電子コントローラ中のメンバーシップ関数の値
を計算する計算回路に関するものである。もう少し詳し
く説明すれば、この発明は、三角形又は台形の形状をし
ており且つ有限数の点で区別されたいわゆる論議領界中
に定義されたメンバーシップ関数の値を計算する計算回
路に関するものである。コントローラは、前記メンバー
シップ関数記憶用記憶部が設けられ且つマイクロプロセ
ッサ(インターフェイスに接続されている)に接続され
た中央制御ユニットを含む。
【0002】
【従来の技術とその課題】ファジイ論理は、今では広い
範囲の制御問題の為の解決策を提供し得る技術として受
け入れられている。広い範囲の制御問題に対し、慣用技
術例えばブール論理に基づいた技術は、適当なコストで
適当な性能を与えるには不適であることが分かった。フ
ァジイ論理は、人間の心を象徴する理由付けの“近似”
モードをモデル化する為の方法を提供する。“近似”モ
ードは、人間の能力における基本的な役割を果たして不
確かさの状態下での決定を行う。
範囲の制御問題の為の解決策を提供し得る技術として受
け入れられている。広い範囲の制御問題に対し、慣用技
術例えばブール論理に基づいた技術は、適当なコストで
適当な性能を与えるには不適であることが分かった。フ
ァジイ論理は、人間の心を象徴する理由付けの“近似”
モードをモデル化する為の方法を提供する。“近似”モ
ードは、人間の能力における基本的な役割を果たして不
確かさの状態下での決定を行う。
【0003】ファジイ論理は、言語変数と名付けられた
特定種類の複数の変数を使用して、真実性の言語説明で
働く。これら変数の値は、例えば自然語又は造語の語や
句から成る。基本的には、各変数に対し、一定の問題の
モデル化の際に使用される語や句の対応する語義の意味
が割り当てられる。
特定種類の複数の変数を使用して、真実性の言語説明で
働く。これら変数の値は、例えば自然語又は造語の語や
句から成る。基本的には、各変数に対し、一定の問題の
モデル化の際に使用される語や句の対応する語義の意味
が割り当てられる。
【0004】その上、各変数に依存する一群の値は、各
変数と統語法的に組み合わされることができ且つ文脈に
依存してここで用いられる異なる意味をとれる。これら
値は、その変数を表す主要な用語から、その反意語か
ら、そして主要な用語の一連のいわゆる修飾語から出発
して得られる。そのようなシステムはヨーロッパ特許出
願第92830095.3号に述べられている。言語変
数に割り当てられた各値は、いわゆるファジイ集合即ち
対応する定義領域(論議領界としても知られている)中
の変数の各値を結合する実現可能な分布関数によってま
た表される。
変数と統語法的に組み合わされることができ且つ文脈に
依存してここで用いられる異なる意味をとれる。これら
値は、その変数を表す主要な用語から、その反意語か
ら、そして主要な用語の一連のいわゆる修飾語から出発
して得られる。そのようなシステムはヨーロッパ特許出
願第92830095.3号に述べられている。言語変
数に割り当てられた各値は、いわゆるファジイ集合即ち
対応する定義領域(論議領界としても知られている)中
の変数の各値を結合する実現可能な分布関数によってま
た表される。
【0005】変数の論議領界中のファジイ集合を同定す
る関数はメンバーシップ関数f(m)と名付けられる。例
えば、値f(m)=0は関数fによって同定されたファジ
イ集合中の点mの非メンバーシップを示すが、値f(m)
=1はファジイ集合中の点mのメンバーシップの確実性
を示す。言語変数の全てのファジイ集合の全体は“用語
集合”と名付けられる。
る関数はメンバーシップ関数f(m)と名付けられる。例
えば、値f(m)=0は関数fによって同定されたファジ
イ集合中の点mの非メンバーシップを示すが、値f(m)
=1はファジイ集合中の点mのメンバーシップの確実性
を示す。言語変数の全てのファジイ集合の全体は“用語
集合”と名付けられる。
【0006】メンバーシップ関数に対し、2つの異なる
タイプの表現が可能であり、これらは分析的表現とベク
トル的表現である。前者は定義領域の関数であり且つ0
と1の間の値の範囲にて前記定義領域のいわゆるマッピ
ングを行わせる。第2のタイプの表現は、定義領域をm
の点に分け且つ範囲〔0,1〕をnのレベルに分けるこ
とで得られるメンバーシップ関数のベクトル的サンプル
表現から成る。
タイプの表現が可能であり、これらは分析的表現とベク
トル的表現である。前者は定義領域の関数であり且つ0
と1の間の値の範囲にて前記定義領域のいわゆるマッピ
ングを行わせる。第2のタイプの表現は、定義領域をm
の点に分け且つ範囲〔0,1〕をnのレベルに分けるこ
とで得られるメンバーシップ関数のベクトル的サンプル
表現から成る。
【0007】真実性表現に従って作動し且つファジイ論
理に基づいた方法論をモデル化する計算デバイスのせい
で、純粋に中傷的な概念を人が理由付けるのに極めて近
い態様で分析的に処理することが可能になった。しかし
ながら、満足な結果を得る為には、ファジイ集合のメン
バーシップ関数が制御デバイス中で充分に且つ正しく定
義されることが基本的に重要である。事実、その定義が
ファジイ概念の意味を反映すればする程、規則中の用語
の発生は正しく、そしてその結果としてファジイ手順で
作動する電子的コントローラによって出力される値もよ
り一層真実性を反映する。
理に基づいた方法論をモデル化する計算デバイスのせい
で、純粋に中傷的な概念を人が理由付けるのに極めて近
い態様で分析的に処理することが可能になった。しかし
ながら、満足な結果を得る為には、ファジイ集合のメン
バーシップ関数が制御デバイス中で充分に且つ正しく定
義されることが基本的に重要である。事実、その定義が
ファジイ概念の意味を反映すればする程、規則中の用語
の発生は正しく、そしてその結果としてファジイ手順で
作動する電子的コントローラによって出力される値もよ
り一層真実性を反映する。
【0008】現在、ファジイ集合を同定するメンバーシ
ップ関数のファジイ論理に基づいた電子的コントローラ
中の定義即ち記憶は、新しいファジイ論理用途の発展で
の主な圧迫の1つを表し、従ってこの方法論の理論的可
能性を制限する。事実、もしメンバーシップ関数のハー
ドウェアでの実施の為に前記関数が規則中の用語の正し
い意味を得るようにファジイ概念の意味を考慮すること
を所望されるならば、メモリ中にかなりのスペースを使
用することが強制される。これは、言語変数の用語集合
が少数のメンバーシップ関数から成る場合に、ファジイ
論理をその用途の為だけの利点にする。
ップ関数のファジイ論理に基づいた電子的コントローラ
中の定義即ち記憶は、新しいファジイ論理用途の発展で
の主な圧迫の1つを表し、従ってこの方法論の理論的可
能性を制限する。事実、もしメンバーシップ関数のハー
ドウェアでの実施の為に前記関数が規則中の用語の正し
い意味を得るようにファジイ概念の意味を考慮すること
を所望されるならば、メモリ中にかなりのスペースを使
用することが強制される。これは、言語変数の用語集合
が少数のメンバーシップ関数から成る場合に、ファジイ
論理をその用途の為だけの利点にする。
【0009】メンバーシップ関数用データは通常、記憶
語に記憶される。既知のデバイスでは、占有された記憶
区域は従ってメンバーシップ関数を定めるのに必要なデ
ータの数によって否定的に影響を及ぼされる。多くの場
合、記憶用に必要なデータ量を低減するように三角形又
は台形のメンバーシップ関数を記憶すれば充分である。
語に記憶される。既知のデバイスでは、占有された記憶
区域は従ってメンバーシップ関数を定めるのに必要なデ
ータの数によって否定的に影響を及ぼされる。多くの場
合、記憶用に必要なデータ量を低減するように三角形又
は台形のメンバーシップ関数を記憶すれば充分である。
【0010】これら三角形又は台形のメンバーシップ関
数では、カーブが傾斜及びこの傾斜の値を変える点だけ
が意味のあることなので、論議領界の全ての点にて関数
の全ての値を記憶する必要はない。以下の説明におい
て、“有意義値の記憶”とは、メンバーシップ関数の傾
斜の値及びこの傾斜が値を変える場合の点の座標により
メンバーシップ関数を記憶することである。
数では、カーブが傾斜及びこの傾斜の値を変える点だけ
が意味のあることなので、論議領界の全ての点にて関数
の全ての値を記憶する必要はない。以下の説明におい
て、“有意義値の記憶”とは、メンバーシップ関数の傾
斜の値及びこの傾斜が値を変える場合の点の座標により
メンバーシップ関数を記憶することである。
【0011】有意義値を記憶することによりメモリの面
積を節約するには、この為の専用の計算手段によりファ
ジイ論理プロセスを制御する推論規則の適用の為に必要
なメンバーシップ関数の個々の値を再構成する必要があ
る。
積を節約するには、この為の専用の計算手段によりファ
ジイ論理プロセスを制御する推論規則の適用の為に必要
なメンバーシップ関数の個々の値を再構成する必要があ
る。
【0012】この発明の基礎をなす技術的問題は、論議
領界に属する所定の入力値にて有意義として記憶される
一定のメンバーシップ関数の値を再構成させるデジタル
回路を提供することである。これは、メンバーシップ関
数の有意義値の記憶を使用させ、従って既知の解決策を
まだ制限する欠点を越えてメモリをかなり節約する。
領界に属する所定の入力値にて有意義として記憶される
一定のメンバーシップ関数の値を再構成させるデジタル
回路を提供することである。これは、メンバーシップ関
数の有意義値の記憶を使用させ、従って既知の解決策を
まだ制限する欠点を越えてメモリをかなり節約する。
【0013】
【課題を解決するための手段】この発明は、ファジイ論
理で作動するコントローラ中に、論議領界Uの各点にお
ける有意義値として記憶されるメンバーシップ関数の所
望値を再構成する回路を提供する。この回路は、頂点と
入力の差、最大値とメンバーシップ関数値の差、及び所
望値を決定する為の多数の計算部を含む。マイクロプロ
セッサは、メンバーシップ関数を選択するためのメモリ
に接続されている。この回路は、種々の所望値の並列処
理用の多数のサブブロックも含み得る。
理で作動するコントローラ中に、論議領界Uの各点にお
ける有意義値として記憶されるメンバーシップ関数の所
望値を再構成する回路を提供する。この回路は、頂点と
入力の差、最大値とメンバーシップ関数値の差、及び所
望値を決定する為の多数の計算部を含む。マイクロプロ
セッサは、メンバーシップ関数を選択するためのメモリ
に接続されている。この回路は、種々の所望値の並列処
理用の多数のサブブロックも含み得る。
【0014】
【実施例】図面を参照すれば、図1はベクトル系により
表された言語変数即ち論理変数Mのメンバーシップ関数
FAを示す。横軸に論議領界Uを、そして縦軸に真理即
ちメンバーシップの度合いGをとる。この特定例では、
論議領界U、メンバーシップの度合いGはそれぞれ12
8の点m、32のレベル即ち値で区別される。
表された言語変数即ち論理変数Mのメンバーシップ関数
FAを示す。横軸に論議領界Uを、そして縦軸に真理即
ちメンバーシップの度合いGをとる。この特定例では、
論議領界U、メンバーシップの度合いGはそれぞれ12
8の点m、32のレベル即ち値で区別される。
【0015】図2の用語集合は、多くのファジイ集合と
して論議領界U中に同定する4つのメンバーシップ関数
FAiから成る。図2において、メンバーシップ関数F
Aは、1から4まで左から右へ増大するインデックスi
で番号が付けられる。頂点Vの座標並びに頂点の左側及
び右側の傾斜の値により、図2に示したように各三角形
のメンバーシップ関数(又は論議領界Uの縁では台形の
メンバーシップ関数)を完全に定義することが可能であ
る。
して論議領界U中に同定する4つのメンバーシップ関数
FAiから成る。図2において、メンバーシップ関数F
Aは、1から4まで左から右へ増大するインデックスi
で番号が付けられる。頂点Vの座標並びに頂点の左側及
び右側の傾斜の値により、図2に示したように各三角形
のメンバーシップ関数(又は論議領界Uの縁では台形の
メンバーシップ関数)を完全に定義することが可能であ
る。
【0016】有意義な値としてのこのタイプのデジタル
記憶は、メンバーシップ関数のハードウェアでの実施に
要するメモリの数を最少にさせる。従って、記憶語は図
3の構成を持つ。メモリの第1部分はnbpビットから
成り左側の傾斜に相当する論理値即ちデジタル値を記憶
し、隣接する第2部分はnbvビットから成り頂点Vの
座標(論議領界Uが分けられるレベルの数をコード化す
るのに必要なビットに等しい多数のビット)を記憶し、
そして最後の第3部分はnbpビットから成り右側の傾
斜の値を記憶する。
記憶は、メンバーシップ関数のハードウェアでの実施に
要するメモリの数を最少にさせる。従って、記憶語は図
3の構成を持つ。メモリの第1部分はnbpビットから
成り左側の傾斜に相当する論理値即ちデジタル値を記憶
し、隣接する第2部分はnbvビットから成り頂点Vの
座標(論議領界Uが分けられるレベルの数をコード化す
るのに必要なビットに等しい多数のビット)を記憶し、
そして最後の第3部分はnbpビットから成り右側の傾
斜の値を記憶する。
【0017】好都合なことには、有意義な値としてのこ
の記憶によれば、メンバーシップ関数FAの左側及び右
側の傾斜を記憶するnbpビットの値は、傾向型と称さ
れたフラグの値に依存する。もしフラグの値が0なら、
記憶語中のnbpビットは垂直レベルの数を示し、これ
によりメンバーシップ関数FAは頂点の座標から始まっ
て水平に1単位増す毎に減少する。例えば、3の2進数
値は、頂点の座標をたどる、論議領界の点でのメンバー
シップ関数が頂点のレベルより3レベル低い高さを持つ
ことを示す。
の記憶によれば、メンバーシップ関数FAの左側及び右
側の傾斜を記憶するnbpビットの値は、傾向型と称さ
れたフラグの値に依存する。もしフラグの値が0なら、
記憶語中のnbpビットは垂直レベルの数を示し、これ
によりメンバーシップ関数FAは頂点の座標から始まっ
て水平に1単位増す毎に減少する。例えば、3の2進数
値は、頂点の座標をたどる、論議領界の点でのメンバー
シップ関数が頂点のレベルより3レベル低い高さを持つ
ことを示す。
【0018】逆に、フラグの値が1なら、記憶語のnb
pビットは、論議領界のどんなに多くの点が頂点の高さ
に関してメンバーシップ関数の単位減少に相当すること
を示す。図2の用語集合中には、頂点の位置の値及び傾
斜の2進コード変換値が示されている。台形のメンバー
シップ関数FAの場合には、頂点は、論議領界U中でメ
ンバーシップ関数FAが傾斜を変える点を示す。メンバ
ーシップ関数FAの有意義な値のこの記憶方法は、超小
型のメモリ・デバイスを使用してファジイ・アーキテク
チュアを実施させる。他方、論議領界Uの全ての点に相
当する真理のレベルはもはや入手できない。
pビットは、論議領界のどんなに多くの点が頂点の高さ
に関してメンバーシップ関数の単位減少に相当すること
を示す。図2の用語集合中には、頂点の位置の値及び傾
斜の2進コード変換値が示されている。台形のメンバー
シップ関数FAの場合には、頂点は、論議領界U中でメ
ンバーシップ関数FAが傾斜を変える点を示す。メンバ
ーシップ関数FAの有意義な値のこの記憶方法は、超小
型のメモリ・デバイスを使用してファジイ・アーキテク
チュアを実施させる。他方、論議領界Uの全ての点に相
当する真理のレベルはもはや入手できない。
【0019】図4にて、1はファジイ論理で作動し且つ
既知技術に従って提供された電子制御デバイス即ちコン
トローラを全体として概略的に示すブロック図である。
このコントローラ1は、基本的には、物理的な制御変数
のための入力信号例えばセンサから到来するアナログ信
号又はデジタル信号を受けて、幾つかの制御信号を出力
する所定のファジイ論理推論演算を行うマシーンであ
る。この目的を達成する為、コントローラ1は1つ又は
複数の入力IN及び1つ又は複数の出力OUTを有す
る。
既知技術に従って提供された電子制御デバイス即ちコン
トローラを全体として概略的に示すブロック図である。
このコントローラ1は、基本的には、物理的な制御変数
のための入力信号例えばセンサから到来するアナログ信
号又はデジタル信号を受けて、幾つかの制御信号を出力
する所定のファジイ論理推論演算を行うマシーンであ
る。この目的を達成する為、コントローラ1は1つ又は
複数の入力IN及び1つ又は複数の出力OUTを有す
る。
【0020】制御することが意図されるシステム(図示
しない)は、物理的制御変数用信号を入力INとしてコ
ントローラ1へ送出する。各入力INは、入力信号をフ
ァジイ論理データ即ちいわゆるメンバーシップ関数FA
に変換できる対応変換デバイス(ファジイファイヤ)2
に至る。コントローラ1は中央制御ユニット3も備え、
ここにはファジイ論理のメンバーシップ関数FAが記憶
され且つここではファジイ論理計算が行われる。もう少
し詳しく云うと、中央制御ユニット3は、ファジイ推論
規則の左側部分即ち前提部分にのみ現れるメンバーシッ
プ関数FAの値を記憶するための記憶部5(前提メモリ
ADM)、及び上記ファジイ推論規則の右側部分即ち帰
結部分にのみ現れるメンバーシップ関数FAのデータを
含む記憶部(帰結メモリCDM)を有している。
しない)は、物理的制御変数用信号を入力INとしてコ
ントローラ1へ送出する。各入力INは、入力信号をフ
ァジイ論理データ即ちいわゆるメンバーシップ関数FA
に変換できる対応変換デバイス(ファジイファイヤ)2
に至る。コントローラ1は中央制御ユニット3も備え、
ここにはファジイ論理のメンバーシップ関数FAが記憶
され且つここではファジイ論理計算が行われる。もう少
し詳しく云うと、中央制御ユニット3は、ファジイ推論
規則の左側部分即ち前提部分にのみ現れるメンバーシッ
プ関数FAの値を記憶するための記憶部5(前提メモリ
ADM)、及び上記ファジイ推論規則の右側部分即ち帰
結部分にのみ現れるメンバーシップ関数FAのデータを
含む記憶部(帰結メモリCDM)を有している。
【0021】2個の記憶部5と7の間には、ファジイ論
理推論演算実行用の計算部6が設けられている。コント
ローラ1の構造は変換デバイス(デファジイファイヤ)
4で完成され、この変換デバイス4にはコントローラ1
と外界の間で適切なインターフェイスを提供する仕事が
割り当てられる。
理推論演算実行用の計算部6が設けられている。コント
ローラ1の構造は変換デバイス(デファジイファイヤ)
4で完成され、この変換デバイス4にはコントローラ1
と外界の間で適切なインターフェイスを提供する仕事が
割り当てられる。
【0022】中央制御ユニット3中にメンバーシップ関
数FAの有意義な値を記憶させる場合には、この発明に
係る計算回路8も挿入しなければならない。この計算回
路8には、一定の入力値I即ちその或る値でのメンバー
シップ関数FAの値の真理の度合いを計算する仕事が割
り当てられる。図5において、8はこれら値FA(I)
の計算を行う計算回路を全体として示す。
数FAの有意義な値を記憶させる場合には、この発明に
係る計算回路8も挿入しなければならない。この計算回
路8には、一定の入力値I即ちその或る値でのメンバー
シップ関数FAの値の真理の度合いを計算する仕事が割
り当てられる。図5において、8はこれら値FA(I)
の計算を行う計算回路を全体として示す。
【0023】計算回路8では、マイクロプロセッサ9が
バス10によって記憶部5に接続され、この記憶部5に
はマイクロプロセッサ9から選択されるべきメンバーシ
ップ関数FAに関する情報ADiが供給される。
バス10によって記憶部5に接続され、この記憶部5に
はマイクロプロセッサ9から選択されるべきメンバーシ
ップ関数FAに関する情報ADiが供給される。
【0024】好都合なことには、この発明によれば、マ
イクロプロセッサ9は計算器11にも接続され、この計
算器11にはバス12を通してメンバーシップ関数FA
の両側の傾斜の体系化用タイプのフラグITiが供給さ
れる。この計算器11はインターフェイス13からバス
14を通して信号Iiも受け、このインターフェイス1
3はバス15を介してマイクロプロセッサ9に接続さ
れ、このマイクロプロセッサ9はインターフェイス13
へ入力コードCIiを供給する。加えて、記憶部5はバ
ス18を通して計算器11へ選択されたメンバーシップ
関数FAiを供給する。
イクロプロセッサ9は計算器11にも接続され、この計
算器11にはバス12を通してメンバーシップ関数FA
の両側の傾斜の体系化用タイプのフラグITiが供給さ
れる。この計算器11はインターフェイス13からバス
14を通して信号Iiも受け、このインターフェイス1
3はバス15を介してマイクロプロセッサ9に接続さ
れ、このマイクロプロセッサ9はインターフェイス13
へ入力コードCIiを供給する。加えて、記憶部5はバ
ス18を通して計算器11へ選択されたメンバーシップ
関数FAiを供給する。
【0025】計算回路8外のプログラム・メモリPM
(図5には示さない)は、バス16を通してインターフ
ェイス13へ入力値Iを供給し、またバス17を通して
計算器11へ真理レベルの最大数MAXを供給する。プ
ログラム・メモリPMは、ファジイ・コントローラ出力
の計算に必要なマイクロプロセッサ9を含む。受けたデ
ータに基づき、計算器11はバス19を通し、入力値I
としてコード化された論議領界Uの所定点での選択され
たメンバーシップ関数FAの値を供給する。
(図5には示さない)は、バス16を通してインターフ
ェイス13へ入力値Iを供給し、またバス17を通して
計算器11へ真理レベルの最大数MAXを供給する。プ
ログラム・メモリPMは、ファジイ・コントローラ出力
の計算に必要なマイクロプロセッサ9を含む。受けたデ
ータに基づき、計算器11はバス19を通し、入力値I
としてコード化された論議領界Uの所定点での選択され
たメンバーシップ関数FAの値を供給する。
【0026】図6は計算器11の構造をもっと詳しく示
すブロック図であり、この計算器11はN入力サブブロ
ック20を含む。ここでNは値αの計算の為に使用され
る並列性の程度であり、図6の例ではN=4である。各
サブブロック20はその入力側に下記の4つを受ける。
即ち、記憶部5に含まれてマイクロプロセッサ9から記
憶部5へ供給されたコードADiに相当するメンバーシ
ップ関数FAiの有意義な値の表示を含む記憶語と、論
議領界Uに属する入力値Ii(この入力値Iiにて選択
されたメンバーシップ関数FAiの値αiをとることが
望ましい)と、メンバーシップ関数FAの左側及び右側
の傾斜の為に使用するユーザの意思をコード化すること
のタイプを示すフラグITiと、真理レベルの最大数M
AXと、である。サブブロック20の出力は選択された
メンバーシップ関数の見つけようとした値である。
すブロック図であり、この計算器11はN入力サブブロ
ック20を含む。ここでNは値αの計算の為に使用され
る並列性の程度であり、図6の例ではN=4である。各
サブブロック20はその入力側に下記の4つを受ける。
即ち、記憶部5に含まれてマイクロプロセッサ9から記
憶部5へ供給されたコードADiに相当するメンバーシ
ップ関数FAiの有意義な値の表示を含む記憶語と、論
議領界Uに属する入力値Ii(この入力値Iiにて選択
されたメンバーシップ関数FAiの値αiをとることが
望ましい)と、メンバーシップ関数FAの左側及び右側
の傾斜の為に使用するユーザの意思をコード化すること
のタイプを示すフラグITiと、真理レベルの最大数M
AXと、である。サブブロック20の出力は選択された
メンバーシップ関数の見つけようとした値である。
【0027】サブブロック20の一般的な内部構造は図
7に示されている。サブブロック20は絶対値での第1
の比較器−減算器ブロック21を含む。この第1の比較
器−減算器ブロック21は、その入力側に、バス14を
通し論議領界U中の選択された点に相当する値Iを受け
ると共に、バス18を通しメンバーシップ関数FAの頂
点Vの座標の2進コードFA_Vを受ける。第1の比較
器−減算器ブロック21は、その出力側に、フラグEQ
及びDS並びに頂点Vの座標と論議領界の点Iとの絶対
値差に等しい2進値Dxを供給する。この2進値Dxは
バス22を通して第2の比較器−減算器ブロック即ち乗
算器−除算器ブロック25へ入力される。
7に示されている。サブブロック20は絶対値での第1
の比較器−減算器ブロック21を含む。この第1の比較
器−減算器ブロック21は、その入力側に、バス14を
通し論議領界U中の選択された点に相当する値Iを受け
ると共に、バス18を通しメンバーシップ関数FAの頂
点Vの座標の2進コードFA_Vを受ける。第1の比較
器−減算器ブロック21は、その出力側に、フラグEQ
及びDS並びに頂点Vの座標と論議領界の点Iとの絶対
値差に等しい2進値Dxを供給する。この2進値Dxは
バス22を通して第2の比較器−減算器ブロック即ち乗
算器−除算器ブロック25へ入力される。
【0028】この第2の比較器−減算器ブロック25
も、バス23を通してフラグDSと、バス18を通して
メンバーシップ関数FAの右側及び左側の傾斜の為のコ
ード化された値FA_PD及びFA_PSと、バス12
を通してフラグITと、を受ける。第2の比較器−減算
器ブロック25はバス26によって第3の比較器−減算
器ブロック27に接続されている。
も、バス23を通してフラグDSと、バス18を通して
メンバーシップ関数FAの右側及び左側の傾斜の為のコ
ード化された値FA_PD及びFA_PSと、バス12
を通してフラグITと、を受ける。第2の比較器−減算
器ブロック25はバス26によって第3の比較器−減算
器ブロック27に接続されている。
【0029】バス26は、頂点の高さMAXと入力値I
でのメンバーシップ関数FAの値αとの差に等しい2進
値Dyを伝送する。第3の比較器−減算器ブロック27
は、バス17を通して値MAXを受けることによりバス
28を通して値α’をそしてバス29を通してフラグN
Lを出力する。サブブロック20は最後のセレクタ・ブ
ロック30を備え、このセレクタ・ブロック30はバス
24及び29を通してフラグEQ及びNLを受けると共
に値α’も受け、これらに基づいて所望値αを供給す
る。
でのメンバーシップ関数FAの値αとの差に等しい2進
値Dyを伝送する。第3の比較器−減算器ブロック27
は、バス17を通して値MAXを受けることによりバス
28を通して値α’をそしてバス29を通してフラグN
Lを出力する。サブブロック20は最後のセレクタ・ブ
ロック30を備え、このセレクタ・ブロック30はバス
24及び29を通してフラグEQ及びNLを受けると共
に値α’も受け、これらに基づいて所望値αを供給す
る。
【0030】好都合なことには、この発明によれば、計
算回路8はインターフェイス13を備え、このインター
フェイス13は図9に示されている。インターフェイス
13は、その入力側でバス15を通して信号CIiを受
ける復号要素31を含む。
算回路8はインターフェイス13を備え、このインター
フェイス13は図9に示されている。インターフェイス
13は、その入力側でバス15を通して信号CIiを受
ける復号要素31を含む。
【0031】復号要素31は、信号CIiを論議領界U
中の入力点の座標の値Iiに変換してバス32によりメ
モリ33へ伝送する。このメモリ33は、全ての入力変
数の値Iを記憶し且つファジイ規則に依存する順番でこ
れら値Iを計算器11へ供給する。
中の入力点の座標の値Iiに変換してバス32によりメ
モリ33へ伝送する。このメモリ33は、全ての入力変
数の値Iを記憶し且つファジイ規則に依存する順番でこ
れら値Iを計算器11へ供給する。
【0032】次に、この発明に係る計算回路8の動作を
特に図7について説明する。バス14における入力点の
座標の2進値Iは第1の比較器−減算器ブロック21中
で選択されたメンバーシップ関数FAの論議領界U中の
頂点Vの座標の値FA_Vと比較される。もし頂点Vの
位置FA_Vが値Iにより大きければ、フラグDSは論
理値0にセットされるが、そうでなければ論理値1にセ
ットされる。このフラグDSは、従って正しいフラグI
Tも選択するメンバーシップ関数FAの右側部分又は左
側部分のデータを考慮する必要があるかどうかを示す。
特に図7について説明する。バス14における入力点の
座標の2進値Iは第1の比較器−減算器ブロック21中
で選択されたメンバーシップ関数FAの論議領界U中の
頂点Vの座標の値FA_Vと比較される。もし頂点Vの
位置FA_Vが値Iにより大きければ、フラグDSは論
理値0にセットされるが、そうでなければ論理値1にセ
ットされる。このフラグDSは、従って正しいフラグI
Tも選択するメンバーシップ関数FAの右側部分又は左
側部分のデータを考慮する必要があるかどうかを示す。
【0033】もし値Iが上述した頂点Vにあるか或はメ
ンバーシップ関数FAの或るゾーン中にあり、メンバー
シップ関数が頂点の値MAXに等しい水平傾向を持つ場
合例えばメンバーシップ関数FAが台形ならば、フラグ
EQは論理値1にセットされるが、そうでなければ論理
値0にセットされる。第1の比較器−減算器ブロック2
1では、頂点の座標FA_Vと値Iの差Dx(図1)も
計算される。
ンバーシップ関数FAの或るゾーン中にあり、メンバー
シップ関数が頂点の値MAXに等しい水平傾向を持つ場
合例えばメンバーシップ関数FAが台形ならば、フラグ
EQは論理値1にセットされるが、そうでなければ論理
値0にセットされる。第1の比較器−減算器ブロック2
1では、頂点の座標FA_Vと値Iの差Dx(図1)も
計算される。
【0034】第2の比較器−減算器ブロック即ち乗算器
−除算器ブロック25は、値Dy即ち頂点Vの高さFA
_Vと値Iでのメンバーシップ関数FAとの差を計算す
る。フラグDSの値に基づき、第2の比較器−減算器ブ
ロック25は、マイクロプロセッサ9のメモリから読み
出してバス12に存在する2つの値ITの一方を選択す
る。
−除算器ブロック25は、値Dy即ち頂点Vの高さFA
_Vと値Iでのメンバーシップ関数FAとの差を計算す
る。フラグDSの値に基づき、第2の比較器−減算器ブ
ロック25は、マイクロプロセッサ9のメモリから読み
出してバス12に存在する2つの値ITの一方を選択す
る。
【0035】この値ITに基づき、第2の比較器−減算
器ブロック25は、バス22を通して入力された値Dx
と傾斜P(バス18上のFA_PD又はFA_PS)の
積又は商で与えられた値Dyを計算してバス26に出力
する。特に、もしフラグITが論理値0に等しいなら
ば、第2の比較器−減算器ブロック25はDy=Dx*
Pを計算し、そしてもしフラグITが論理値1に等しい
ならば、第2の比較器−減算器ブロック25はDy=D
x/Pを計算する。このようにして得られた値Dyはバ
ス26を通して第3の比較器−減算器ブロック27へ入
力される。この第3の比較器−減算器ブロック27はバ
ス17を通して頂点Vの高さの値MAXも入力として受
ける。
器ブロック25は、バス22を通して入力された値Dx
と傾斜P(バス18上のFA_PD又はFA_PS)の
積又は商で与えられた値Dyを計算してバス26に出力
する。特に、もしフラグITが論理値0に等しいなら
ば、第2の比較器−減算器ブロック25はDy=Dx*
Pを計算し、そしてもしフラグITが論理値1に等しい
ならば、第2の比較器−減算器ブロック25はDy=D
x/Pを計算する。このようにして得られた値Dyはバ
ス26を通して第3の比較器−減算器ブロック27へ入
力される。この第3の比較器−減算器ブロック27はバ
ス17を通して頂点Vの高さの値MAXも入力として受
ける。
【0036】もしDyがMAXより小さいならば、第3
の比較器−減算器ブロック27は、第2の比較器−減算
器ブロック25にて計算された値Dyと値MAXの減算
を行ってバス28に値α’を出力する。逆にDyがMA
Xより大きいならば、第3の比較器−減算器ブロック2
7はフラグNLを論理値0にセットし、このフラグNL
はメンバーシップ関数FAが値0を持つ場合にゾーン中
に在る。
の比較器−減算器ブロック27は、第2の比較器−減算
器ブロック25にて計算された値Dyと値MAXの減算
を行ってバス28に値α’を出力する。逆にDyがMA
Xより大きいならば、第3の比較器−減算器ブロック2
7はフラグNLを論理値0にセットし、このフラグNL
はメンバーシップ関数FAが値0を持つ場合にゾーン中
に在る。
【0037】セレクタ・ブロック30は、バス28を通
して値α’を受けると共にバス29,24を通してそれ
ぞれフラグNL,EQの値を受ける。セレクタ・ブロッ
ク30の出力αは下記の規則に基づいて選択される。即
ち、もしEQ=論理値0且つNL=論理値0なら、出力
αは値α’に一致する。もしEQ=論理値1且つNL=
論理値0なら、出力αは値MAXに一致する。もしEQ
=論理値0且つNL=論理値1なら、出力αは論理値0
にセットされる。
して値α’を受けると共にバス29,24を通してそれ
ぞれフラグNL,EQの値を受ける。セレクタ・ブロッ
ク30の出力αは下記の規則に基づいて選択される。即
ち、もしEQ=論理値0且つNL=論理値0なら、出力
αは値α’に一致する。もしEQ=論理値1且つNL=
論理値0なら、出力αは値MAXに一致する。もしEQ
=論理値0且つNL=論理値1なら、出力αは論理値0
にセットされる。
【0038】図8はこの発明に係る計算回路8によって
行われた計算の2つの例を示すグラフである。これら例
は、論議領界Uの軸上にて入力点が頂点の右側の座標に
在る場合A及び左側の座標に在る場合Bの両方で計算結
果がどんなに正しいかを示す。好都合なことには、この
発明によれば、インターフェイス13は、コントローラ
1の入力値Iを受けて記憶し、且つこの入力値Iをファ
ジイ規則に依存する順番で計算器11へ供給する。
行われた計算の2つの例を示すグラフである。これら例
は、論議領界Uの軸上にて入力点が頂点の右側の座標に
在る場合A及び左側の座標に在る場合Bの両方で計算結
果がどんなに正しいかを示す。好都合なことには、この
発明によれば、インターフェイス13は、コントローラ
1の入力値Iを受けて記憶し、且つこの入力値Iをファ
ジイ規則に依存する順番で計算器11へ供給する。
【0039】インターフェイス13は、コントローラ1
の前提部分の演算を実質的にスピードアップするのに役
立つ。インターフェイス13は、入力値CIiを一度に
1つ受け且つ復号要素31で復号した後にコントローラ
1の出力を得るのに必要な全期間中その値を記憶する。
の前提部分の演算を実質的にスピードアップするのに役
立つ。インターフェイス13は、入力値CIiを一度に
1つ受け且つ復号要素31で復号した後にコントローラ
1の出力を得るのに必要な全期間中その値を記憶する。
【0040】計算フェースでは、プログラム・メモリP
Mから到来する2進コードIに基づき、インターフェイ
ス13は計算器11へ処理されるべき入力値I1,I
2,I3及びI4を供給する。同一のコードIは記憶部
5へ送られてこれら入力の記憶語を選択する。計算器1
1中の並列性の程度は4に等しく、復号要素31はそれ
ぞれのサブブロック20へ送られるべき4つの入力変数
をバス32を通してアドレス付けなければならない。こ
の動作は、ファジイ規則に基づき4つの入力Iiと関連
付けられる信号CIiにより起こる。
Mから到来する2進コードIに基づき、インターフェイ
ス13は計算器11へ処理されるべき入力値I1,I
2,I3及びI4を供給する。同一のコードIは記憶部
5へ送られてこれら入力の記憶語を選択する。計算器1
1中の並列性の程度は4に等しく、復号要素31はそれ
ぞれのサブブロック20へ送られるべき4つの入力変数
をバス32を通してアドレス付けなければならない。こ
の動作は、ファジイ規則に基づき4つの入力Iiと関連
付けられる信号CIiにより起こる。
【0041】プログラム・メモリPM中では、記憶語は
従って、nbiビットからなり、入力変数の2進値CI
iを含み且つ復号要素31により入力変数を選択するの
に使用される第1部分と、nbfビットから成り、記憶
語(ここにはnbiビットによって同定された入力と関
連付けられるべきメンバーシップ関数FAが記憶されて
いる)のアドレスADiを含み且つ2進値CIiと一緒
に使用されて入力と比較されるべきメンバーシップ関数
FAを選択する第2部分と、nbcビットから成り、メ
ンバーシップ関数FAの右側部分及び左側部分のフラグ
ITの値(nbc=2)を含み且つ計算器11を制御す
る為に使用される第3部分と、から成る。記憶語の全サ
イズはnbi+nbf+nbcに等しい。
従って、nbiビットからなり、入力変数の2進値CI
iを含み且つ復号要素31により入力変数を選択するの
に使用される第1部分と、nbfビットから成り、記憶
語(ここにはnbiビットによって同定された入力と関
連付けられるべきメンバーシップ関数FAが記憶されて
いる)のアドレスADiを含み且つ2進値CIiと一緒
に使用されて入力と比較されるべきメンバーシップ関数
FAを選択する第2部分と、nbcビットから成り、メ
ンバーシップ関数FAの右側部分及び左側部分のフラグ
ITの値(nbc=2)を含み且つ計算器11を制御す
る為に使用される第3部分と、から成る。記憶語の全サ
イズはnbi+nbf+nbcに等しい。
【0042】考察中の例では、多くても8つの入力変数
(nbi=3)があり、その各々が8つのメンバーシッ
プ関数のうちの最大のものを有することができる。並列
性(N)=4の場合、値の計算をするには、
(nbi=3)があり、その各々が8つのメンバーシッ
プ関数のうちの最大のものを有することができる。並列
性(N)=4の場合、値の計算をするには、
【0043】 N*(nbi+nbf+nbc)=32ビット
【0044】必要である。メモリの前提部分の仕様が変
われば、その大きさは定期的に変わる。
われば、その大きさは定期的に変わる。
【0045】この発明の少なくとも1つの実施例につい
て説明したが、種々の置換、変形及び改良が当業者には
容易に思いつこう。このような置換、変形及び改良はこ
の発明の精神及び範囲内にあるとする。従って、以上の
説明は例示にすぎず限定を意味しない。この発明は特許
請求の範囲及びその均等物に規定された通り制限され
る。
て説明したが、種々の置換、変形及び改良が当業者には
容易に思いつこう。このような置換、変形及び改良はこ
の発明の精神及び範囲内にあるとする。従って、以上の
説明は例示にすぎず限定を意味しない。この発明は特許
請求の範囲及びその均等物に規定された通り制限され
る。
【図1】ファジイ・アーキテクチュアに使用可能なメン
バーシップ関数を示す概略図である。
バーシップ関数を示す概略図である。
【図2】有意義な値として記憶できるメンバーシップ関
数FAの可能な用語集合を示す図である。
数FAの可能な用語集合を示す図である。
【図3】有意義な値として記憶された図2のメンバーシ
ップ関数FAの1つを分類する論理情報を含む記憶語の
構成を示す図である。
ップ関数FAの1つを分類する論理情報を含む記憶語の
構成を示す図である。
【図4】既知技術に係るファジイ・コントローラのブロ
ック図である。
ック図である。
【図5】この発明に係る計算回路を示すブロック図であ
る。
る。
【図6】図5の計算回路中の計算器の詳しい内部構造を
示すブロック図である。
示すブロック図である。
【図7】図6の構造中のサブブロックの詳しい構造を示
すブロック図である。
すブロック図である。
【図8】この発明に係る計算回路によって行われた計算
例を示すグラフである。
例を示すグラフである。
【図9】この発明に係る計算回路中のインターフェイス
の詳しい内部構造を示すブロック図である。
の詳しい内部構造を示すブロック図である。
FA メンバーシップ関数 3 中央制御ユニット 5 記憶部 8 計算回路 9 マイクロプロセッサ 10,12,14,15,16,17,18,19
バス 11 計算器 13 インターフェイス 20 サブブロック 21 第1の比較器−減算器ブロック 25 第2の比較器−減算器ブロック 27 第3の比較器−減算器ブロック 30 セレクタ・ブロック 31 復号要素 33 メモリ
バス 11 計算器 13 インターフェイス 20 サブブロック 21 第1の比較器−減算器ブロック 25 第2の比較器−減算器ブロック 27 第3の比較器−減算器ブロック 30 セレクタ・ブロック 31 復号要素 33 メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マッシモ・アブルゼッセ イタリア国、95127 カタニア、ヴィア・ デューカ・デリ・アブルッツィ 67 (72)発明者 ビアジョ・ジャカローネ イタリア国、91100 トラパニ、ピアッツ ア・ヴ・エマヌエレ 33
Claims (34)
- 【請求項1】 ファジイ論理手順で作動するコントロー
ラ中のメンバーシップ関数が三角形又は台形の形状をし
ており且つ有限数の点で区別されたいわゆる論議領界中
に定義されると共に頂点の座標及びその両側における傾
斜によって体系化される、前記メンバーシップ関数の値
を計算する為の計算回路であって、 前記メンバーシップ関数の頂点及び少なくとも1つの傾
斜を記憶する為の記憶部、マイクロプロセッサ並びにイ
ンターフェイスを含む中央制御ユニットと、 頂点及び前記記憶部に記憶された少なくとも1つの傾斜
に基づいて前記論議領界の或る点でのメンバーシップ関
数の値を決定する為の計算器と、 を備えた計算回路。 - 【請求項2】 前記計算器に接続されたプログラム・メ
モリを更に備えた請求項1の計算回路。 - 【請求項3】 前記マイクロプロセッサと前記インター
フェイスの間で入力値に相当する2進コードを変換する
為の少なくとも1本のバスを更に備えた請求項2の計算
回路。 - 【請求項4】 前記インターフェイスと前記計算器の間
で前記論議領界に属する入力値を変換して前記メンバー
シップ関数値を決定する為の少なくとも1本のバスを更
に備えた請求項2の計算回路。 - 【請求項5】 前記マイクロプロセッサと前記計算器の
間で傾斜型セレクタの値を変換する為の少なくとも1本
のバスを更に備えた請求項2の計算回路。 - 【請求項6】 前記計算器が入力値での前記メンバーシ
ップ関数の2進値を出力する請求項2の計算回路。 - 【請求項7】 前記計算器が複数個の並列サブブロック
を含み、その各々が複数の入力及び少なくとも1つの出
力を有する請求項2の計算回路。 - 【請求項8】 各サブブロックは、 第1の比較器−減算器ブロックと、 この第1の比較器−減算器ブロックに接続された第2の
比較器−減算器ブロックと、 この第2の比較器−減算器ブロックに接続された第3の
比較器−減算器ブロックと、 この第3の比較器−減算器ブロックに接続されたセレク
タ・ブロックと、を含む請求項7の計算回路。 - 【請求項9】 前記第1の比較器−減算器ブロックは、
前記記憶部から受けた頂点座標の値と前記インターフェ
イスから受けた入力値との差(Dx)の値を決定する請求項
8の計算回路。 - 【請求項10】 前記第2の比較器−減算器ブロック
は、頂点の高さと、前記第1の比較器−減算器ブロック
から受けた差の値及び前記記憶部から受けた傾斜に基づ
いたメンバーシップ関数の縦座標との差(Dy)の値を決定
する請求項8の計算回路。 - 【請求項11】 前記第3の比較器−減算器ブロック
は、前記第2の比較器−減算器ブロックから受けた差の
値と、前記記憶部から受けた最大値との差を決定する請
求項8の計算回路。 - 【請求項12】 前記セレクタ・ブロックは、前記第3
の比較器−減算器ブロックから受けた差に基づいて入力
値での前記メンバーシップ関数の高さを決定する請求項
8の計算回路。 - 【請求項13】 前記インターフェイスは、 入力データに相当するコードを受けて変換する為の手段
と、 前記入力データの2進値を記憶するメモリと、 ファジイ論理に依存する順番で前記計算器へ前記2進値
を供給する為の手段と、を含む請求項1の計算回路。 - 【請求項14】 頂点、傾斜、入力及び最大値に基づい
てメンバーシップ関数の値を決定する為の回路であっ
て、 前記頂点と前記入力の第1の差を決定する為の第1の計
算器と、 前記傾斜及び前記第1の差に基づいて第2の差を決定す
る為の第2の計算器と、 前記第2の差及び前記最大値に基づいて前記値を決定す
る為の第3の計算器と、を備えたメンバーシップ関数値
決定回路。 - 【請求項15】 前記第1の計算器が比較器−減算器を
含む請求項14のメンバーシップ関数値決定回路。 - 【請求項16】 前記出力第2の計算器は、第1及び第
2の傾斜を受ける為の手段と、前記傾斜として前記第1
及び第2の傾斜の一方を選択するための手段とを含む請
求項14のメンバーシップ関数値決定回路。 - 【請求項17】 前記第1の計算器は、前記入力が前記
頂点より大きいか或は小さいかを示す信号を出力し、そ
して前記選択手段は、前記信号に基づいて前記第1及び
第2の傾斜を選択する請求項16のメンバーシップ関数
値決定回路。 - 【請求項18】 前記第2の計算器が乗算器−除算器を
含む請求項14のメンバーシップ関数値決定回路。 - 【請求項19】 前記第2の計算器は、タイプ信号を受
けるための手段を含み且つ前記タイプ信号に基づいて第
1の態様又は第2の態様で前記第2の差を決定する請求
項14のメンバーシップ関数値決定回路。 - 【請求項20】 前記第3の計算器は計算部分及び選択
部分を含む請求項14のメンバーシップ関数値決定回
路。 - 【請求項21】 前記計算部分は、前記最大値と前記第
2の差との第3の差を決定する請求項20のメンバーシ
ップ関数値決定回路。 - 【請求項22】 前記選択部分は、前記メンバーシップ
関数の前記値として前記第3の差、0及び前記最大値の
うちの1つを選択する請求項21のメンバーシップ関数
値決定回路。 - 【請求項23】 前記計算部分は、もし前記第3の差が
0より小さいならば零信号を出力し、そして前記選択部
分は、もし前記零信号が出力されるなら0を選択する請
求項22のメンバーシップ関数値決定回路。 - 【請求項24】 前記第1の計算器は、もし前記頂点が
前記入力に等しいならイコール信号を出力し、そして前
記選択部分は、もし前記イコール信号が出力されるなら
前記最大値を選択する請求項22のメンバーシップ関数
値決定回路。 - 【請求項25】 複数のメンバーシップ関数に対応する
複数の頂点及び傾斜を記憶する為のメモリと、 選択された頂点を前記第1の計算器へそして選択された
傾斜を前記第2の計算器へ出力する為の手段と、を更に
備えた請求項14のメンバーシップ関数値決定回路。 - 【請求項26】 複数の入力データの各々を前記論議領
界の2進値に変換する為の且つ選択された2進値を前記
入力として前記第1の計算器へ出力する為のインターフ
ェイスを更に備えた請求項14のメンバーシップ関数値
決定回路。 - 【請求項27】 複数のメンバーシップ関数の各々毎に
頂点及び少なくとも1つの傾斜を記憶する為のメモリ
と、 複数の入力を受け、これら入力の為の選択されたメンバ
ーシップ関数の値を、前記選択されたメンバーシップ関
数の各々毎に前記メモリに記憶した頂点及び少なくとも
1つの傾斜に基づいて決定する為の計算回路と、 前記値に基づいてファジイの理由付けを行う為の処理部
と、 を備えたファジイ論理プロセッサ。 - 【請求項28】 前記計算回路は、 選択されたメンバーシップ関数に対応する頂点及び少な
くとも1つの傾斜、並びに入力を受けるための手段と、 前記受けた頂点と、前記受けた入力との第1の差を決定
する為の第1の計算器と、 前記受けた傾斜及び前記第1の差に基づいて第2の差を
決定する為の第2の計算器と、 前記第2の差及び最大値に基づいて前記選択されたメン
バーシップ関数の値を決定する為の第3の計算器と、を
含む請求項27のファジイ論理プロセッサ。 - 【請求項29】 前記計算回路は複数の並列サブブロッ
クを含み、各サブブロックが或る入力に対して選択され
たメンバーシップ関数の値を決定する請求項27のファ
ジイ論理プロセッサ。 - 【請求項30】 或る入力に対してメンバーシップ関数
の値を決定する為の方法であって、 前記メンバーシップ関数の頂点及び少なくとも1つの傾
斜を記憶するステップと、 前記頂点と前記入力の第1の差を決定するステップと、 前記少なくとも1つの傾斜及び前記第1の差に基づいて
第2の差を決定するステップと、 前記第2の差及び最大値に基づいて前記選択されたメン
バーシップ関数の値を決定するステップと、を含むメン
バーシップ関数値決定方法。 - 【請求項31】 2つの傾斜が前記メンバーシップ関数
の為に記憶され、そして前記第2の決定ステップが前記
2つの傾斜の一方を選択するステップを含み、その選択
時に前記第2の差に基づく請求項30のメンバーシップ
関数値決定方法。 - 【請求項32】 前記選択ステップが前記第1の差に基
づく請求項31のメンバーシップ関数値決定方法。 - 【請求項33】 前記第2の決定ステップは、 第1の態様及び第2の態様の一方を示す信号を受けるス
テップと、 前記信号に基づいて前記第1の態様又は前記第2の態様
で前記第2の差を決定するステップと、を含む請求項3
0のメンバーシップ関数値決定方法。 - 【請求項34】 複数のメンバーシップ関数の各々の頂
点及び少なくとも1つの傾斜をメモリに記憶するステッ
プと、 選択されたメンバーシップ関数の各々に対して前記メモ
リに記憶された頂点及び少なくとも1つの傾斜に基づき
前記入力の為の前記選択されたメンバーシップ関数の値
を決定するステップと、 前記値に基づいてファジイ理由付けを行うステップと、 を含むファジイ論理理由付け方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT94830157.7 | 1994-03-31 | ||
EP94830157A EP0675430A1 (en) | 1994-03-31 | 1994-03-31 | Circuit for computing membership functions values in a fuzzy logic controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07271592A true JPH07271592A (ja) | 1995-10-20 |
Family
ID=8218416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7059214A Pending JPH07271592A (ja) | 1994-03-31 | 1995-03-17 | 計算回路、メンバーシップ関数値決定回路、ファジイ論理プロセッサ、メンバーシップ関数値決定方法、及びファジイ論理理由付け方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5615303A (ja) |
EP (1) | EP0675430A1 (ja) |
JP (1) | JPH07271592A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59509845D1 (de) * | 1994-04-29 | 2001-12-20 | Infineon Technologies Ag | Verfahren zur fuzzifizierung von an eingängen eines fuzzy-prozessors anliegenden eingangssignalen unter verwendung von eingangszugehörigkeitsfunktionen |
EP0684550B1 (en) * | 1994-05-23 | 2003-03-26 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Method for parallel processing of fuzzy logic inference rules and corresponding circuit architecture |
DE69521027T2 (de) | 1995-03-28 | 2001-09-06 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Verfahren zur Speicherung von Zugehörigkeitsfunktionen und verwandte Schaltung zum Berechnen vom Zugehörigkeitsgrad der Vorbedingungen von Fuzzy-Regeln |
US6430544B1 (en) | 1998-08-11 | 2002-08-06 | Ronald Childress | Single variable priority constraint fuzzy control system |
IT1310756B1 (it) * | 1999-11-30 | 2002-02-22 | St Microelectronics Srl | Circuito del calcolo delle operazioni logiche di unione edintersezione fuzzy. |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3936503A1 (de) * | 1988-11-04 | 1990-05-10 | Olympus Optical Co | Digitales verschwommen-folgerungssystem |
US5343553A (en) * | 1988-11-04 | 1994-08-30 | Olympus Optical Co., Ltd. | Digital fuzzy inference system using logic circuits |
JPH0690668B2 (ja) * | 1989-10-20 | 1994-11-14 | 三菱電機株式会社 | ファジイ演算装置 |
US5295229A (en) * | 1992-06-17 | 1994-03-15 | Motorola, Inc. | Circuit and method for determining membership in a set during a fuzzy logic operation |
JPH06110696A (ja) * | 1992-09-29 | 1994-04-22 | Nippon Motorola Ltd | ファジイ推論のグレード演算回路 |
-
1994
- 1994-03-31 EP EP94830157A patent/EP0675430A1/en not_active Withdrawn
-
1995
- 1995-03-17 JP JP7059214A patent/JPH07271592A/ja active Pending
- 1995-03-21 US US08/408,058 patent/US5615303A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0675430A1 (en) | 1995-10-04 |
US5615303A (en) | 1997-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109919311B (zh) | 生成指令序列的方法、执行神经网络运算的方法和装置 | |
US5608887A (en) | Method of processing data strings | |
EP0675432A1 (en) | A method for performing a fuzzy logic operation and data processor for implementing the same | |
WO1998025201A1 (en) | Method and apparatus for selecting a rounding mode for a numeric operation | |
CN110799957A (zh) | 具有元数据致动的条件图执行的处理核心 | |
JPH06309177A (ja) | マイクロコンピュータ | |
JPH09294069A (ja) | プログラマブルlsiおよびその演算方法 | |
JP3207299B2 (ja) | ファジールール評価操作を行なうためにデジタルデータプロセッサを動作させる方法 | |
JPH0877221A (ja) | 消費電力を低減する有限状態マシンを設計するシステム及び方法 | |
US6424958B1 (en) | Coding and storing method for fuzzy logic rules and circuit architecture for processing such rules | |
JPH07271592A (ja) | 計算回路、メンバーシップ関数値決定回路、ファジイ論理プロセッサ、メンバーシップ関数値決定方法、及びファジイ論理理由付け方法 | |
EP3798929A1 (en) | Information processing apparatus, information processing method, and information processing program | |
JP2634994B2 (ja) | ファジィ論理電子制御器及びそのメモリ動作方法 | |
US5574826A (en) | Memory organization method for a fuzzy logic controller and corresponding device | |
US5764854A (en) | Data processor for performing a fuzzy logic weighting function and method therefor | |
JPH07152569A (ja) | 電子コントローラの入力部及びメモリ、並びに所属関係関数値発生方法及び所属関係関数記憶且つ取り出し方法 | |
JPH07271593A (ja) | メンバーシップ関数の記憶方法及びメモリ・デバイス | |
JP7036224B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JPH06110696A (ja) | ファジイ推論のグレード演算回路 | |
US5778149A (en) | Defuzzification device for a high-resolution fuzzy logic controller | |
JPH07105013A (ja) | レジスタ割り付け方式 | |
US5671332A (en) | Data processing system for performing efficient fuzzy logic operations and method therefor | |
JP2506175B2 (ja) | ファジィ処理装置におけるル―ル評価装置 | |
US6862584B2 (en) | Logical fuzzy union and intersection operation calculation circuit | |
US6892188B2 (en) | Method for processing fuzzy inferences and corresponding processing structure |