JPH07264002A - Integration circuit - Google Patents
Integration circuitInfo
- Publication number
- JPH07264002A JPH07264002A JP4966294A JP4966294A JPH07264002A JP H07264002 A JPH07264002 A JP H07264002A JP 4966294 A JP4966294 A JP 4966294A JP 4966294 A JP4966294 A JP 4966294A JP H07264002 A JPH07264002 A JP H07264002A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switch
- full
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は積分回路に関するもので
あり、入力信号からの平均値の検出等に用いられる積分
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrating circuit, and more particularly to an integrating circuit used for detecting an average value from an input signal.
【0002】[0002]
【従来の技術】一般に、積分回路としては、図8に示す
ように抵抗81とコンデンサ82から成るローパスフィ
ルタが用いられることが多い。今、この積分回路の入力
端子80に図9(a)に示すような全波整流された正弦
波信号が与えられた場合、その出力端子83には、図
(b)に示すような出力電圧が生じる。この出力電圧は
入力信号の半波ごとに徐々に上昇していって検波電圧E
に至る。2. Description of the Related Art Generally, as an integrating circuit, a low pass filter including a resistor 81 and a capacitor 82 is often used as shown in FIG. When a full-wave rectified sine wave signal as shown in FIG. 9A is applied to the input terminal 80 of this integrator circuit, its output terminal 83 has an output voltage as shown in FIG. 9B. Occurs. This output voltage gradually increases with each half-wave of the input signal, and the detected voltage E
Leading to.
【0003】[0003]
【発明が解決しようとする課題】上記従来例では、抵抗
81とコンデンサ82による時定数で検波スピードが設
定され、所定の電圧Eに至るまで時間がかかり過ぎると
いう欠点がある。従って、このような積分回路の検波出
力を更にA/D変換してディジタル処理するような場合
に、少なくとも積分回路の時定数分だけ処理時間が長く
なり、高速の信号処理が実現できないという問題が生じ
る。In the above-mentioned conventional example, the detection speed is set by the time constant of the resistor 81 and the capacitor 82, and it takes a long time to reach the predetermined voltage E. Therefore, when the detection output of such an integrator circuit is further A / D converted and digitally processed, the processing time becomes longer by at least the time constant of the integrator circuit, and high-speed signal processing cannot be realized. Occurs.
【0004】本発明はこのような点に鑑みなされたもの
であって、積分検波時間を短縮した積分回路を提供する
ことを目的とする。The present invention has been made in view of the above points, and an object thereof is to provide an integrating circuit in which the integral detection time is shortened.
【0005】[0005]
【課題を解決するための手段】上記目的を達成する本発
明の積分回路は、全波整流された交流信号を少なくとも
1周期分の短い時間だけ通過させる通過回路を含み、該
通過回路の出力を積分部で積分するようにしている。こ
の場合、積分部は、第1入力端が基準電圧に接続された
オペレーションアンプと、該オペレーションアンプの第
2入力端と前記通過回路の出力端間に接続された抵抗
と、前記オペレーションアンプの出力端と前記第2入力
端間に接続されたコンデンサとから形成するとよい。ま
た、積分部は、抵抗とコンデンサとから形成することも
できる。尚、前記通過回路は全波整流信号路に挿入され
たスイッチと、全波整流信号に基づいて前記スイッチを
駆動するためのタイミング信号を発生する回路とから成
る。An integrating circuit of the present invention which achieves the above object includes a pass circuit for passing a full-wave rectified AC signal for a short time of at least one cycle, and an output of the pass circuit. The integration section is designed to integrate. In this case, the integrating unit includes an operational amplifier having a first input terminal connected to the reference voltage, a resistor connected between the second input terminal of the operational amplifier and the output terminal of the passing circuit, and an output of the operational amplifier. And a capacitor connected between the end and the second input end. Also, the integrating section can be formed of a resistor and a capacitor. The passing circuit includes a switch inserted in the full-wave rectified signal path and a circuit that generates a timing signal for driving the switch based on the full-wave rectified signal.
【0006】[0006]
【作用】このような構成によると、積分時間は所定の短
かい時間に限定される。そして、特に請求項2のような
構成によるときには、交流信号の例えば1周期分の時間
だけで上記従来例で長時間かけて得られていた検波電圧
を得ることができる。With this structure, the integration time is limited to a predetermined short time. Then, particularly in the case of the structure as claimed in claim 2, the detection voltage obtained for a long time in the above-mentioned conventional example can be obtained only for a period of one cycle of the AC signal.
【0007】また、請求項3の構成によるときは、例え
ば1周期の時間で上記電圧Eは得られず、その途中の電
圧が得られるだけであるが、これは、2つの交流信号の
検波出力(それぞれ別個に設けた2つの積分回路の検波
出力)を比較する場合に用いたり、又は、基準電圧と比
較するような場合には有効である。According to the third aspect of the invention, the voltage E is not obtained in, for example, one cycle time, and only the voltage in the middle is obtained. This is the detection output of two AC signals. It is effective when it is used to compare (detection outputs of two separately provided integration circuits) or when it is compared with a reference voltage.
【0008】[0008]
【実施例】以下、図面に示した実施例について説明す
る。図1において、1は交流信号Sの入力端子であり、
2は入力の交流信号Sを全波整流する整流回路、3は交
流信号Sを入力し、その交流信号Sの1周期Tに対応す
るスイッチ駆動パルスP2を出力するタイミング発生回
路である。このタイミング発生回路3は交流信号の整流
動作タイミングを図る整流タイミングパルスP1も出力
する。整流タイミングパルスP1は整流回路2へ与えら
れ、スイッチ駆動パルスP2はスイッチ4へ与えられ
る。スイッチ4はスイッチ駆動パルスP2の期間のみO
Nとなって整流回路2からの全波整流信号を1周期分だ
け通過させる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments shown in the drawings will be described below. In FIG. 1, 1 is an input terminal for the AC signal S,
Reference numeral 2 is a rectifying circuit for full-wave rectifying the input AC signal S, and 3 is a timing generation circuit for receiving the AC signal S and outputting a switch drive pulse P 2 corresponding to one cycle T of the AC signal S. The timing generation circuit 3 also outputs a rectification timing pulse P 1 for timing the rectification operation of the AC signal. The rectification timing pulse P 1 is given to the rectification circuit 2, and the switch driving pulse P 2 is given to the switch 4. The switch 4 is O only during the period of the switch drive pulse P 2.
It becomes N, and the full-wave rectified signal from the rectifier circuit 2 is passed for one cycle.
【0009】5は積分部である。この積分部5の具体例
を図2と図3にそれぞれ示す。図2では、オペレーショ
ンアンプ7と、そのオペレーションアンプ7の反転入力
端子に接続された抵抗Rと、反転入力端子と出力端子6
との間に接続されたコンデンサCとから成っている。オ
ペレーションアンプ7の非反転端子はグランドに接続さ
れる。Reference numeral 5 is an integrating unit. Specific examples of the integrating unit 5 are shown in FIGS. 2 and 3, respectively. In FIG. 2, the operational amplifier 7, the resistor R connected to the inverting input terminal of the operational amplifier 7, the inverting input terminal and the output terminal 6 are included.
And a capacitor C connected between and. The non-inverting terminal of the operational amplifier 7 is connected to the ground.
【0010】図2において、全波整流された交流信号S
1はスイッチ4によって1周期分だけ取り出され、抵抗
Rを通してオペレーションアンプ7の反転端子へ導かれ
る。この回路では、コンデンサCは負の半波の入力ごと
に、電流iによって充電される。この充電動作の様子を
図4に示す。図4において、(a)は入力される1周期
分の交流信号であり、(b)は出力端子6の電圧を示し
ている。交流信号の2つの半波によって積分出力は電圧
Eになる。In FIG. 2, full-wave rectified AC signal S
1 is taken out by the switch 4 for one cycle, and is led to the inverting terminal of the operational amplifier 7 through the resistor R. In this circuit, the capacitor C is charged by the current i for each negative half-wave input. The state of this charging operation is shown in FIG. In FIG. 4, (a) shows an input AC signal for one cycle, and (b) shows the voltage of the output terminal 6. The two half waves of the AC signal cause the integrated output to be the voltage E.
【0011】次に、図3の実施例では積分部5は抵抗R
1とコンデンサC1とから成るローパスフィルタで構成
されており、この意味では図8の従来例と同じである
が、その従来例と決定的に相違しているのは、全波整流
信号がスイッチを経て1周期分だけ与えられるので、積
分回路の時定数が従来例に比べて大幅に小さくてよいと
いう点である。Next, in the embodiment shown in FIG.
1 and a capacitor C1 and is the same as the conventional example of FIG. 8 in this sense, but the main difference is that the full-wave rectified signal switches the switch. Since it is given for one cycle after that, the time constant of the integrating circuit can be significantly smaller than that of the conventional example.
【0012】図3の積分動作は図5に示されている。こ
の場合、同図(a)に示す2つの半波だけでは、積分出
力は電圧E1までしか上昇せず、電圧Eには至らない。
従って、この図3の場合は、電圧Eを出力するのには用
いずに、積分出力E1を所定の基準電圧と比較したりす
る場合に用いるのが有効である。また、図6に示すよう
に積分回路9a、9bを2つ用意し、2つの交流信号の
積分出力をコンパレータ10で比較したり、差をとった
りすることに用いると有効である。The integration operation of FIG. 3 is shown in FIG. In this case, the integrated output rises only to the voltage E 1 and does not reach the voltage E with only two half waves shown in FIG.
Therefore, in the case of FIG. 3, it is effective to use it not for outputting the voltage E but for comparing the integrated output E 1 with a predetermined reference voltage. Further, as shown in FIG. 6, it is effective to prepare two integrating circuits 9a and 9b and use them for comparing the integrated outputs of the two AC signals with the comparator 10 and for taking a difference.
【0013】積分部5が、図2や図3のように構成され
ていることに拘わらず、本実施例の積分回路によれば、
積分検波時間が短かくなるという長所がある。従って、
積分検波出力をA/D変換してディジタル処理するよう
な場合、そのディジタル処理が早くスタートでき、全体
として信号処理の高速化が図れる。According to the integrating circuit of this embodiment, the integrating unit 5 is constructed as shown in FIG. 2 and FIG.
It has an advantage that the integral detection time becomes short. Therefore,
When the integrated detection output is A / D converted and digitally processed, the digital processing can be started quickly, and the signal processing can be speeded up as a whole.
【0014】尚、上記実施例では、スイッチ4を動作さ
せる時間を1周期としたが、例えば2周期であってもよ
い。ただし、1周期よりも短かくすることは避けるのが
望ましい。例えば、1/2周期にとった場合、図7のよ
うに交流信号がもともと最初の半波の振幅が大きく、次
の半波(点線で示す)の振幅が小さいと、全波整流した
とき、当然のことながら、第1半波と第2半波で大きさ
が異なるので、半波だけを積分すると、正しい積分検波
がなされないからである。In the above embodiment, the period for operating the switch 4 is one cycle, but it may be two cycles, for example. However, it is desirable to avoid making it shorter than one cycle. For example, in the case of 1/2 cycle, when the amplitude of the first half wave of the AC signal is originally large and the amplitude of the next half wave (shown by the dotted line) is small as shown in FIG. 7, when full-wave rectification is performed, As a matter of course, since the magnitudes of the first half wave and the second half wave are different, if the half wave is integrated, correct integral detection cannot be performed.
【0015】上記実施例では、入力の交流信号として正
弦波信号を示しているが、このような正弦波信号に限る
必要はなく他の種類の交流信号であってもよい。In the above embodiment, a sine wave signal is shown as the input AC signal, but it is not limited to such a sine wave signal and other kinds of AC signals may be used.
【0016】[0016]
【発明の効果】以上説明したように本発明によれば、積
分検波時間が短縮されるという効果がある。従って、積
分検波出力を使って信号処理を行なう場合、その信号処
理を早く開始することができ、信号処理の高速化が図れ
る。As described above, according to the present invention, there is an effect that the integral detection time is shortened. Therefore, when the signal processing is performed using the integrated detection output, the signal processing can be started earlier, and the signal processing can be speeded up.
【図1】本発明を実施した積分回路のブロック回路図。FIG. 1 is a block circuit diagram of an integrating circuit embodying the present invention.
【図2】その積分部の第1具体例を示す回路図。FIG. 2 is a circuit diagram showing a first specific example of the integrating unit.
【図3】同じく積分部の第2具体例を示す回路図。FIG. 3 is a circuit diagram showing a second specific example of the integrating unit.
【図4】図2の動作を説明する為の信号波形図。FIG. 4 is a signal waveform diagram for explaining the operation of FIG.
【図5】図3の動作を説明するための信号波形図。5 is a signal waveform diagram for explaining the operation of FIG.
【図6】図3の回路を用いた用途例を示す図。6 is a diagram showing an application example using the circuit of FIG.
【図7】スイッチの動作タイミング時間について説明す
る図。FIG. 7 is a diagram illustrating a switch operation timing time.
【図8】従来例の積分回路を示す回路図。FIG. 8 is a circuit diagram showing a conventional integrating circuit.
【図9】その動作説明図。FIG. 9 is an operation explanatory diagram thereof.
2 整流回路 3 タイミング発生回路 4 スイッチ 5 積分部 7 オペレーションアンプ R 抵抗 C コンデンサ S 交流信号 S1 全波整流した交流信号2 Rectifier circuit 3 Timing generator circuit 4 Switch 5 Integrator 7 Operation amplifier R Resistor C Capacitor S AC signal S 1 Full-wave rectified AC signal
Claims (4)
期分の短い時間だけ通過させる通過回路を含み、該通過
回路の出力を積分部で積分するようにしたことを特徴と
する積分回路。1. An integrating circuit including a pass circuit for passing a full-wave rectified AC signal for a short time of at least one cycle, and an output of the pass circuit is integrated by an integrating section.
続されたオペレーションアンプと、該オペレーションア
ンプの第2入力端と前記通過回路の出力端間に接続され
た抵抗と、前記オペレーションアンプの出力端と前記第
2入力端間に接続されたコンデンサとから成っている請
求項1に記載の積分回路。2. The integrating unit includes an operation amplifier having a first input terminal connected to a reference voltage, a resistor connected between a second input terminal of the operation amplifier and an output terminal of the passing circuit, and the operation unit. The integrating circuit according to claim 1, comprising an output terminal of an amplifier and a capacitor connected between the second input terminal.
っている請求項1に記載の積分回路。3. The integrating circuit according to claim 1, wherein the integrator comprises a resistor and a capacitor.
たスイッチと、全波整流信号に基づいて前記スイッチを
駆動するためのタイミング信号を発生する回路とから成
る請求項1乃至請求項3のいずれかに記載の積分回路。4. The pass circuit comprises a switch inserted in the full-wave rectified signal path, and a circuit for generating a timing signal for driving the switch based on the full-wave rectified signal. 3. The integrating circuit according to any one of 3 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4966294A JPH07264002A (en) | 1994-03-22 | 1994-03-22 | Integration circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4966294A JPH07264002A (en) | 1994-03-22 | 1994-03-22 | Integration circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07264002A true JPH07264002A (en) | 1995-10-13 |
Family
ID=12837399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4966294A Pending JPH07264002A (en) | 1994-03-22 | 1994-03-22 | Integration circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07264002A (en) |
-
1994
- 1994-03-22 JP JP4966294A patent/JPH07264002A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960007071A (en) | Discharge state detection device of electric discharge machine | |
JPH08210874A (en) | Method and device for detecting disconnection of resolver | |
JP2003198393A (en) | Noise removing circuit | |
JPH07264002A (en) | Integration circuit | |
JPH11142448A (en) | Phase difference detection circuit | |
JPS5829273A (en) | Noise detecting circuit for diode | |
JPH0566235A (en) | Peak holding circuit, peak detecting circuit and peak-position detecting circuit | |
JP3881450B2 (en) | Timing detection circuit and amplitude detection circuit | |
JPH0640474Y2 (en) | Speed detector | |
JPH0213095Y2 (en) | ||
US20060043907A1 (en) | Circuit arrangement for producing a control signal for the purpose of dimming at least one lamp | |
JPH05227452A (en) | Synchronization separation circuit | |
KR960003562B1 (en) | Demodulator system | |
JP2658527B2 (en) | Power failure detection circuit | |
JPS5941144B2 (en) | Current imbalance detection device | |
KR20010077121A (en) | method and apparatus for protecting of power circuit | |
JPH0875803A (en) | Voltage fall detection trigger generation device | |
KR19990021652A (en) | Abnormal voltage detection circuit of electric vehicle | |
JPH11206180A (en) | Pulse-signal sensor and rotor-position sensor using the same in motor | |
JPH04249774A (en) | Signal detection circuit | |
JPH02307072A (en) | Frequency decision circuit | |
JPH01181219A (en) | Reception pulse detection circuit | |
JPH0646198B2 (en) | Level detection circuit | |
JPH0982211A (en) | Method and circuit for measuring fuse characteristic | |
JPH0353875B2 (en) |