JPH07263990A - Logarithmic amplifier - Google Patents

Logarithmic amplifier

Info

Publication number
JPH07263990A
JPH07263990A JP6051636A JP5163694A JPH07263990A JP H07263990 A JPH07263990 A JP H07263990A JP 6051636 A JP6051636 A JP 6051636A JP 5163694 A JP5163694 A JP 5163694A JP H07263990 A JPH07263990 A JP H07263990A
Authority
JP
Japan
Prior art keywords
signal
logarithmic
output
logarithmic amplifier
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6051636A
Other languages
Japanese (ja)
Inventor
Yoshitaka Okitsu
義高 沖津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6051636A priority Critical patent/JPH07263990A/en
Publication of JPH07263990A publication Critical patent/JPH07263990A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To provide the logarithmic amplifier which is equipped with a wide dynamic range and improves linearity. CONSTITUTION:An attenuator is inserted to one of two systems of an input signal, mutual signal levels are made different, and logarithmic transformation and A/D conversion is executed. A level switching point VL of both the signals is set by a reference voltage Vref. A switching signal 14 is outputted from an adder 7 near a saturation point based on the level switching point VL at a logarithmic amplifier (1)1 in a low level area. Corresponding to this signal 14, a hold circuit 8 holds the output signal of an A/ D converter (1)2, and the signal systems are switched to a logarithmic amplifier (2)5 by switchers (1)9 and (2)10. A synthesizer 11 synthesizes and outputs both the signals. The output signal is converted to an analog signal and outputted by a D/A converter 12. Since the signals at low and high levels are digitally synthetically joined, no synthetic distortion is generated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、対数増幅装置に関し、
特に、ダイナミックレンジの広い対数増幅装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logarithmic amplifier,
In particular, it relates to a logarithmic amplifier having a wide dynamic range.

【0002】[0002]

【従来の技術】従来の対数増幅装置の回路例は、図4に
示すように、LOG(1)301、減衰器302、LOG
(2)303およびアナログ合成器304を有して構成さ
れている。この対数増幅装置において、LOG(1)30
1とLOG(2)303は、同じ入対出力特性を持った対
数増幅器である。これら2つの対数増幅器LOG(1)3
01、LOG(2)303のうちの一方に減衰器302を
入れ、入力信号レベルに対する動作開始レベルをシフト
させる。この二つの対数増幅器の出力をアナログ合成し
一の出力とすることにより、等価的に一つの対数増幅器
により構成した場合よりも広いダイナミックレンジ特性
を得ている。
2. Description of the Related Art As shown in FIG. 4, a circuit example of a conventional logarithmic amplifying device includes a LOG (1) 301, an attenuator 302, and a LOG
(2) It comprises 303 and an analog synthesizer 304. In this logarithmic amplifier, LOG (1) 30
1 and LOG (2) 303 are logarithmic amplifiers having the same input-output characteristics. These two logarithmic amplifiers LOG (1) 3
The attenuator 302 is inserted into one of 01 and LOG (2) 303 to shift the operation start level with respect to the input signal level. By analog-synthesizing the outputs of these two logarithmic amplifiers to form one output, a wider dynamic range characteristic than that obtained by equivalently using one logarithmic amplifier is obtained.

【0003】図5において、入力レベルの低領域におい
ては合成ログ出力電圧はLOG(1)の出力により支配さ
れ、入力レベルの中領域においてはLOG(1)301の
出力電圧は飽和領域に達し、代わってLOG(2)303
の出力が立ち上がる。入力レベルの大領域においてはL
OG(1)301の出力は完全に飽和し、このLOG(1)3
01の飽和電圧とLOG(2)303の出力電圧とが合成
され出力される。
In FIG. 5, in the low input level region, the combined log output voltage is dominated by the output of LOG (1), in the middle region of the input level, the output voltage of LOG (1) 301 reaches the saturation region, LOG (2) 303 instead
Output rises. L in the large area of input level
The output of OG (1) 301 is completely saturated, and this LOG (1) 3
The saturation voltage of 01 and the output voltage of LOG (2) 303 are combined and output.

【0004】上記従来技術に関連する例として、特開平
3−94521号に記載の発明は、n個の対数増幅器と
2個のアナログマルチプレクサと2個のA/D変換器と
により1の出力信号と1のコントロール出力とを構成し
ている。
As an example related to the above-mentioned prior art, the invention described in Japanese Patent Laid-Open No. 3-94521 discloses an output signal of 1 by n logarithmic amplifiers, 2 analog multiplexers and 2 A / D converters. And 1 control output.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の対数増幅装置では、領域毎に増幅した信号をアナロ
グで合成しているため、合成点の周辺領域に歪の発生を
妨げ得ない。上記図の中領域の合成切換り点401にお
いて、LOG(1)301の飽和出力とLOG(2)303の
立ち上り出力が合成されるため、両特性の乱れによる合
成歪みが生じる。また、これら2つの対数増幅器の利得
のばらつきも、合成歪みの原因となる。この従来のアナ
ログ合成による対数増幅装置では、上記の様に合成歪み
が生じ、リニアリティの改善が困難である問題を伴う。
However, in the above-mentioned conventional logarithmic amplification device, since the signals amplified for each region are combined in analog, the generation of distortion cannot be prevented in the peripheral region of the combining point. At the combination switching point 401 in the middle area of the above figure, the saturation output of LOG (1) 301 and the rising output of LOG (2) 303 are combined, and therefore, synthetic distortion due to disturbance of both characteristics occurs. Further, variations in the gains of these two logarithmic amplifiers also cause synthetic distortion. In the conventional logarithmic amplification device by analog synthesis, the synthesis distortion occurs as described above, and it is difficult to improve the linearity.

【0006】本発明は、このような従来の問題を解決
し、広いダイナミックレンジを有し且つリニアリティの
優れた対数増幅装置を提供することを目的とする。
It is an object of the present invention to solve the above conventional problems and provide a logarithmic amplifier having a wide dynamic range and excellent linearity.

【0007】[0007]

【課題を解決するための手段】かかる目的を達成するた
め、本発明の対数増幅装置は、入力信号の信号レベルを
異なる複数のレベルに変換し各々を対数増幅し、増幅し
た信号を一の信号に合成して出力する対数増幅装置であ
り、対数増幅した信号の各々をデジタル信号に変換する
A/D変換手段と、A/D変換手段により変換されたデ
ジタル信号を信号レベルの大きさの順位に基づいて合成
を行う合成手段とを備えることを特徴としている。
In order to achieve the above object, a logarithmic amplification device of the present invention converts a signal level of an input signal into a plurality of different levels, performs logarithmic amplification of each level, and outputs the amplified signal as one signal. A logarithmic amplification device for synthesizing and outputting to each other, A / D conversion means for converting each logarithmically amplified signal into a digital signal, and a digital signal converted by the A / D conversion means in order of magnitude of signal level And a synthesizing means for synthesizing based on the above.

【0008】また、合成手段は、デジタル信号を記憶す
るホールド手段を有し、信号レベルの下位の対数増幅手
段の出力信号のデジタル信号をホールド手段により記憶
し、記憶したデジタル信号値から対数増幅手段の1段上
位の信号レベルの対数増幅器の出力信号へ継続して合成
を行うとよい。
Further, the synthesizing means has a holding means for storing the digital signal, the digital signal of the output signal of the logarithmic amplifying means having a lower signal level is stored by the holding means, and the logarithmic amplifying means is stored from the stored digital signal value. It is preferable that the output signal of the logarithmic amplifier having a signal level one step higher than the above is continuously combined.

【0009】更に、対数増幅装置はD/A変換手段を有
し、合成手段により合成された出力信号をアナログ信号
に変換するとよい。
Further, the logarithmic amplification device preferably has D / A conversion means and converts the output signal combined by the combining means into an analog signal.

【0010】[0010]

【作用】本発明の対数増幅装置によれば、対数増幅した
信号の各々をデジタル信号に変換し、A/D変換された
デジタル信号を信号レベルの大きさの順位に基づいて合
成を行う。よって、別々に増幅された信号を、1の連続
した信号とすることができ、リニアリティの優れた信号
を得られる。
According to the logarithmic amplifier of the present invention, each of the logarithmically amplified signals is converted into a digital signal, and the A / D-converted digital signals are combined based on the order of the magnitude of the signal level. Therefore, the separately amplified signals can be made into one continuous signal, and a signal with excellent linearity can be obtained.

【0011】[0011]

【実施例】次に添付図面を参照して本発明による対数増
幅装置の実施例を詳細に説明する。図1を参照すると本
発明の対数増幅装置の一実施例が示されている。
Embodiments of the logarithmic amplification device according to the present invention will now be described in detail with reference to the accompanying drawings. Referring to FIG. 1, there is shown one embodiment of the logarithmic amplification device of the present invention.

【0012】図1は本発明の一実施例の対数増幅装置の
系統を回路構成ブロック図として表し、図2は図1の対
数増幅装置の入対出力特性を示す。また、図3には他の
実施例を示している。
FIG. 1 shows a system of a logarithmic amplifier according to an embodiment of the present invention as a circuit configuration block diagram, and FIG. 2 shows input-output characteristics of the logarithmic amplifier of FIG. Further, FIG. 3 shows another embodiment.

【0013】図1に示した対数増幅装置の実施例は、2
つの増幅およびデジタル信号変換系統、切換・合成器3
およびD/A変換器12とにより構成される。
The embodiment of the logarithmic amplification device shown in FIG.
One amplification and digital signal conversion system, switching / combiner 3
And a D / A converter 12.

【0014】一方の増幅およびデジタル信号変換系統
は、LOG(1)1およびA/D変換器(1)2により構成さ
れ低領域の入力信号を増幅する。また、他方の増幅およ
びデジタル信号変換系統は、減衰器4、LOG(2)5お
よびA/D変換器(2)6により構成され大領域の入力信
号を増幅する。これらの構成部のLOG(1)1およびL
OG(2)5は対数増幅器であり、A/D変換器(1)2およ
びA/D変換器(2)6はアナログ信号からデジタル信号
への信号変換器である。減衰器4は、アナログ入力信号
の信号レベルを縮小する回路部であり、一般的には温度
特性の良い抵抗器により構成する。
One amplification and digital signal conversion system is composed of a LOG (1) 1 and an A / D converter (1) 2 and amplifies an input signal in a low region. The other amplification and digital signal conversion system is composed of an attenuator 4, a LOG (2) 5 and an A / D converter (2) 6 and amplifies a large area input signal. LOG (1) 1 and L of these components
The OG (2) 5 is a logarithmic amplifier, and the A / D converter (1) 2 and the A / D converter (2) 6 are signal converters from analog signals to digital signals. The attenuator 4 is a circuit unit that reduces the signal level of the analog input signal, and is generally composed of a resistor having good temperature characteristics.

【0015】切換・合成器3は、上記の2系統のデジタ
ル信号を1系統の信号とする回路部である。この目的の
ため、2つの入力信号端子と1つの入力信号に所定の基
準値Vref13を加算するための入力端子と1の信号の
出力端子を有している。切換・合成器3の一方の入力信
号端子は、ホールド回路8の入力端子および切換器(1)
9の一方の入力端子と接続され、ホールド回路8の出力
端子は切換器(1)9の他方の入力端子と接続される。
The switching / combining unit 3 is a circuit section which converts the above-mentioned two digital signals into one system signal. For this purpose, it has two input signal terminals, an input terminal for adding a predetermined reference value Vref13 to one input signal, and an output terminal for one signal. One input signal terminal of the switching / combining device 3 is connected to the input terminal of the hold circuit 8 and the switching device (1).
9 is connected to one input terminal, and the output terminal of the hold circuit 8 is connected to the other input terminal of the switch (1) 9.

【0016】また切換・合成器3の他方の入力信号端子
は加算器7の一方の入力端子と接続される。また、基準
値Vref13を入力するための入力端子は加算器7の他
方の入力端子と接続される。加算器7の出力データの信
号端子は切換器(2)10の一方の入力端子と接続され
る。また、加算器7は加算されるデータの出力値が所定
の値以上となった場合にフラグを出力する。この出力信
号は切換信号14とされ、ホールド回路8、切換器(1)
9および切換器(2)10の制御端子へ接続される。切換
器(2)10の他方の入力端子へは、“0”電位値の信号
が入力される。
The other input signal terminal of the switch / combiner 3 is connected to one input terminal of the adder 7. The input terminal for inputting the reference value Vref13 is connected to the other input terminal of the adder 7. The signal terminal of the output data of the adder 7 is connected to one input terminal of the switch (2) 10. Further, the adder 7 outputs a flag when the output value of the data to be added becomes a predetermined value or more. This output signal is used as the switching signal 14, and the hold circuit 8 and the switching device (1)
9 and the control terminal of the switch (2) 10. A signal of “0” potential value is input to the other input terminal of the switch (2) 10.

【0017】2入力1出力のライン切換器である切換器
(1)9および切換器(2)10の各々の出力端子は、合成器
11の入力端子と接続され、合成器11の出力端子は切
換・合成器3の出力端子と接続される。切換・合成器3
の出力端子は、D/A変換器12のデジタル信号入力端
子と接続される。D/A変換器12のアナログ出力信号
は、対数増幅装置の出力信号とされる。
A switch which is a 2-input 1-output line switch
The output terminals of (1) 9 and the switch (2) 10 are connected to the input terminals of the combiner 11, and the output terminals of the combiner 11 are connected to the output terminals of the switch / combiner 3. Switching / combiner 3
The output terminal of is connected to the digital signal input terminal of the D / A converter 12. The analog output signal of the D / A converter 12 is used as the output signal of the logarithmic amplifier.

【0018】上記の各回路部で構成される切換・合成器
3において、ホールド回路8はデジタル信号の一時記憶
回路であり、例えばRAMにより構成される。ホールド
のタイミングは加算器7から出力される切換信号14に
基づいて行われ、ホールドされたデジタル信号は、切換
器9の一方の信号入力端子へ出力される。切換器9は、
ホールド回路8から出力されたホールド信号と非ホール
ドのリアルな信号とを選択的に切り換えて何れか一の信
号を出力する。
In the switching / combining unit 3 composed of the above-mentioned respective circuit parts, the hold circuit 8 is a temporary storage circuit for digital signals and is composed of, for example, a RAM. The holding timing is performed based on the switching signal 14 output from the adder 7, and the held digital signal is output to one signal input terminal of the switching device 9. The switch 9 is
The hold signal output from the hold circuit 8 and the non-hold real signal are selectively switched to output any one of the signals.

【0019】加算器7は、大領域の対数増幅された信号
のレベルをシフトさせ、所定の値と比較し、切換信号1
4を出力する回路部である。このシフトおよび比較を行
うために基準電圧Vref13が入力される。加算器7へ
入力された大領域の対数増幅信号が基準電圧Vrefに達
した場合に、上記の切換信号14をフラグとして出力す
る。このフラグは、ホールド回路8のホールドタイミン
グ入力端子、切換器(1)9および切換器(2)10の切換駆
動端子間が並列接続される。よって、ホールド回路8、
切換器(1)9および切換器(2)10は、各々のタイミング
を同一とした動作をする。
The adder 7 shifts the level of the logarithmically amplified signal in the large area, compares it with a predetermined value, and outputs the switching signal 1
4 is a circuit unit that outputs 4. The reference voltage Vref13 is input to perform this shift and comparison. When the large-area logarithmic amplified signal input to the adder 7 reaches the reference voltage Vref, the switching signal 14 is output as a flag. This flag is connected in parallel between the hold timing input terminal of the hold circuit 8 and the switching drive terminals of the switch (1) 9 and the switch (2) 10. Therefore, the hold circuit 8,
The switch (1) 9 and the switch (2) 10 operate at the same timing.

【0020】次に図2に基づいて本実施例の対数増幅装
置の入対出力特性を説明する。
Next, the input-output characteristics of the logarithmic amplifier of this embodiment will be described with reference to FIG.

【0021】図2の各波形において、一点鎖線で示した
波形111がLOG(1)1、点線で示した波形112が
LOG(2)5、実線で示した波形11がD/A変換器1
2の各々の出力波形である。
In each of the waveforms of FIG. 2, the waveform 111 shown by the alternate long and short dash line is LOG (1) 1, the waveform 112 shown by the dotted line is LOG (2) 5, and the waveform 11 shown by the solid line is D / A converter 1.
2 is each output waveform.

【0022】図2中の記号において、記号VHは合成波
形11の接合点の電圧値であり、記号VLはその負の値
が基準電圧Vref13として印加される電圧値である。
記号VLは、接合点VHの入力レベルにおける大領域の波
形112の電圧値である。記号VHは、低領域の対数増
幅された波形111の直線性を有する上限近傍に設定さ
れる。この地点において、大領域の対数増幅信号112
と接合される。
In the symbols in FIG. 2, the symbol VH is the voltage value at the junction of the composite waveform 11, and the symbol VL is the voltage value whose negative value is applied as the reference voltage Vref13.
The symbol VL is the voltage value of the waveform 112 in the large region at the input level of the junction point VH. The symbol VH is set near the upper limit having the linearity of the logarithmically amplified waveform 111 in the low region. At this point, the large area logarithmic amplified signal 112
Is joined with.

【0023】上記波形111および112の間隔Lは、
減衰器4による2系統の信号のレベル差である。記号V
Hは、上記2個の波形111および112の切換り接合
点であり、ホールド回路8で記憶される数値に該当す
る。また記号D1は1の対数増幅器のダイナミックレン
ジであり、記号D2は2系統の増幅により増加したダイ
ナミックレンジの増加分に相当する。
The interval L between the waveforms 111 and 112 is
This is the level difference between the signals of the two systems by the attenuator 4. Symbol V
H is a switching junction point of the two waveforms 111 and 112, and corresponds to a numerical value stored in the hold circuit 8. The symbol D1 is the dynamic range of the logarithmic amplifier of 1, and the symbol D2 corresponds to the increase of the dynamic range increased by the amplification of the two systems.

【0024】図1および図2において基準電圧Vref1
3を、低領域の波形111の直線領域の上限近傍(V
H)に該当する大領域の波形112の地点(VL)の負の
値(−VL)に設定する。加算器7の切換信号14にお
いて、大領域の地点(VL)より低レベルではローレベ
ルであり、地点(VL)に達した時点でハイレベルとな
る。この切換信号14は、合成器11に入る低領域およ
び大領域の信号間の切換を行う。また、この切換地点に
おいて、加算器7の加算データの出力値は“0”であ
り、以降の上昇するデータBは低領域のホールド回路8
がホールドした信号Aと加算・合成される。この関係を
以下に詳述する。
1 and 2, the reference voltage Vref1
3 is near the upper limit of the linear region of the waveform 111 in the low region (V
H) is set to a negative value (-VL) at the point (VL) of the large-area waveform 112. In the switching signal 14 of the adder 7, the level is low at a level lower than the point (VL) in the large area, and becomes high when the point (VL) is reached. This switching signal 14 switches between the low and large region signals entering the combiner 11. Also, at this switching point, the output value of the addition data of the adder 7 is "0", and the subsequent rising data B is the hold circuit 8 in the low region.
Is added and combined with the signal A held by. This relationship will be described in detail below.

【0025】入力レベルが図2の切換地点(VH/VL)
より低い時は、A/D変換器(1)2の出力が切換器(1)9
を通り合成器11の入力Aに入る。この時点における合
成器11の入力Bは、切換器(2)10からの“0”電圧
が加わっている。従って、A/D変換器(1)2の出力値
がそのままD/A12に出力される。
The input level is the switching point (VH / VL) in FIG.
When it is lower, the output of the A / D converter (1) 2 is the switch (1) 9
To the input A of the synthesizer 11. The "0" voltage from the switching device (2) 10 is applied to the input B of the combiner 11 at this time. Therefore, the output value of the A / D converter (1) 2 is directly output to the D / A 12.

【0026】入力レベルが図2の「中」の値を越える
と、A/D変換器(2)6の出力が基準電圧(VH/VL)
を越え、切換信号14がONになる。この際、ホールド
回路8が動作し、A/D変換器(1)2の出力(VH)をホ
ールドする。また、切換器(1)9および切換器(2)10が
動作し、合成器11はホールド回路8の出力(VH)と
加算器7からのデータを合成し、D/A12に出力す
る。
When the input level exceeds the value of "middle" in FIG. 2, the output of the A / D converter (2) 6 is the reference voltage (VH / VL).
And the switching signal 14 is turned on. At this time, the hold circuit 8 operates to hold the output (VH) of the A / D converter (1) 2. Further, the switch (1) 9 and the switch (2) 10 are operated, and the combiner 11 combines the output (VH) of the hold circuit 8 and the data from the adder 7 and outputs it to the D / A 12.

【0027】D/A12は、合成器11からのデジタル
出力値を受け、アナログ値に変換し出力する。上記の手
順に基づくD/A12からの出力信号は、2系統の信号
間の接合がデジタルで切り換えられ合成されるため、接
合点に波形の乱れおよび歪が生じない。
The D / A 12 receives the digital output value from the synthesizer 11, converts it into an analog value, and outputs it. The output signal from the D / A 12 based on the above procedure does not cause waveform distortion and distortion at the junction because the junction between the two systems of signals is digitally switched and combined.

【0028】図3は本発明の他の実施例を示す回路ブロ
ック図である。本実施例は、2系統の信号のレベルを異
ならせるために、一方のアナログ信号の対数増幅器1の
前段に、増幅器15を挿入している。この増幅器15
は、図1の実施例の減衰器4に変わる働きをする。この
減衰に対する増幅器の採用により、対数増幅器での信号
のゲインを稼ぐことができる。その他の動作は前記の実
施例と同一である。
FIG. 3 is a circuit block diagram showing another embodiment of the present invention. In this embodiment, an amplifier 15 is inserted in front of the logarithmic amplifier 1 for one analog signal in order to make the signal levels of the two systems different. This amplifier 15
Serves as an alternative to the attenuator 4 of the embodiment of FIG. By adopting an amplifier for this attenuation, the gain of the signal in the logarithmic amplifier can be gained. The other operations are the same as those in the above embodiment.

【0029】以上説明した様に本発明によれば、レベル
シフトした両対数増幅器出力を直線性の良い範囲でデジ
タル的に合成しているので、ダイナミックレンジが広
く、リニアリティーの優れた対数増幅装置が得られる。
また、二つの対数増幅器出力をデジタル的に合成してい
るので、切換・合成回路3の調整が不要であり、IC
(集積回路)化し易く、より低コストで、特性の良い対
数増幅装置が得られる。
As described above, according to the present invention, since the level-shifted logarithmic amplifier outputs are digitally combined in a range with good linearity, a logarithmic amplifier having a wide dynamic range and excellent linearity can be provided. can get.
Further, since the two logarithmic amplifier outputs are digitally combined, no adjustment of the switching / combining circuit 3 is necessary, and the IC
A logarithmic amplifier having good characteristics can be obtained easily at low cost and easily integrated (integrated circuit).

【0030】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。例えば、上記実施例は2段の切換・合成と
したが2段に限定されない。またA/D変換器を信号増
幅系の各段に設けたが、アナログ信号系統を切り換えて
一のA/D変換器で構成することも可能である。
Although the above-described embodiment is a preferred embodiment of the present invention, the present invention is not limited to this, and various modifications can be made without departing from the gist of the present invention. For example, in the above embodiment, switching / combining is performed in two stages, but the number of stages is not limited to two. Further, although the A / D converter is provided at each stage of the signal amplification system, it is also possible to switch the analog signal system and configure one A / D converter.

【0031】[0031]

【発明の効果】以上の説明より明かなように、本発明の
対数増幅装置は、対数増幅した信号の各々をデジタル信
号に変換し、A/D変換されたデジタル信号を信号レベ
ルの大きさの順位に基づいて合成を行い、別々に増幅さ
れた信号を1の連続した信号とすることができる。この
合成は、デジタル信号において行われるため、合成部に
ずれ、歪が無い合成が可能となる。
As is apparent from the above description, the logarithmic amplification device of the present invention converts each logarithmically amplified signal into a digital signal, and the A / D-converted digital signal is converted into a signal having a signal level magnitude. It is possible to combine the signals based on the ranks and separately amplify the signals into one continuous signal. Since this synthesis is performed on the digital signal, it is possible to perform synthesis without distortion in the synthesis unit and without distortion.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の対数増幅装置の一実施例を示す回路構
成ブロック図である。
FIG. 1 is a circuit configuration block diagram showing an embodiment of a logarithmic amplification device of the present invention.

【図2】図1の装置の入対出力特性を示すグラフであ
る。
FIG. 2 is a graph showing input-output characteristics of the device of FIG.

【図3】本発明の対数増幅装置の他の実施例を示した回
路構成ブロック図である。
FIG. 3 is a circuit configuration block diagram showing another embodiment of the logarithmic amplification device of the present invention.

【図4】従来の対数増幅装置の回路構成例を示したブロ
ック図である。
FIG. 4 is a block diagram showing a circuit configuration example of a conventional logarithmic amplifier.

【図5】図4の装置の特性例を説明するためのグラフで
あり、(a)が合成前、(b)が合成後の各入対出力特
性を示す。
5A and 5B are graphs for explaining an example of characteristics of the apparatus of FIG. 4, in which FIG. 5A shows input-output characteristics before and after combining.

【符号の説明】[Explanation of symbols]

1 対数増幅器 2 A/D変換器 3 切換・合成回路 4 減衰器 5 対数増幅器 6 A/D変換器 7 加算器 8 ホールド回路 9 切換器 10 切換器 11 合成器 12 D/A変換器 13 基準電圧 14 切換信号 15 増幅器 1 Logarithmic Amplifier 2 A / D Converter 3 Switching / Combining Circuit 4 Attenuator 5 Logarithmic Amplifier 6 A / D Converter 7 Adder 8 Hold Circuit 9 Switcher 10 Switcher 11 Combiner 12 D / A Converter 13 Reference Voltage 14 Switching signal 15 Amplifier

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力信号の信号レベルを異なる複数のレ
ベルに変換し各々を対数増幅し、増幅した信号を一の信
号に合成して出力する対数増幅装置において、 前記対数増幅した信号の各々をデジタル信号に変換する
A/D変換手段と、 該A/D変換手段により変換されたデジタル信号を前記
信号レベルの大きさの順位に基づいて前記合成を行う合
成手段とを備えることを特徴とする対数増幅装置。
1. A logarithmic amplification device for converting a signal level of an input signal into a plurality of different levels, logarithmically amplifying the respective signals, synthesizing the amplified signals into a single signal, and outputting the combined signal. An A / D conversion means for converting into a digital signal, and a synthesizing means for synthesizing the digital signal converted by the A / D conversion means based on the order of the magnitude of the signal level. Logarithmic amplifier.
【請求項2】 前記合成手段は、前記デジタル信号を記
憶するホールド手段を有し、前記信号レベルの下位の前
記対数増幅手段の出力信号のデジタル信号を前記ホール
ド手段により記憶し、該記憶した前記デジタル信号値か
ら前記対数増幅手段の1段上位の前記信号レベルの前記
対数増幅器の出力信号へ継続して前記合成を行うことを
を特徴とする請求項1記載の対数増幅装置。
2. The synthesizing means has a holding means for storing the digital signal, the digital signal of an output signal of the logarithmic amplifying means at a lower level of the signal level is stored by the holding means, and the stored 2. The logarithmic amplification apparatus according to claim 1, wherein the synthesis is continuously performed from a digital signal value to an output signal of the logarithmic amplifier having the signal level one step higher than the logarithmic amplification means.
【請求項3】 前記対数増幅装置は、更にD/A変換手
段を有し、前記合成手段により合成された出力信号をア
ナログ信号に変換することを特徴とする請求項1または
2記載の対数増幅装置。
3. The logarithmic amplification device according to claim 1, wherein the logarithmic amplification device further has D / A conversion means, and converts the output signal synthesized by the synthesis means into an analog signal. apparatus.
JP6051636A 1994-03-23 1994-03-23 Logarithmic amplifier Pending JPH07263990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6051636A JPH07263990A (en) 1994-03-23 1994-03-23 Logarithmic amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6051636A JPH07263990A (en) 1994-03-23 1994-03-23 Logarithmic amplifier

Publications (1)

Publication Number Publication Date
JPH07263990A true JPH07263990A (en) 1995-10-13

Family

ID=12892342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6051636A Pending JPH07263990A (en) 1994-03-23 1994-03-23 Logarithmic amplifier

Country Status (1)

Country Link
JP (1) JPH07263990A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2432062A (en) * 2005-11-04 2007-05-09 Ge Inspection Technology Lp Digital log amplifier for ultrasonic testing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282910A (en) * 1991-03-11 1992-10-08 Anritsu Corp Logarithmic amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282910A (en) * 1991-03-11 1992-10-08 Anritsu Corp Logarithmic amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2432062A (en) * 2005-11-04 2007-05-09 Ge Inspection Technology Lp Digital log amplifier for ultrasonic testing
JP2007129718A (en) * 2005-11-04 2007-05-24 Ge Inspection Technologies Lp Digital log amplifier for ultrasonic testing
US7389692B2 (en) 2005-11-04 2008-06-24 Ge Inspection Technologies, Lp Digital log amplifier for ultrasonic testing
GB2432062B (en) * 2005-11-04 2011-01-05 Ge Inspection Technologies Lp Digital log amplifier for ultrasonic testing

Similar Documents

Publication Publication Date Title
US20040046680A1 (en) Delta-sigma modulation apparatus and signal amplification apparatus
CA2075588A1 (en) Power amplifier for a cellular telephone
JPH09326698A (en) Offset correction method and device
MY134155A (en) Digital power amplifier
US5739780A (en) Digital to analog converter and dynamic current mirror structure to simplify on-chip wave shaping
US7173987B2 (en) Analog front end circuit
JPH05335949A (en) Waveform distortion compensation circuit
JPH07263990A (en) Logarithmic amplifier
JP3108281B2 (en) Delta-sigma AD converter
JPS61295722A (en) Gain control system of d/a converter
JP2824837B2 (en) Analog-to-digital converter
JP2002368716A (en) Ofdm high efficiency power amplifier
JPH08107359A (en) Digital signal processing unit
JP2884578B2 (en) Power amplifier
JP2769930B2 (en) Logarithmic amplifier
JPH0539021U (en) Digitally controlled oscillator
JP2769929B2 (en) Logarithmic amplifier
JPH05227025A (en) A/d conversion device
JP2984548B2 (en) Digital amplitude modulation transmitter
KR930007332B1 (en) High speed insulated d/a converter used for bipolar ram
JP2657118B2 (en) Video / audio switching device
JPH02145021A (en) Digital video signal processing circuit
JPS5961308A (en) Gain switch control system
KR970029605A (en) Audio input / output integrated circuit and offset correction method
JPH06112828A (en) A/d conversion circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980714