JP2769929B2 - Logarithmic amplifier - Google Patents
Logarithmic amplifierInfo
- Publication number
- JP2769929B2 JP2769929B2 JP3070643A JP7064391A JP2769929B2 JP 2769929 B2 JP2769929 B2 JP 2769929B2 JP 3070643 A JP3070643 A JP 3070643A JP 7064391 A JP7064391 A JP 7064391A JP 2769929 B2 JP2769929 B2 JP 2769929B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logarithmic
- output terminal
- logarithmic amplifier
- amplified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【0001】[0001]
【0002】[0002]
【産業上の利用分野】本発明は、対数増幅装置に関し、
特に、第1の対数増幅回路で入力端子に与えられた入力
信号を対数増幅して得られた第1の対数増幅信号と第2
の対数増幅回路で入力端子に与えられた入力信号を適宜
に減衰せしめたのち対数増幅して得られた第2の対数増
幅信号とをそれぞれの直線領域で直列に合成するか、も
しくは第1の対数増幅回路で入力端子に与えられた入力
信号を適宜に増幅せしめたのち対数増幅して得られた第
1の対数増幅信号と第2の対数増幅回路で入力端子に与
えられた入力信号を対数増幅して得られた第2の対数増
幅信号とをそれぞれの直線領域で直列に合成することに
よりダイナミックレンジを拡張してなる対数増幅装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logarithmic amplifier,
In particular, a first logarithmic amplified signal obtained by logarithmically amplifying an input signal given to an input terminal by a first logarithmic amplifier and a second logarithmic amplified signal
The input signal given to the input terminal is appropriately attenuated by the logarithmic amplifier circuit of (1), and the second logarithmic amplified signal obtained by logarithmic amplification is combined in series in the respective linear regions, or A logarithmic amplifier circuit appropriately amplifies an input signal supplied to an input terminal, and then logarithmically amplifies the first logarithmic amplified signal and the second logarithmic amplifier circuit, which logarithmizes the input signal supplied to the input terminal. The present invention relates to a logarithmic amplifier having a dynamic range extended by combining in series respective linear regions with amplified second logarithmic amplified signals.
【0003】[0003]
【従来の技術】従来、この種の対数増幅装置としては、
第1の対数増幅器によって入力信号を対数増幅して得ら
れた第1の対数増幅信号と減衰器で適宜に減衰された入
力信号を第2の対数増幅器によって対数増幅して得られ
た第2の対数増幅信号とをそれぞれ抵抗を介して互いに
合成するか、もしくは増幅器で適宜に増幅された入力信
号を第1の対数増幅器によって対数増幅して得られた第
1の対数増幅信号と第2の対数増幅器によって入力信号
を対数増幅して得られた第2の対数増幅信号とをそれぞ
れ抵抗を介して互いに合成することにより、ダイナミッ
クレンジを拡張するものが提案されていた。2. Description of the Related Art Conventionally, as a logarithmic amplifier of this kind,
A first logarithmic amplified signal obtained by logarithmic amplification of the input signal by the first logarithmic amplifier and a second logarithmic amplifier obtained by logarithmically amplifying the input signal appropriately attenuated by the attenuator by a second logarithmic amplifier. A first logarithmic amplified signal and a second logarithmic signal obtained by combining logarithmic amplified signals with each other via a resistor or by logarithmically amplifying an input signal appropriately amplified by an amplifier by a first logarithmic amplifier. A second logarithmic amplified signal obtained by logarithmically amplifying the input signal by the amplifier is combined with each other via a resistor, thereby achieving dynamics.
Something that extends the cleanse was proposed.
【0004】[0004]
【解決すべき問題点】しかしながら、従来の対数増幅装
置では、抵抗を介して第1,第2の対数増幅信号をその
まま合成していたので、(i) 第1の対数増幅信号の飽和
点と第2の対数増幅信号の立上点とを互いに並列に合成
してしまう欠点があり、結果的に(ii)第1,第2の対数
増幅信号の合成点に歪が発生してしまう欠点があった。A problem to be, however, in the conventional logarithmic amplification device, via the first resistor, a second logarithmic amplifier signal thereof
Since still have synthesized, there is disadvantage that synthesized in parallel with each other and falling over point (i) and the saturation point of the first logarithmic amplifying signals second logarithmic amplifying signals, consequently (ii) second There is a disadvantage that distortion occurs at the synthesis point of the first and second logarithmically amplified signals.
【0005】そこで、本発明は、これらの欠点を除去す
る目的で、第1の対数増幅回路で入力端子に与えられた
入力信号を対数増幅して得られた第1の対数増幅信号と
第2の対数増幅回路で入力端子に与えられた入力信号を
適宜に減衰せしめたのち対数増幅して得られた第2の対
数増幅信号とをそれぞれの直線領域で直列に合成する
か、もしくは第1の対数増幅回路で入力端子に与えられ
た入力信号を適宜に増幅せしめたのち対数増幅して得ら
れた第1の対数増幅信号と第2の対数増幅回路で入力端
子に与えられた入力信号を対数増幅して得られた第2の
対数増幅信号とをそれぞれの直線領域で直列に合成する
ことによりダイナミックレンジを拡張してなる対数増幅
装置を提供せんとするものである。Therefore, the present invention aims to eliminate these drawbacks and to provide a first logarithmic amplifier and a second logarithmic amplified signal obtained by logarithmically amplifying an input signal supplied to an input terminal by a first logarithmic amplifier. The input signal given to the input terminal is appropriately attenuated by the logarithmic amplifier circuit of (1), and the second logarithmic amplified signal obtained by logarithmic amplification is combined in series in the respective linear regions, or A logarithmic amplifier circuit appropriately amplifies an input signal supplied to an input terminal, and then logarithmically amplifies the first logarithmic amplified signal and the second logarithmic amplifier circuit, which logarithmizes the input signal supplied to the input terminal. It is an object of the present invention to provide a logarithmic amplifier having an extended dynamic range by combining the amplified second logarithmic amplified signal and the respective linear regions in series .
【0006】[0006]
【0007】[0007]
【問題点の解決手段】本発明によって提供される問題点
の解決手段は、「入力端子に与えられた入力信号を第1
の対数増幅器で対数増幅して得られた第1の対数増幅信
号と入力端子に与えられた入力信号を減衰器で減衰せし
めたのち第2の対数増幅器で対数増幅して得られた第2
の対数増幅信号とを互いに合成するか、もしくは入力端
子に与えられた入力信号を増幅器で増幅せしめたのち第
1の対数増幅器で対数増幅して得られた第1の対数増幅
信号と入力端子に与えられた入力信号を第2の対数増幅
器で対数増幅して得られた第2の対数増幅信号とを互い
に合成することにより、入力信号を対数増幅して出力端
子から出力してなる対数増幅装置において、 (a) 第1の対数増幅器の出力端と第1の設定器の出力端
とに対し第1,第2の固定接点がそれぞれ接続されかつ
可動接点が出力端子に接続されており、第1の対数増幅
器の出力端から与えられた第1の対数増幅信号VO1が第
1の設定器の出力端から与えられた第1の設定信号VR1
以下のときに第1の対数増幅信号VO1を出力端子に向け
て通過せしめ、かつ第1の対数増幅器の出力端から与え
られた第1の対数増幅信号VO1が第1の設定器の出力端
から与えられた第1の設定信号VR1を超えたときに第1
の設定信号VR1を出力端子に向けて通過せしめるための
切換スイッチ(23)と、 (b) 第1の対数増幅器の出力端と第1の設定器の出力端
とに対し第1,第2の入力端がそれぞれ接続されかつ出
力端が切換スイッチ(23)の制御端に接続されており、第
1の対数増幅器の出力端から与えられた第1の対数増幅
信号VO1が第1の設定信号VR1を超えたときに切換スイ
ッチ(23)の可動接点を第1の固定接点から第2の固定接
点へ切り換えるよう制御信号を発生して切換スイッチ(2
3)の制御端に与えるための第1の比較器(24)と、 (c) 第2の対数増幅器の出力端と第2の設定器の出力端
とに対し第1,第2の入力端がそれぞれ接続されてお
り、第2の対数増幅器の出力端から与えられた第2の対
数増幅信号VO2と第2の設定器の出力端から与えられか
つ第1の対数増幅信号VO1が第1の設定信号VR1となる
ときの入力信号VI の値に応じて第2の対数増幅信号V
O2がとる値と同一の値をとる第2の設定信号VR2との間
の差信号VO2−VR2を発生して出力端から出力するため
の第2の比較器(34)と、 (d) 第2の比較器(34)の出力端と出力端子との間に配置
されており、第2の比較器(34)の出力端から出力された
差信号VO2−VR2を正のときにのみ出力端子に向けて通
過せしめるためのダイオード(35)とを備え、第1の対数
増幅信号と第2の対数増幅信号とをそれぞれの直線領域
で直列に合成することを特徴とする対数増幅装置」であ
る。A solution to the problem provided by the present invention is that "an input signal supplied to an input terminal is changed to a first signal.
The first logarithmic amplified signal obtained by logarithmic amplification by the logarithmic amplifier and the input signal given to the input terminal are attenuated by the attenuator, and the second logarithmic amplifier obtained by logarithmic amplification by the second logarithmic amplifier.
Or the first logarithmic amplified signal obtained by amplifying the input signal given to the input terminal with an amplifier and then logarithmically amplifying the signal with the first logarithmic amplifier and the input terminal. A logarithmic amplifier configured to logarithmically amplify an input signal and output from an output terminal by combining the input signal with a second logarithmically amplified signal obtained by logarithmically amplifying the input signal with a second logarithmic amplifier. Wherein (a) first and second fixed contacts are respectively connected to the output terminal of the first logarithmic amplifier and the output terminal of the first setting device, and the movable contact is connected to the output terminal; The first logarithmic amplified signal V O1 supplied from the output terminal of the first logarithmic amplifier is applied to the first setting signal V R1 supplied from the output terminal of the first setting device.
In the following case, the first logarithmic amplified signal V O1 is passed toward the output terminal, and the first logarithmic amplified signal V O1 given from the output terminal of the first logarithmic amplifier is output from the first setting unit. When the first set signal V R1 given from the end is exceeded, the first
A changeover switch (23) for passing the setting signal V R1 toward the output terminal; and (b) a first and a second output terminal of the first logarithmic amplifier and the output terminal of the first setting device. Are connected to the control terminal of a change-over switch (23), respectively, and the first logarithmic amplified signal V O1 supplied from the output terminal of the first logarithmic amplifier is set to a first setting. When the signal V R1 is exceeded, a control signal is generated to switch the movable contact of the changeover switch (23) from the first fixed contact to the second fixed contact, and the changeover switch (2
(C) a first comparator (24) for application to a control terminal of (3), and (c) a first and second input terminals for an output terminal of the second logarithmic amplifier and an output terminal of the second setting device. Are connected to each other, and a second logarithmic amplified signal V O2 supplied from the output terminal of the second logarithmic amplifier and a first logarithmic amplified signal V O1 supplied from the output terminal of the second setting unit are connected to the second logarithmic amplifier. second logarithmic amplification signal V in accordance with the value of the input signal V I when the first setting signal V R1
A second comparator (34) for generating a difference signal V O2 −V R2 between the second setting signal V R2 having the same value as that of O2 and outputting the difference signal from the output end; d) The difference signal V O2 −V R2 output from the output terminal of the second comparator (34), which is disposed between the output terminal of the second comparator (34) and the output terminal, has a positive value. A diode (35) for passing the signal toward the output terminal only when the first logarithm
The amplified signal and the second logarithmic amplified signal are respectively divided into linear regions.
And a logarithmic amplifying device characterized in that they are combined in series .
【0008】[0008]
【作用】本発明にかかる対数増幅装置は、上述の[問題
点の解決手段]の欄に明示した構成を備えているので、 (i) 第1,第2の対数増幅信号をそれぞれの直線領域
で互いに直列に合成する作用をなし、ひいては (ii) 第1,第2の対数増幅信号の合成点から歪を除去
する作用をなし、結果的に (iii) ダイナミックレンジを拡張する作用をなす。The logarithmic amplifier according to the present invention has the configuration specified in the above-mentioned "Means for Solving the Problems". Therefore, (i) the first and second logarithmic amplification signals are converted into respective linear regions. Performs an operation of combining in series with each other, and (ii) an operation of removing distortion from a synthesis point of the first and second logarithmic amplified signals, and (iii) an operation of extending the dynamic range.
【0009】[0009]
【実施例】次に、本発明にかかる対数増幅装置につい
て、その好ましい実施例を挙げ、添付図面を参照しつ
つ、具体的に説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a logarithmic amplifier according to the present invention.
【0010】しかしながら、以下に説明する実施例は、
本発明の理解を容易化ないし促進化するために記載され
るものであって、本発明を限定するために記載されるも
のではない。However, the embodiments described below are:
It is described for the purpose of facilitating or facilitating the understanding of the present invention and is not described for limiting the present invention.
【0011】換言すれば、以下に説明される実施例にお
いて開示される各要素は、本発明の精神ならびに技術的
範囲に属する全ての設計変更ならびに均等物置換を含む
ものである。In other words, each element disclosed in the embodiments described below includes all design changes and equivalent replacements that fall within the spirit and scope of the present invention.
【0012】(添付図面) (Attached drawing)
【0013】図1は、本発明にかかる対数増幅装置の一
実施例を示すためのブロック図である。FIG. 1 is a block diagram showing an embodiment of a logarithmic amplifier according to the present invention.
【0014】図2は、図1に示した実施例の動作を説明
するための特性図であって、特に、入力端11に与えられ
た入力信号VI と対数増幅器21,32 によって対数増幅さ
れた対数増幅信号VO1, VO2とを示している。[0014] Figure 2 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. 1, in particular, is logarithmically amplified by the input signal V I and the logarithmic amplifier 21, 32 is applied to the input terminal 11 The logarithmically amplified signals V O1 and V O2 are shown.
【0015】図3は、図1に示した実施例の動作を説明
するための特性図であって、特に、入力端11に与えられ
た入力信号VI と、対数増幅器21によって対数増幅され
た対数増幅信号V O1 を切り換えた信号V A と、対数増幅
器32によって対数増幅された対数増幅信号V O2 切り換え
た信号V B とを互いに並列に合成し、結果的に対数増幅
信号V O1 、V O2 のそれぞれの直線領域で互いに直列に合
成して得られた対数増幅信号VO を示している。[0015] Figure 3 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. 1, in particular, the input signal V I applied to input terminal 11, it is logarithmically amplified by a logarithmic amplifier 21
The signal VA obtained by switching the logarithmic amplification signal V O1 and the logarithmic amplification
Switching of logarithmically amplified signal V O2 logarithmically amplified by device 32
And a signal V B synthesized in parallel with each other, resulting in logarithmic amplification
Shows a logarithmic amplification signal V O which is obtained form if <br/> series with each other in each of the linear region of the signal V O1, V O2.
【0016】(実施例の構成) (Configuration of Embodiment)
【0017】まず、図1を参照しつつ、本発明にかかる
対数増幅装置の一実施例について、その構成を詳細に説
明する。First, the configuration of an embodiment of a logarithmic amplifier according to the present invention will be described in detail with reference to FIG.
【0018】10は、本発明にかかる対数増幅装置であっ
て、入力端子11と出力端子12との間に配置されており入
力端子11に与えられた入力信号VI を対数増幅して信号
(“対数増幅信号”という) VO1を発生し出力端子12か
ら出力するための対数増幅回路20と、対数増幅回路20に
対して並列に配設されており入力端子11に与えられた入
力信号VI を適宜に減衰せしめたのち対数増幅して他の
信号 (“対数増幅信号”という) VO2を発生し対数増幅
信号VO1とその直線領域で直列に合成して出力端子12か
ら出力するための対数増幅回路30とを備えている。ここ
で直列に合成するとは、それぞれの対数増幅信号の特性
を直線的に連続性をもたせ結合することをいう。 [0018] 10 is a logarithmic amplifier according to the present invention, the input terminals 11 and arranged to have an input signal V I is applied to the input terminal 11 logarithmically amplifies the signal between the output terminal 12
A logarithmic amplifier circuit 20 for generating V O1 and outputting it from an output terminal 12, and an input signal provided in parallel with the logarithmic amplifier circuit 20 and given to an input terminal 11 After appropriately attenuating V I , it is logarithmically amplified to generate another signal (referred to as “logarithmically amplified signal”) V O2 , combined in series with logarithmic amplified signal V O1 in a linear region thereof, and output from output terminal 12. And a logarithmic amplifier circuit 30 . here
Combining in series means the characteristics of each logarithmically amplified signal
Are connected linearly with continuity.
【0019】対数増幅回路20は、入力端子11から入力端
に与えられた入力信号VI を対数増幅し対数増幅信号V
O1として出力するための対数増幅器21と、対数増幅器21
の出力端に対して第1の固定接点23a が接続されかつ第
2の固定接点23b が設定器22の可動片 (すなわち出力
端) に対して接続されており対数増幅器21の出力端から
与えられた対数増幅信号VO1が設定器22から与えられた
設定信号VR1以下のときに対数増幅信号VO1を出力端子
12に向けて通過せしめかつ対数増幅器21の出力端から与
えられた対数増幅信号VO1が設定器22から与えられた設
定信号VR1よりも大きいときに設定信号VR1を出力端子
12に向けて通過せしめるための切換スイッチ23と、対数
増幅器21の出力端と設定器22の可動片 (すなわち出力
端) とに対してそれぞれ第1,第2の入力端が接続され
かつ出力端が切換スイッチ23の制御端に接続されており
対数増幅器21の出力端から与えられた対数増幅信号VO1
が設定器22から与えられた設定信号VR1よりも大きくな
ったときに切換スイッチ23の可動接点23c を固定接点23
a から固定接点23b に切り換えるよう指令する制御信号
を発生して切換スイッチ23の制御端に与えるための比較
器24と、切換スイッチ23の可動接点23c と出力端子12と
の間に挿入された抵抗25とを備えている。ちなみに、設
定器23の設定信号VR1は、対数増幅器21から与えられた
対数増幅信号VO1の直線領域における値であって、特に
その飽和点近傍の値であれば好ましい。The logarithmic amplifier circuit 20 logarithmically amplifies the input signal VI supplied from the input terminal 11 to the input terminal, and performs logarithmic amplification of the signal V I.
Logarithmic amplifier 21 for outputting as O1 , and logarithmic amplifier 21
The first fixed contact 23a is connected to the output end of the setter 22, and the second fixed contact 23b is connected to the movable piece (that is, the output end) of the setter 22, and is supplied from the output end of the logarithmic amplifier 21. When the logarithmic amplified signal V O1 is equal to or less than the setting signal V R1 given from the setting unit 22, the logarithmic amplified signal V O1 is output to the output terminal.
When the logarithmic amplification signal V O1 supplied from the output terminal of the logarithmic amplifier 21 is larger than the setting signal V R1 supplied from the setting unit 22, the setting signal V R1 is output to the output terminal.
A first switch and a second switch are connected to an output terminal of the logarithmic amplifier 21 and a movable piece (that is, an output terminal) of the setter 22, respectively, and the output terminal is connected to the output terminal. Is connected to the control terminal of the changeover switch 23, and the logarithmically amplified signal V O1 given from the output terminal of the logarithmic amplifier 21
Is larger than the setting signal VR1 given from the setting device 22, the movable contact 23c of the changeover switch 23 is changed to the fixed contact 23.
a from a to a fixed contact 23b, a comparator 24 for generating a control signal for giving a command to the control terminal of the changeover switch 23, and a resistor inserted between the movable contact 23c of the changeover switch 23 and the output terminal 12. 25 and. Incidentally, the setting signal V R1 of the setting unit 23 is a value in the linear region of the logarithmic amplified signal V O1 given from the logarithmic amplifier 21, and is particularly preferably a value near the saturation point.
【0020】対数増幅回路30は、入力端子11に入力端が
接続されており入力端子11から与えられた入力信号VI
を所定量ATTだけ (すなわち対数増幅信号VO1の直線領
域と対数増幅信号VO2の直線領域とが同一の入力信号V
I に対して同時に存在するよう適宜に) 減衰せしめるた
めの減衰器31と、減衰器31の出力端に入力端が接続され
ており減衰器31によって減衰された入力信号 (すなわち
減衰入力信号) VIAを対数増幅し対数増幅信号VO2とし
て出力するための対数増幅器32と、一方の入力端が対数
増幅器32の出力端に対して接続されかつ他方の入力端が
設定器33の可動片 (すなわち出力端) に接続されており
対数増幅器32の出力端から与えられた対数増幅信号VO2
と設定器33の出力端から与えられた設定信号VR2との間
の差信号VO2−VR2を出力するための比較器34と、入力
端が比較器34の出力端に対して接続されており比較器34
の出力する差信号VO2−VR2が正の場合 (すなわち対数
増幅信号VO2が設定信号VR2を超えた場合) にだけ通過
せしめるためのダイオード35と、ダイオード35の出力端
と出力端子12との間に挿入された抵抗36とを備えてい
る。ちなみに、設定器33の設定信号VR2は、対数増幅器
32から与えられた対数増幅信号VO2の直線領域における
値であって、特にその立上点近傍の値であれば好まし
い。設定器23の設定信号VR1と設定器33の設定信号VR2
とは、入力信号VI の同一の値における対数増幅信号V
O1, VO2の値である。なお、ダオナミックレンジは、減
衰器31の減衰量A TT に応じた分拡張される。 The logarithmic amplifier circuit 30 has an input terminal connected to the input terminal 11 and an input signal V I supplied from the input terminal 11.
By a predetermined amount A TT (that is, the input signal V in which the linear region of the logarithmic amplified signal V O1 and the linear region of the log amplified signal V O2 are the same)
An attenuator 31 for appropriate) allowed to attenuate to exist simultaneously for I, the input signal (i.e. attenuation input signal attenuated by the attenuator 31 whose input terminal is connected to an output terminal of the attenuator 31) V A logarithmic amplifier 32 for logarithmically amplifying IA and outputting it as a logarithmically amplified signal V O2 , one input terminal being connected to the output terminal of logarithmic amplifier 32 and the other input terminal being a movable piece of setter 33 (that is, Output terminal) and a logarithmic amplified signal V O2 given from the output terminal of the logarithmic amplifier 32.
And a comparator 34 for outputting a difference signal V O2 −V R2 between the output signal of the setting device 33 and the setting signal V R2 provided from the output terminal of the setting device 33, and an input terminal thereof is connected to the output terminal of the comparator 34. And comparator 34
, And a diode 35 for allowing the signal to pass only when the difference signal V O2 −V R2 is positive (that is, when the logarithmic amplification signal V O2 exceeds the set signal V R2 ), the output terminal of the diode 35 and the output terminal 12 And a resistor 36 inserted between them. Incidentally, the setting signal V R2 of the setting unit 33 is a logarithmic amplifier.
A value in the linear region of the logarithmic amplified signal V O2 given from 32, particularly a value near the rising point thereof, is preferable. Setting signal V R2 of the setting signal V R1 and setter 33 of setter 23
The logarithmic amplification signal V of the same value of the input signal V I
These are the values of O1 and V O2 . In addition, the dynamic range has decreased.
It is divided expanded in accordance with the attenuation A TT of衰器31.
【0021】(実施例の作用) (Operation of Embodiment)
【0022】更に、図1ないし図3を参照しつつ、本発
明にかかる対数増幅装置の一実施例について、その作用
を詳細に説明する。│Further, the operation of an embodiment of the logarithmic amplifier according to the present invention will be described in detail with reference to FIGS. │
【0023】全体の動│ The whole dynamic |
【0024】本発明にかかる対数増幅装置10は、対数増
幅回路20で入力端子11に与えられた入力信号VI を対数
増幅して対数増幅信号VO1を発生し後述のごとく出力端
子12から出力しており、併せて対数増幅回路20に対して
並列に配設された対数増幅回路30で入力端子11に与えら
れた入力信号VI を適宜に減衰せしめたのち対数増幅し
て他の対数増幅信号VO2を発生し後述のごとく出力端子
12から出力している。これにより、本発明にかかる対数
増幅装置10は、入力端子11に与えられた入力信号VI か
ら発生された対数増幅信号VO1と対数増幅信号VO2とを
それぞれの直線領域で互いに直列に合成し、対数増幅信
号VO として出力端子12から出力している。The logarithmic amplifier according to the present invention 10, the input signal V I is applied to the input terminal 11 in a logarithmic amplifier 20 logarithmically amplifies generate logarithmic amplification signal V O1 output from the output terminal 12 as described below to which, together appropriately logarithmically amplified After allowed decay to another logarithmic amplification of the input signal V I is applied to the input terminal 11 in a logarithmic amplifier 30 which is disposed in parallel to the logarithmic amplification circuit 20 Generates a signal V O2 and outputs it as described below.
Output from 12. Thus, the logarithmic amplifier 10 according to the present invention, the logarithmic amplification signal V O1 is generated from the input signal V I is applied to the input terminal 11 and the logarithmic amplifier signal V O2
The signals are combined in series in the respective linear regions and output from the output terminal 12 as a logarithmic amplified signal V O.
【0025】対数増幅回路20の動作 Operation of Logarithmic Amplifier 20
【0026】対数増幅回路20では、まず、対数増幅器21
が、入力端子11から入力端に与えられた入力信号VI を
対数増幅し、対数増幅信号VO1として切換スイッチ23の
固定接点23a に向け出力している。In the logarithmic amplifier 20 , first, the logarithmic amplifier 21
However, the logarithmic amplification of the input signal VI supplied from the input terminal 11 to the input terminal is performed and output as a logarithmic amplification signal V01 to the fixed contact 23a of the changeover switch 23.
【0027】切換スイッチ23は、制御端に接続された比
較器24からの制御信号に応じて動作しており、(i) 対数
増幅器21の出力端から与えられた対数増幅信号VO1が設
定器22から与えられた設定信号VR1以下のとき、抵抗25
を介し対数増幅信号VO1を出力端子12に向けて通過せし
め、かつ(ii)対数増幅器21の出力端から与えられた対数
増幅信号VO1が設定器22から与えられた設定信号VR1よ
りも大きいとき、抵抗25を介し設定信号VR1を出力端子
12に向けて通過せしめている。ちなみに、切換スイッチ
23から抵抗25に与えられている信号VA は、図3に示し
たとおりである。The changeover switch 23 operates in response to a control signal from a comparator 24 connected to a control terminal. (I) A logarithmic amplification signal V O1 supplied from an output terminal of the logarithmic amplifier 21 is supplied to a setting unit. When the setting signal V R1 given from 22 or less, the resistance 25
Passed through toward the output terminal 12 of the logarithmic amplification signal V O1 through, and (ii) than the set signal V R1 to logarithmic amplification signal V O1 is given from setter 22 provided from the output of logarithmic amplifier 21 When it is larger, the setting signal VR1 is output via the resistor 25
Passing towards 12. By the way, changeover switch
The signal VA given from 23 to the resistor 25 is as shown in FIG.
【0028】比較器24は、対数増幅器21の出力端から与
えられた対数増幅信号VO1が設定器22から与えられた設
定信号VR1よりも大きくなったとき、切換スイッチ23の
可動接点23c を固定接点23a から固定接点23b に切り換
えるよう指令する制御信号を発生し、切換スイッチ23の
制御端に向けて出力している。When the logarithmic amplified signal V O1 given from the output terminal of the logarithmic amplifier 21 becomes larger than the setting signal V R1 given from the setting unit 22, the comparator 24 changes the movable contact 23c of the changeover switch 23. A control signal for instructing switching from the fixed contact 23a to the fixed contact 23b is generated and output to the control terminal of the changeover switch 23.
【0029】対数増幅回路30の動作 Operation of logarithmic amplifier circuit 30
【0030】対数増幅回路30では、まず、減衰器31が、
入力端子11から与えられた入力信号VI を所定量ATTだ
け減衰せしめて、減衰入力信号VIAとしている。In the logarithmic amplifier circuit 30 , first, the attenuator 31
The input signal V I applied from the input terminal 11 allowed attenuation by a predetermined amount A TT, is set to attenuate the input signal V IA.
【0031】対数増幅器32は、減衰入力信号VIAを対数
増幅し、対数増幅信号VO2として出力している。The logarithmic amplifier 32 logarithmically amplifies the attenuated input signal V IA and outputs it as a logarithmic amplified signal V O2 .
【0032】比較器34は、対数増幅器32の出力端から与
えられた対数増幅信号VO2と設定器33の出力端から与え
られた設定信号VR2との間の差信号VO2−VR2を作成し
て出力している。The comparator 34 outputs a difference signal V O2 −V R2 between the logarithmic amplified signal V O2 supplied from the output terminal of the logarithmic amplifier 32 and the setting signal V R2 supplied from the output terminal of the setting unit 33. Created and output.
【0033】比較器34の出力する差信号VO2−VR2は、
正の場合 (すなわち対数増幅信号VO2が設定信号VR2を
超えた場合) にだけダイオード35を通過し、抵抗36を介
して出力端子12に与えられている。ちなみに、ダイオー
ド35から抵抗36に与えられている信号VB は、図3に示
したとおりである。つまり、本発明のかかる対数増幅装
置の特徴は、対数増幅器21によって対数増幅された対数
増幅信号V O1 を切り換えた信号V A と、対数増幅器32に
よって対数増幅された対数増幅信号V O2 切り換えた信号
V B とを互いに抵抗を介して並列に合成し、結果的に対
数増幅信号V O1 、V O2 のそれぞれの直線領域で互いに直
列に合成することにある。 The difference signal V O2 −V R2 output from the comparator 34 is
Only when the signal is positive (that is, when the logarithmic amplified signal V O2 exceeds the set signal V R2 ), it passes through the diode 35 and is supplied to the output terminal 12 via the resistor 36. Incidentally, the signal V B which is supplied from the diode 35 to the resistor 36 is as shown in FIG. That is, the logarithmic amplifier of the present invention
The characteristic of the logarithm is that the logarithm
The signal VA obtained by switching the amplified signal V O1 and the logarithmic amplifier 32
Therefore, the logarithmically amplified logarithmically amplified signal V O2 switched signal
Synthesized in parallel via each other resistor and V B, resulting in pairs
In the linear regions of the amplified signals V O1 and V O2 ,
Is to combine them into columns.
【0034】(変形例) なお、上述では、対数増幅回路30で入力信号が対数増幅
に先立ち減衰される場合について説明したが、本発明
は、これに限定されるものではなく、対数増幅回路30で
入力信号が対数増幅に先立ち減衰されるに代え、対数増
幅回路20で入力信号が対数増幅に先立ち増幅される場合
も包摂している。It should be noted (Modification) In the above description, the input signal at the logarithmic amplifying circuit 30 has been described for the case to be attenuated prior to logarithmic amplification, the present invention is not limited thereto, logarithmic amplification circuit 30 Instead of attenuating the input signal prior to logarithmic amplification, the logarithmic amplifier 20 also includes a case where the input signal is amplified prior to logarithmic amplification.
【0035】[0035]
【発明の効果】上述より明らかなように、本発明にかか
る対数増幅装置は、[問題点の解決手段]の欄に明示し
た構成を備えているので、 (i)第1,第2の対数増幅信号をそれぞれの直線領域で
互いに直列に合成できる効果を有し、ひいては (ii)第1,第2の対数増幅信号の合成点から歪を除去で
きる効果を有し、結果的に (iii)ダイナミックレンジを拡張できる効果を有する。As apparent from the above description, the logarithmic amplifier according to the present invention has the configuration specified in the column of [Means for Solving the Problems]. (I) First and second logarithms It has the effect that the amplified signals can be combined in series with each other in the respective linear regions, and (ii) has the effect of removing distortion from the combined point of the first and second logarithmic amplified signals, and consequently (iii) This has the effect of expanding the dynamic range.
【図1】本発明にかかる対数増幅装置の一実施例を示す
ためのブロック図である。FIG. 1 is a block diagram showing an embodiment of a logarithmic amplifier according to the present invention.
【図2】図1に示した実施例の動作を説明するための特
性図である。FIG. 2 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. 1;
【図3】図1に示した実施例の動作を説明するための特
性図である。FIG. 3 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. 1;
【符号の説明】10・・・・・・・・・・・・・・・・・・・・ 対数増幅装置 11・・・・・・・・・・・・・・・・・・入力端子 12・・・・・・・・・・・・・・・・・・出力端子20・・・・・・・・・・・・・・・・・・・・ 対数増幅回路 21・・・・・・・・・・・・・・・・・・対数増幅器 22・・・・・・・・・・・・・・・・・・設定器 23・・・・・・・・・・・・・・・・・・切換スイッチ 23a,23b ・・・・・・・・・・固定接点 23c ・・・・・・・・・・・・・・可動接点 24・・・・・・・・・・・・・・・・・・比較器 25・・・・・・・・・・・・・・・・・・抵抗30・・・・・・・・・・・・・・・・・・・ 対数増幅回路 31・・・・・・・・・・・・・・・・・・減衰器 32・・・・・・・・・・・・・・・・・・対数増幅器 33・・・・・・・・・・・・・・・・・・設定器 34・・・・・・・・・・・・・・・・・・比較器 35・・・・・・・・・・・・・・・・・・ダイオード 36・・・・・・・・・・・・・・・・・・抵抗[Explanation of symbols] 10 ······························ Input terminal 12 Output terminal 20 Logarithmic amplifier 21 Logarithmic amplifier 22 Setting device 23・ ・ ・ ・ ・ ・ Changeover switches 23a, 23b ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Fixed contact 23c ・ ・ ・ ・ ・ ・ Movable contact 24 ・ ・ ・ ・ ・ ・ ・ ・ ・... Comparator 25 ... Resistance 30 ...・ Logarithmic amplifier 31 ・ ・ ・ ・ ・ ・ ・ ・ Attenuator 32 ・ ・ ・ ・ ・ ・ ・ ・ ・ Logarithmic amplifier 33 ・ ・・ ・ ・ ・ ・ ・ ・ ・ Setting device 34 ・ ・ ・ ・ ・ ・ ・ ・ Comparator 35 ・ ・ ・..................... Diode 36 ........................ Resistance
Claims (1)
数増幅器で対数増幅して得られた第1の対数増幅信号と
入力端子に与えられた入力信号を減衰器で減衰せしめた
のち第2の対数増幅器で対数増幅して得られた第2の対
数増幅信号とを互いに合成するか、もしくは入力端子に
与えられた入力信号を増幅器で増幅せしめたのち第1の
対数増幅器で対数増幅して得られた第1の対数増幅信号
と入力端子に与えられた入力信号を第2の対数増幅器で
対数増幅して得られた第2の対数増幅信号とを互いに合
成することにより、入力信号を対数増幅して出力端子か
ら出力してなる対数増幅装置において、 (a) 第1の対数増幅器の出力端と第1の設定器の出力端
とに対し第1,第2の固定接点がそれぞれ接続されかつ
可動接点が出力端子に接続されており、第1の対数増幅
器の出力端から与えられた第1の対数増幅信号VO1が第
1の設定器の出力端から与えられた第1の設定信号VR1
以下のときに第1の対数増幅信号VO1を出力端子に向け
て通過せしめ、かつ第1の対数増幅器の出力端から与え
られた第1の対数増幅信号VO1が第1の設定器の出力端
から与えられた第1の設定信号VR1を超えたときに第1
の設定信号VR1を出力端子に向けて通過せしめるための
切換スイッチ(23)と、 (b) 第1の対数増幅器の出力端と第1の設定器の出力端
とに対し第1,第2の入力端がそれぞれ接続されかつ出
力端が切換スイッチ(23)の制御端に接続されており、第
1の対数増幅器の出力端から与えられた第1の対数増幅
信号VO1が第1の設定信号VR1を超えたときに切換スイ
ッチ(23)の可動接点を第1の固定接点から第2の固定接
点へ切り換えるよう制御信号を発生して切換スイッチ(2
3)の制御端に与えるための第1の比較器(24)と、 (c) 第2の対数増幅器の出力端と第2の設定器の出力端
とに対し第1,第2の入力端がそれぞれ接続されてお
り、第2の対数増幅器の出力端から与えられた第2の対
数増幅信号VO2と第2の設定器の出力端から与えられか
つ第1の対数増幅信号VO1が第1の設定信号VR1となる
ときの入力信号VI の値に応じて第2の対数増幅信号V
O2がとる値と同一の値をとる第2の設定信号VR2との間
の差信号VO2−VR2を発生して出力端から出力するため
の第2の比較器(34)と、 (d) 第2の比較器(34)の出力端と出力端子との間に配置
されており、第2の比較器(34)の出力端から出力された
差信号VO2−VR2を正のときにのみ出力端子に向けて通
過せしめるためのダイオード(35)とを備え、第1の対数
増幅信号と第2の対数増幅信号とをそれぞれの直線領域
で直列に合成することを特徴とする対数増幅装置。An attenuator attenuates a first logarithmic amplified signal obtained by logarithmically amplifying an input signal supplied to an input terminal with a first logarithmic amplifier and an input signal supplied to the input terminal. A second logarithmic amplifier and a second logarithmic amplified signal obtained by logarithmic amplification are combined with each other, or an input signal supplied to an input terminal is amplified by an amplifier and then logarithmically amplified by a first logarithmic amplifier. The first logarithmic amplified signal obtained as a result and the second logarithmic amplified signal obtained by logarithmically amplifying the input signal supplied to the input terminal with a second logarithmic amplifier are combined with each other to obtain an input signal. A logarithmic amplifier for logarithmically amplifying and outputting from an output terminal: (a) first and second fixed contacts respectively correspond to an output terminal of a first logarithmic amplifier and an output terminal of a first setting device; Connected and the movable contact is connected to the output terminal Ri, the first setting signal V R1 of the first logarithmic amplifier signal V O1 provided from the output of the first logarithmic amplifier is given from the output end of the first setter
In the following case, the first logarithmic amplified signal V O1 is passed toward the output terminal, and the first logarithmic amplified signal V O1 given from the output terminal of the first logarithmic amplifier is output from the first setting unit. When the first set signal V R1 given from the end is exceeded, the first
A changeover switch (23) for passing the setting signal V R1 toward the output terminal; and (b) a first and a second output terminal of the first logarithmic amplifier and the output terminal of the first setting device. Are connected to the control terminal of a change-over switch (23), respectively, and the first logarithmic amplified signal V O1 supplied from the output terminal of the first logarithmic amplifier is set to a first setting. When the signal V R1 is exceeded, a control signal is generated to switch the movable contact of the changeover switch (23) from the first fixed contact to the second fixed contact, and the changeover switch (2
(C) a first comparator (24) for application to a control terminal of (3), and (c) a first and second input terminals for an output terminal of the second logarithmic amplifier and an output terminal of the second setting device. Are connected to each other, and a second logarithmic amplified signal V O2 supplied from the output terminal of the second logarithmic amplifier and a first logarithmic amplified signal V O1 supplied from the output terminal of the second setting unit are connected to the second logarithmic amplifier. second logarithmic amplification signal V in accordance with the value of the input signal V I when the first setting signal V R1
A second comparator (34) for generating a difference signal V O2 −V R2 between the second setting signal V R2 having the same value as that of O2 and outputting the difference signal from the output end; d) The difference signal V O2 −V R2 output from the output terminal of the second comparator (34), which is disposed between the output terminal of the second comparator (34) and the output terminal, has a positive value. A diode (35) for passing the signal toward the output terminal only when the first logarithm
The amplified signal and the second logarithmic amplified signal are respectively divided into linear regions.
A logarithmic amplifier characterized in that the signals are combined in series .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3070643A JP2769929B2 (en) | 1991-03-11 | 1991-03-11 | Logarithmic amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3070643A JP2769929B2 (en) | 1991-03-11 | 1991-03-11 | Logarithmic amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04282909A JPH04282909A (en) | 1992-10-08 |
JP2769929B2 true JP2769929B2 (en) | 1998-06-25 |
Family
ID=13437535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3070643A Expired - Lifetime JP2769929B2 (en) | 1991-03-11 | 1991-03-11 | Logarithmic amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2769929B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020156026A (en) * | 2019-03-22 | 2020-09-24 | 日本電波工業株式会社 | Log amplifier circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6369307A (en) * | 1986-09-11 | 1988-03-29 | Hitachi Shonan Denshi Kk | High frequency logarithmic amplifier |
-
1991
- 1991-03-11 JP JP3070643A patent/JP2769929B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04282909A (en) | 1992-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS56152337A (en) | Noise reduction system | |
JPS59140727A (en) | Frequency conversion system | |
US4218662A (en) | Circuit arrangement for optional dynamic compression or expansion | |
JPS55158715A (en) | Gain control circuit | |
JP2769929B2 (en) | Logarithmic amplifier | |
US4190806A (en) | Circuit arrangement for the selective compression or expansion of the dynamic range of a signal | |
US3995224A (en) | Fast automatic gain control circuit with adjustable range | |
JP2769930B2 (en) | Logarithmic amplifier | |
JP3270256B2 (en) | Digital signal processor | |
JPH0522993Y2 (en) | ||
JPH09266427A (en) | Multi-stage amplifier | |
KR950009618Y1 (en) | Channel switching circuit | |
JP3852499B2 (en) | Solid-state amplifier | |
JP2730474B2 (en) | FET amplifier | |
JPH024507Y2 (en) | ||
JPS6177908A (en) | Automatic output level controller having overshoot suppressing function | |
JP2940772B2 (en) | Nonlinear conversion circuit | |
JPS61133712A (en) | Two-way amplifier | |
JPS5752241A (en) | Noise reducing circuit | |
JPH05121981A (en) | Gain control amplifier | |
JPS638662B2 (en) | ||
GB2030826A (en) | Compression or expansion systems | |
JPH02301209A (en) | Automatic gain control amplifier | |
DE2912435A1 (en) | Level control amplifier for aerial - has gain control over fifty decibels achieved using two variable attenuators and two amplifying stages | |
JPS59105565A (en) | Electric field detecting circuit |